DE2351943A1 - Verfahren zur herstellung integrierter schaltungen - Google Patents
Verfahren zur herstellung integrierter schaltungenInfo
- Publication number
- DE2351943A1 DE2351943A1 DE19732351943 DE2351943A DE2351943A1 DE 2351943 A1 DE2351943 A1 DE 2351943A1 DE 19732351943 DE19732351943 DE 19732351943 DE 2351943 A DE2351943 A DE 2351943A DE 2351943 A1 DE2351943 A1 DE 2351943A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- metal
- openings
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000007740 vapor deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000011076 safety test Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Priorität: 16. Oktober 1972, Nr. 47-lo4 283, Japan
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung
von integrierten Schaltungen, die ein Halbleitersubstrat, eine Isolierschicht mit Öffnungen an bestimmten Stellen und eine
spezifizierte Anzahl von Metallstreifen aufweist, welche an der
Isolierschicht ausgebildet sind und mit spezifizierten Stellen des Halbleitersubstrates durch die Öffnungen in Kontakt stehen.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, derartige integrierte Schaltungen herzustellen, bei welchen die.
Betriebssicherheit der Zwischenverbindung erhöht und die Fläche verringert ist, die für die Zwischenverbindung einer integrierten
Schaltung erforderlich ist.
AQ9818/0878
Diese Aufgabe wird bei dem Verfahren der eingangs beschriebenen
Art dadurch gelöst, daß vor der Dampfabscheidung einer Metallschicht
auf der Isolierschicht jede Öffnung auf der Isolierschicht mit einer eingebetteten Metallschicht vollgefüllt wird, deren
Stärke im wesentlichen gleich der Stärke der Isolierschicht ist, um die durch Dampfabscheidung zu bildende Oberfläche zu glätten,
und daß das Auffüllen der Metallschicht in jeder Öffnung durch eine erste Maßnahme, bei welcher über die ganze Hauptfläche des
Halbleiters eine Metallschicht aufgetragen wird, wobei diese Fläche durch die Isolierschicht und eine Photoresistschxcht
überdeckt ist, die für das Ätzen der Isolierschicht zur Bildung der Offnungen verwendet wurde und für das Abdecken der Isolierschicht
verblieben ist, und durch eine darauffolgende Maßnahme erfolgt, bei welcher eine das Photoresist entfernende Flüssigkeit
auf die Fläche aufgebracht wird, um die Photoresistschxcht und den Teil der· Metallschicht zu entfernen, der auf der Photoresistschxcht
verblieben ist.
Das erfindungsgemäße Verfahren umfaßt somit die folgenden Maßnahmen:
Ausbildung von Bereichen mit eindiffundierten Störstellen
bzw. Verunreinigungen auf der Hauptfläche eines Halbleitersubsgrats,
Beschichten der Hauptfläche mit einer Isolierschicht, Beschichten der Isolierschicht mit einer Photoresistschxcht
in einem spezifizierten Muster mit Öffnungen an spezifizierten Stellen, Ätzen der Isolierschicht durch die Offnungen
durch Verwendung der Photoresistschxcht als Ätzmaske, wodurch Öffnungen gebildet werden, welche besondere Bereiche der Hauptfläche
des Substrates freilegen, Dampfabscheidung einer Metallschicht
in einer Stärke, die im wesentlichen gleich der Stärke der Isolierschicht ist, über der ganzen Hauptfläche, um die
Öffnungen auf der Isolierschicht auszufüllen, Aufbringen einer das Photoresist entfernenden Flüssigkeit zum Beseitigen der
Photoresistschxcht und des Teils der Metallschicht, der auf der Photoresistschxcht verblieben ist, wobei die Metallschicht
nur in den Öffnungen verbleibt, und Ausbildung von Metallbändern
409818/0878
bzw. Streifen für die Zwischenverbindung an spezifizierten
Stellen für den Kontakt mit der in die Öffnungen gefüllten Metallschicht.
Anhand der beiliegenden Zeichnungen werden der Stand der
Technik und die Erfindung beispielsweise näher erläutert.
Fig. 1 zeigt perspektivisch einen Teil einer herkömmlichen integrierten Schaltung.
Fig. 2,3 und 4 zeigen vergrößert einen Teil der Schaltung
von Fig. 1," wobei die Schnittebenen rechtwinklig zu den Richtungen der Metallstreifen liegen.
Fig. 5 zeigt vergrößert in einer Draufsicht den in Fig. 2
bis 4 gezeigten Teil.
Fig. 6 zeigt in einer Drausicht ein Haxiptteil der herkömmlichen
integrierten Schaltung gemäß Fig. 1 bis Fig. 5»
Fig. 7 zeigt perspektivisch einen Teil einer erfindungsgemäßen
integrierten Schaltung.
Fig. 8, 91 Io und 11a zeigen in vergrößerten Schnittansichten
an einem Teil der Schaltung von Fig. 7 die verschiedenen Herstellungsstufen, wobei die Schnittebenen rechtwinklig zur
Richtung der Metallstreifen verlaxxfen.
Fig. 11b zeigt in einer Schnittansicht den in Fig. lla gezeigten
Teil, wobei die Schnittebene parallel zur Richtung der Metallstreifen verläuft.
Fig. 12 zeigt in einer Draufsicht das Hauptteil der integrierten
Schaltung gemäß Fig. 7 bis lib.
4098 18/08 7 8
Anhand der Figuren 1 bis 6 wird das zum Stand der Technik gehörende Verfahren für die Herstellung einer Zwischenverbindung
bei integrierten Metalloxydhalbleiterschaltungen beschrieben, die im folgenden als MOS-ICs bezeichnet werden.
Bei dem in Fig. 1 perspektivisch gezeigten Teil eines herkömmlichen
ICs hat ein Halbleitersubstrat 1 eine Anzahl von streifenförmigen diffundierten Bereichen 2a, 2b, 2c ... auf
seiner Oberseite mit der P Leitfähigkeit. Eine Isolierschicht 3 aus Siliciumdioxyd hat Öffnungen 5^1 5t>i 5c ...
in spezifizierten Lagen auf den eindiffundierten Bereichen 2a, 2b,-2c .... Auf der Isolierschicht 3 ist eine Anzahl von
Metallstreifen 4a, 4b, 4c ..., beispielsweise Aluminium, durch Dampfabscheidung vorgesehen, an die sich eine Maskenätzung
derart anschließt,.daß die Richtung der Metallstreifen
rechtwinklig zur Richtung der Streifen der eindiffundierten
Bereiche 2a, 2b, 2c ... verläuft. Dadurch kontaktieren die
Teile der Metallstreifen, die sich auf den Öffnungen 5a, 5b,
5c ... befinden, die Oberflächen der eindiffundierten Bereiche
2a, 2b, 2c ... für Zwischenverbindungen.
Das herkömmliche Verfahren zur Herstellung solcher ICs wird
anhand der Figuren 2 bis 5 erläutert, welche in Schnittansichten vergrößert die verschiedenen Herstellungsstufen des
Schaltungsteils von Fig. 1 zeigen, welches die Öffnung 5b hat.
Für das Überziehen einer Hauptfläche eines Siliciumsubstrates
1 vom N-Typ ist eine Isolierschicht, beispielsweise eine Siliciumdioxydschicht 3» vorgesehen. Die eindiffundierten
Bereiche 2a, 2b, 2c ·.·, die beispielsweise vom P -leitendem Typ sind, sind vorher in einem spezifizierten Muster auf der
Hauptfläche ausgebildet worden. Durch einen bekannten photochemischen Prozeß wird dann die Isolierschicht 3 niit einer
Photoresistschicht 6 in einem spezifizierten Muster beschichtet, das an bestimmten Stellen der eindiffundierten
Bereiche Löcher aufweist. Die Isolierschicht 3 wird mit einem bekannten Ätzmittel, beispielsweise einer "Wasserstoffperoxydlösung,
behandelt. Dadurch werden die Teile der Isolierschicht 3,
4098 18/087 8-
die über die Öffnungen der Photoresistschicht 6 freiliegen,
weggeätzt und bilden Öffnungen 5b, durch welche die eindiffundierten
Bereiche 2b vom P -Typ des Halbleitersubstrates 1 freigelegt werden, wie dies in Fig. 2 gezeigt ist.
Aschließend wird die Photoresistschicht 6 auf bekannte Weise entfernt. Darauf wird eine Metallschicht 4, beispielsweise
Aluminium, in die Öffnungen 5b und auf die Photoresistschicht
6, wie es in Fig. 3 gezeigt ist, durch Dampfabscheidung
aufgebracht.
Abschließend werden die nicht erforderlichen Teile der Metallschicht
4 nach einem b^Trarnten Maskenätzverfahren entfernt, so
daß die Metallstreifen 4a, 4b, 4c im spezifizierten Muster, wie
in Fig. 4 gezeigt ist, gebildet werden. Auf diese Weise kontaktieren die Metallstreifen 4b die diffundierten Bereiche 2b
eingebettet in die Öffnungen 5b, wie dies in den Figuren 4, 5
und 6 gezeigt ist.
Bei der nach diesem Verfahren hergestellten herkömmlichen
integrierten Schaltung ist das Metallteil, welches sich in der Öffnung 5b befindet und mit dem Halbleiter in Eontakt steht,
mit dem Metallstreifen auf der Isolierschicht 3 durch dünne .Stufenteile A um den Rand der Öffnung 5b herum verbunden. Da
diese Stufenteile A sowohl elektrisch als auch mechanisch störanfällig sind und bei einem Überstrom aller Vorraussicht
nach zerstört werden, ist es erforderlich, daß die Breite der
Metallstreifen 4a, 4b, 4c ... um die Breite 2T der beiden Seitenbahnen 4bl, 4b2 größer ist als die Breite der Öffnungen
5a, 5b, 5c .... Die Seitenbahnen 4bl und 4b2 werden vorgesehen, um die Verbindungsteile A auf allen Seiten der Öffnungen 5b
auszubilden, damit man einen größeren Gesamtquerschnitt und eine Verdoppelung der elektrischen Bahn zwischen dem Metall
in der Öffnung und dem Metall auf der Isolierschicht erhält. Da die mittlere Breite eines Paares von Seitenbahnen etwa
2,5 bis 5 p- für einen Metallstreifen beträgt, kann die von den
409818/0878
Seitenbahnen eingenommene Fläche nicht übersehen bzw. vernachlässigt
werden. Es ist deshalb für eine Verringerung der Größe der integrierten Schaltung wesentlich, diese Seitenbahnen
überflüssig zu machen. Darüber hinaus weisen die herkömmlichen integrierten Schaltungen infolge der genannten
Brüche in den dünnen Stufenteilen A Fehler bei ihren Betriebssicherheitstests
in der industriellen Herstellung auf, so daß eine durchgreifende Verbesserung erforderlich ist.
Man hat mehrere Maßnahmen vorgeschlagen, beispielsweise ein Kippen, Schwingen oder Drehen des Substrates während der
Dampfabscheidung der Metallschicht, um dadurch die dünnen
Stufenteile A zwischen dem Metall in der Öffnung und dem Metall auf der Isolierschicht abgeschrägt auszubilden und
zu verstärken. Solche Maßnahmen verformen jedoch notwendigerweise den Querschnitt des Metallstreifens zu einem Trapez,
erhöhen die Breite an der Basis des Metallstreifens und können
das Metallmuster ungenau machen.
Die der Erfindung zugrunde liegende Aufgabe wird deshalb darin gesehen, die Seitenbahnen 4b 1 und 4b2 des Metallstreifens kb
überflüssig zu machen, die Breite der Metallstreifen einer integrierten Schaltung zur Verringerung ihrer Größe schmaler
zu machen und die Betriebssicherheit der Zwischenverbindung
der integrierten Schaltung zu verbessern.
Gelöst wird diese Aufgabe durch das Verfahren, das zu der in den Figuren 7 bis 12 gezeigten beispielsweisen Ausführungsform
einer integrierten Schaltung führt, wobei als Beispiel ein Teil eines MOS-IC gezeigt ist. Die Herstellung dieser Schaltung
ist anhand der Figuren' 8 bis 11b erkennbar.
Die Hauptfläche eines Halbleitersubstrates Io, beispielsweise
Silicium vom N-Typ, wird mit einer Isolierschicht 12 überzogen,
beispielsweise mit einer Siliciumdipxydschicht mit einer Stärke von 1 p. Die Bereiche mit eindiffundierter Verunreinigung
11a, 11b, lic vom beispielsweise P -leitendem Typ sind vorher
409818/08 78
mit einem spezifizierten Streifenmuster auf der Hauptfläche ausgebildet worden. Es* können auch Halbleiter und Isolierschichten
aus anderen Substanzen als die genannten verwendet werden.
Nach einem bekannten photochemischen Verfahren wird die Isolierschicht
12 ausgebildet, wobei eine Photoresistschicht 15
von etwa o,5 ju. Stärke verwendet wird, die Öffnungen an bestimmten
Stellen der eindiffundierten Bereiche lla, lib, lic
aufweist._ Darauffolgend wird die Isolierschicht 12 mit einem
bekannten Atzmittel, beispielsweise einer Wasserstoffperoxydlösung,
behandelt , so daß die Isolierschicht 12, die durch die öffnungen der Photoresistschicht 15 freiliegt, weggeätzt wird,
und Öffnungen 23b bildet, durch die die .eindiffundierten
Bereiche 11b vom P -Typ des Halbleite: sind, wie dies"in Fig. 8 gezeigt ist.
Bereiche 11b vom P -Typ des Halbleitersubstrates Io freigelegt
Anschließend wird, ohne daß die Photoresistschicht I5 entfernt
wird., eine Metallschicht I3, beispielsweise eine Aluminiumschicht,
durch Dampfabscheidung auf der ganzen Oberseite und insbesondere in den Öffnungen 23b sowie auf der Photoresistschicht
15 aufgebracht, und zwar in einer Stärke, die
grob gesehen gleich der Stärke der Isolierschicht 12 ist, '
beispielsweise etwa Iu.
Dann wird ein bekanntes Bad einer das Photoresist entfernenden Flüssigkeit, beispielsweise heiße Phosphorsäurelösung, aufgebracht,
so daß die Photoresistschicht 15 und das Teil I3r der
Metallschicht I3, welche auf der Photoresistschicht 15 verbleibt,
entfernt werden, während die Teile der Metallschicht 13b, welche in die Öffnungen der Isolierschicht 12, wie in
Fig. Io gezeigt ist, eingebettet sind, verbleiben. Aus Fig. 9 ist zu ersehen, daß die durch Dampfabscheiden aufgebrachten
Metallschichten zwischen den unteren Teilen 13b eingebettet
in die Öffnung 23b und dem oberen Teil 13r auf der Isolierschicht
15 nur o,l u stark sind und deshalb diese dünnen
Zwischenschichten leicht entfernt werden können.
4098 18/0878
Die unter der Aluminiumschient 13r aufgebrachte Photoresistschicht
15 kann sehr leicht entfernt werden, da eine das Photoresist entfernende Flüssigkeit durch die poröse, durch
Dampfabscheiden aufgebrachte Metallschicht IJt hindurchtritt
und die Photoresistschicht I5 auflöst.
Auf diese Weise werden die Öffnungen 23b der Isolierschicht
12 durch die eingebetteten Metallschichten 13b gefüllt» Die
Oberfläche der Isolierschicht 12 und die Oberfläche des eingebetteten Metalls 13b liegen somit nahezu in der gleichen
Ebene, ohne daß dazwischen eine vorspringende Stufe vorliegt.
Dann wird wieder das gleiche Metall durch Dampfabscheidung
auf dem ganzen Teil der Fläche aufgebracht. Ein anschließendes Ätzen bewirkt, daß parallele Metallstreifen 14a, l4b, l4c
im rechten Winkel zur Richtung der Streifen der eindiffundierten Bereiche verbleiben, wie dies in den Figuren 11a, lib und
12 erkennbar ist.
Da jede Öffnung 23b mit der Metallschicht 13b gefüllt ist,
haben die sekundär durch Dampfabscheidung aufgebrachten Metallstreifen
1^a1 l4b, l4c ... keine vorspringenden Stufen am Rand
der Öffnungen, so daß keine empfindlichen dünnen Metallteile am Rand solcher.Stufen erzeugt werden.
Es ist deshalb nicht mehr erforderlich, die Zwischenverbindungsmetallstreifen
14a, l4b, l4c ... mit Seitenbahnen an
beiden Seiten der Öffnungen zu versehen, wie dies herkömmlicherweise
der Fall ist. Deshalb kann die Breite eines jeden Metallstreifens im wesentlichen gleich der Breite einer jeden
Öffnung·gemacht werden.
Da weiterhin keine Stufen oder Teile mit ungleicher Höhe an den Metallstreifen ausgebildet werden, sind anfällige dünne
Teile eliminiert. Man erhält dadurch eine ausreichende Betriebssicherheit der Zwischenverbindung zwischen den
409818/0878
eindiffundierten P -Bereichen und der Metallstreifenverdrahtung
auch bei einer dünnen Metallschicht. Demzufolge kann ein sehr genaues Muster der Zwischenverbindungsmetallstreifen
erzielt werden. Infolge einer derart hohen Genauigkeit des Musters kann die Breite des isolierenden Raumes
zwischen parallelen Metallstreifen verringert werden.
Da die Öffnungen 2Jb mit der Metallschicht ljb gefüllt sind
und die Oberseiten der Metallschichten 13b und der angrenzenden
Isolierschicht 12 auf der gleichen Ebene liegen, führt eine leichte Abweichung der Positionen der Metallstreifen
von den richtigen Positionen auf den Öffnungen 23b nicht zu
gravierenden Fehlern, uc daß eine einfache Herstellung und
eine höhere Produktionsquote möglich sind.
Bei einem erfindungsgeniäßen Ausfuhrungsbeispiel beträgt die
Breite bei fünf Metallstreifen und mit den dazwischenliegenden Trennräumen nur loo jz, während bei der herkömmlichen Herstellungsweise die Breite für die gleiche Anzahl von Metallstreifen
und Trennräumen dazwischen etwa 15o μ erfordert.
Anstelle des vorstehenden, sich auf ein MOS-IC beziehenden Ausführungsbeispiels können auch andere Arten von Halbleitern
verwendet werden, beispielsweise integrierte Schaltungen vom bipolaren Typ. Es können auch Kombinationen anderer Substrate,
Isolierschichten und durch Dampfabscheidung aufgebrachter Metalle verwendet werden.
Gegenstand der Erfindung ist somit, wie aus den Figuren 8 bis
12 zu ersehen ist, daß vor der Dampfabscheidung der Metallschicht l4a, l4b, l4c auf der Isolierschicht 12 für die Zwischenverbindung
jede Öffnung 23b auf der Isolierschicht 12 mit einer eingebetteten Metallschicht 13b aufgefüllt wird,
um die Oberfläche, auf der eirie Damp f ab scheidung stattfindet,
zu glätten* und um unerwünschte dünne Teile (Teil A gemäß Fig. 4),
der durch Dampfabscheidung aufgebrachten Metallschicht an der
409818/0878
Stufe zwischen dem unteren Teil in der Öffnung und dem angehobenen
Teil auf der Isolierschicht zu vermeiden. Das Ausfüllen der- eingebetteten Metallschicht 13h in jeder Öffnung
erfolgt durch eine erste Maßnahme, bei welcher eine Metallschicht 13 auf das ganze Teil der Hauptfläche des Halbleitern
Io aufgebracht wird, wobei diese Fläche mit der Isolierschicht 12 mit spezifizierten Öffnungen 23b und weiterhin mit einer
Photoresistschicht 15 beschichtet ist, die für das Ätzen der Isolierschicht zur Ausbildung der Öffnungen benutzt wurde und
unter Abdeckung der Isolierschicht 12 verbleibt, sowie durch eine darauffolgende Maßnahme, bei welcher eine das Photoresist
entfernende Flüssigkeit auf die Fläche aufgebracht wird, am die Photoresistschicht 15 und das Teil 13r der Metallschicht
13, welches noch auf der Photoresistschicht 15 verblieben
ist, zu entfernen.
409818/0878
Claims (5)
- PATENTANSPRÜCHE*—->(
/!./Verfahren.zur Herstellung integrierter Schaltungen mit einem Halbleitersubstrat, einer Isolierschicht mit Öffnungen an festgelegton Stellen und einer· bestimmten Anzahl von Metallstreifen, . die auf der Isolierschicht ausgebildet sind und mit bestimmten Stellen, des Halbleitersubstrates durch die Öffnungen in Kontakt stehen, dadurch gekennzeichnet, daß vor der Dampfabscheidung einer Metallschicht auf der Isolierschicht jede Öffnung auf der Isolierschicht mit einer eingebetteten Metallschicht aufgefüllt wird, deren Stäx'ke im wesentlichen gleich der Stärke der Isolierschicht ist, um die Oberfläche für die Dampfabscheidung zu glätten, und daß das Auffüllen der Metallschicht in jeder Öffnung durch eine erste Maßnahme, bei welcher eine Metallschicht auf der ganzen Hauptfläche des Halbleiters aufgebracht wird, wobei diese Fläche mit der Isolierschicht und einer Photoresistschicht überzogen ist, die für das Ätzen der Isolierschicht zur Bildung der Öffnungen verwendet wurde und unter Abdeckung der Isolierschicht verblieben ist, und durch eine darauffolgende Maßnahme erreicht wird, bei welcher eine das Photoresist entfernende Flüssigkeit auf die Oberfläche aufgebracht wird, um die Photoresistschicht und das Teil der Metallschicht zu entfernen, welches auf der Photoresistschicht verblieben ist. - 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat Silicium ist.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die -Isolierschicht Siliciumdioxyd ist.409818/08 78
- 4. Verfahren nach Anspruch 1, dadux'ch gekennzeichnet, daß die integrierte Schaltung eine integrierte Schaltung vom MOS-Typ ist.
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeic net, daß das Metall der durch Dampfabscheiden aufgebrachten Schichten Aluminium ist.409818/0878Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP47104283A JPS4960870A (de) | 1972-10-16 | 1972-10-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2351943A1 true DE2351943A1 (de) | 1974-05-02 |
DE2351943B2 DE2351943B2 (de) | 1980-08-07 |
Family
ID=14376586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2351943A Ceased DE2351943B2 (de) | 1972-10-16 | 1973-10-16 | Integrierte MOS-Schaltung und Verfahren zu deren Herstellung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3945347A (de) |
JP (1) | JPS4960870A (de) |
CA (1) | CA989076A (de) |
DE (1) | DE2351943B2 (de) |
FR (1) | FR2203175B1 (de) |
GB (1) | GB1418969A (de) |
NL (1) | NL158026B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2615862A1 (de) * | 1975-05-01 | 1976-11-11 | Ibm | Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung |
DE2655937A1 (de) * | 1975-12-31 | 1977-07-14 | Ibm | Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase |
DE2703473A1 (de) * | 1976-02-06 | 1977-08-11 | Ibm | Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung |
DE2709986A1 (de) * | 1976-04-29 | 1977-11-17 | Ibm | Verfahren zum herstellen von koplanaren schichten aus duennen filmen |
DE3339957A1 (de) * | 1982-11-04 | 1984-07-12 | Tokyo Shibaura Denki K.K., Kawasaki | Verfahren zur herstellung eines halbleiterbauelementes |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4096623A (en) * | 1974-07-01 | 1978-06-27 | Siemens Aktiengesellschaft | Thyristor and method of producing the same |
FR2284981A1 (fr) * | 1974-09-10 | 1976-04-09 | Radiotechnique Compelec | Procede d'obtention d'un circuit integre semiconducteur |
US4564997A (en) * | 1981-04-21 | 1986-01-21 | Nippon-Telegraph And Telephone Public Corporation | Semiconductor device and manufacturing process thereof |
JPS57176746A (en) * | 1981-04-21 | 1982-10-30 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor integrated circuit and manufacture thereof |
US4392298A (en) * | 1981-07-27 | 1983-07-12 | Bell Telephone Laboratories, Incorporated | Integrated circuit device connection process |
US4440804A (en) * | 1982-08-02 | 1984-04-03 | Fairchild Camera & Instrument Corporation | Lift-off process for fabricating self-aligned contacts |
US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
JPH02125422A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | 半導体装置の製造方法 |
KR0121106B1 (ko) * | 1994-02-15 | 1997-11-10 | 김주용 | 반도체 소자의 금속배선 형성방법 |
US5854128A (en) | 1996-04-29 | 1998-12-29 | Micron Technology, Inc. | Method for reducing capacitive coupling between conductive lines |
TW350099B (en) * | 1998-01-26 | 1999-01-11 | United Microelectronics Corp | IC microfilm process |
DE10208728B4 (de) * | 2002-02-28 | 2009-05-07 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL251302A (de) * | 1959-05-06 | |||
US3160534A (en) * | 1960-10-03 | 1964-12-08 | Gen Telephone & Elect | Method of making tunnel diodes |
US3266127A (en) * | 1964-01-27 | 1966-08-16 | Ibm | Method of forming contacts on semiconductors |
NL132313C (de) * | 1964-12-17 | 1900-01-01 | ||
US3498833A (en) * | 1966-07-08 | 1970-03-03 | Fairchild Camera Instr Co | Double masking technique for integrated circuit |
US3840982A (en) * | 1966-12-28 | 1974-10-15 | Westinghouse Electric Corp | Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same |
GB1286737A (en) * | 1969-10-15 | 1972-08-23 | Itt | Multilevel conductive systems |
GB1363815A (en) * | 1971-12-06 | 1974-08-21 | Tektronix Inc | Semiconductor device and method of producing same |
US3747200A (en) * | 1972-03-31 | 1973-07-24 | Motorola Inc | Integrated circuit fabrication method |
-
1972
- 1972-10-16 JP JP47104283A patent/JPS4960870A/ja active Pending
-
1973
- 1973-10-12 FR FR7336533A patent/FR2203175B1/fr not_active Expired
- 1973-10-15 CA CA183,425A patent/CA989076A/en not_active Expired
- 1973-10-15 NL NL7314156.A patent/NL158026B/xx not_active IP Right Cessation
- 1973-10-16 GB GB4821873A patent/GB1418969A/en not_active Expired
- 1973-10-16 US US05/406,927 patent/US3945347A/en not_active Expired - Lifetime
- 1973-10-16 DE DE2351943A patent/DE2351943B2/de not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2615862A1 (de) * | 1975-05-01 | 1976-11-11 | Ibm | Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung |
DE2655937A1 (de) * | 1975-12-31 | 1977-07-14 | Ibm | Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase |
DE2703473A1 (de) * | 1976-02-06 | 1977-08-11 | Ibm | Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung |
DE2709986A1 (de) * | 1976-04-29 | 1977-11-17 | Ibm | Verfahren zum herstellen von koplanaren schichten aus duennen filmen |
DE3339957A1 (de) * | 1982-11-04 | 1984-07-12 | Tokyo Shibaura Denki K.K., Kawasaki | Verfahren zur herstellung eines halbleiterbauelementes |
Also Published As
Publication number | Publication date |
---|---|
NL158026B (nl) | 1978-09-15 |
FR2203175B1 (de) | 1977-09-23 |
JPS4960870A (de) | 1974-06-13 |
GB1418969A (en) | 1975-12-24 |
NL7314156A (de) | 1974-04-18 |
CA989076A (en) | 1976-05-11 |
DE2351943B2 (de) | 1980-08-07 |
FR2203175A1 (de) | 1974-05-10 |
US3945347A (en) | 1976-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE1514818C3 (de) | ||
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE1614872C3 (de) | Halbleiteranordnung | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE1266406B (de) | Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE69315278T2 (de) | Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE69615423T2 (de) | Feldeffekttransistor mit kammartiger Elektrodenstruktur | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2351437B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens zwei Schichten aus elektrisch leitendem Material | |
DE68917003T2 (de) | Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind. | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE2047799C3 (de) | Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten | |
EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
DE3343367A1 (de) | Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung | |
EP0103690B1 (de) | Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen | |
DE3411960A1 (de) | Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung | |
DE3227606A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE2945385A1 (de) | Halbleiter-anordnung und verfahren zu ihrer herstellung | |
DE3117083A1 (de) | Verfahren zur herstellung von halbleiterelementen | |
DE2325351A1 (de) | Verfahren zur herstellung von gleichrichtern mit hoher durchbruchsspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |