DE2718781C2 - Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Info

Publication number
DE2718781C2
DE2718781C2 DE19772718781 DE2718781A DE2718781C2 DE 2718781 C2 DE2718781 C2 DE 2718781C2 DE 19772718781 DE19772718781 DE 19772718781 DE 2718781 A DE2718781 A DE 2718781A DE 2718781 C2 DE2718781 C2 DE 2718781C2
Authority
DE
Germany
Prior art keywords
semiconductor
plate
wafers
semiconductor wafers
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772718781
Other languages
English (en)
Other versions
DE2718781A1 (de
Inventor
Hiroshi Kawanishi Hyogo Gamo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2718781A1 publication Critical patent/DE2718781A1/de
Application granted granted Critical
Publication of DE2718781C2 publication Critical patent/DE2718781C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)
  • Bipolar Transistors (AREA)

Description

darin, ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen der eingangs angegebenen Art dadurch zu verbessern, daß für die Herstellung von Halbleiterbauelementen mit Halbleiterscheiben einer bestimmten Dicke Halbleiterplatten mit größerem Durchmesser als bei bekannten, z. B. dem aus der US-PS 36 28 ί 07 bekannten Verfahren verwendet werden können, ohne daß dabei sich der Ausschuß infolge Rissebildung .rhöht.
Ausgehend von dem Verfahren der eingangs angegebenen Art wird diese Aufgabe nach der Erfindung dadurch gelöst, daß von einer Halbleiterplatte mit einer gegenüber der Dicke der Halbleiterscheiben der fertigen Halbleiterbauelemente größeren Dicke ausgegangen wird, und daß vor der gleichzeitigen Ausbildung der Halbleiterbauelemente in der Halbleiterplatte die zwei Hauptflächen der Halbleiterplatte mit je einer die Gitterstege abdeckenden Ätzmaske in der Weise versehen werden, daß die Gitterstegabdekkungen der Ätzmaske auf der einen Hauptfläche mit den Gitierstegabdeckungen der Ätzmaske auf der anderen Hauptfläche ausgerichtet sind, und daß di_ Halbleiterplatte in den Gitteröffnungen der Ätzma<=ken durch Ätzen auf die Dicke der Halbleiterscheiben der fertigen Halbleiterbauelemente abgetragen wird, so daß auf jeder Hauptfläche der Halbleiterplatte die Halbleiterscheiben umschließende Gitterstege zurückbleiben, daß dann in den Halbleiterscheiben gleichzeitig die Halbleiterbauelemente gebildet und dabei die mindestens eine PN-Obergangsfläche durchdringenden Rillen eingeätzt werden, und daß danach die Halbleiterplatte längs der Mittellinie der Gitterstege in die Halbleiterscheiben geteilt wird.
Während man bei dem aus der US-PS 36 28 107 bekannten Verfahren bei einer Vergrößerung des Durchmessers der Halbleiterplatte auch deren Dicke und damit auch die Dicke der Halbleiterscheiben vergrößern mußte, um insbesondere beim Zerteilen der Halbleiterplatte durch Schneiden, das Brechen und das Entstehen /on Rissen zu vermeiden, kann bei dem Verfahren nach der Erfindung von einer Halbleiterplatte mit größerem Durchmesser ausgegai:gen werden, ohne jedoch dabei die Dicke der Halbleiterscheiben vergrößern zu müssen.
Im folgenden sind bevorzugte Ausführungsbeispiele des Verfahrens nach der Erfindung anhand der Zeichnung und im Vergleich zu einem bekannten Herstellungsverfahren näher erläutert. Es zeigt
F i g. I eine teilweise im Schnitt gezeichnete perspektivische Teilansicht einer Halbleiterplatte mit einer Anzahl von in dieser ausgebildeten Thyristoren zur Erläuterung eines bekannten Verfahrens zum Herstellen einer Mehrzahl von Thyristoren,
F i g. 2 eine der Darstellung der F i g. 1 entsprechend gezeichnete Teilansicht einer Halbleiterplatte, aus der nach einem Ausführungsbeispiel des Verfahrens nach der Erfindung eine Mehrzahl von Thyristoren hergestellt werden.
F i g. 3a bis 3e Schnittansichten der Halbleiterplatte nach verschiedenen Schnitten eines Ausführungsbeispiels des Verfahrens nach der Erfindung und
Fi g. 4 einen Schnitt durch eine der Halbleiterscheiben, die durch Teilen der Halbleiterplatte nach der Fi g. 2 erhalten, auf einer Tragplatte angelötet und mit weiteren Elektroäenanschlüssen versehen worden ist.
In Fig. 1 ist eine Halbleiterplatte dargestellt, in der zahlreiche Thyristorscheiben gebildet sind. Die Halbleiterplatte enthält eine Vielzahl von in zwei senkrecht aufeinanderstehenden Reihen angeordneten, voneinander Abstände aufweisenden Halbleiterscheiben iO in einer Platte aus beispielsweise N-leitendem Silizium. Jede Halbleiterscheibe 10. enthält eine N-leitende Schicht 12', zwei P-leitende Schichten 14 und 16 an den einander gegenüberliegenden Hauptflächen der N-Ieitenden Schicht 12', die mit dieser je einen PN-Übergang bilden, und eine mit einer zentralen Öffnung C versehene N-leitende Schicht 18, die an der Oberfläche
ίο der P-leitenden Schicht 16 gebildet ist und mit dieser einen PN-Übergang bildet, wobei die N-Ieitende Schicht 16 in der Zentralen Öffnung G der P-leitenden Schicht 18 freiliegt. Die einzelnen Halbleiterscheiben 10_ besitzen somit einen Thyristoraufbau.
Die Halbleiterplatte enthält weiterhin eine Anzahl von Rillen 20, die in einem Gittermuster auf beiden Hauptflächen der Halbleiterplat;e vorgesehen sind, zwischen den benachbarten Halbleiterscheiben _10_ verlaufen und bis zur N-leitenden Schicht 12' reichen.
Die Rillen 20 in der einen Hauptwelle der Halbleiterplatte sind über deren Dicke hinweg auf die entsprechenden Rillen in der anderen Hauptfläche ausgerichtet. Bei jeder Halbleiterscheibe 1() liegt, vgl. Fig. 1, der PN-Übergang zwischen der N-leitenden Schicht 12' und jeder P-leitenden Schicht 14, 16 in der betreffenden oberen oder unteren Rille 20 frei, und zwar derart, daß die betreffenden Rillen 20 diese PN-Übergänge der benachbarten Halbleiterscheiben lostrennen. Zum Schütze dieser in den Rillen 20 freiliegenden
PN-Übergänge ist in die Rille 20 eine Schutzschicht 22 aus Glas mit niedrigem Schmelzpunkt eingebrannt.
Eine Metallschicht für eine Anode ist auf der Gesamtoberfläche der P-Ieitenden Schicht 14 aufgebracht; eine mit zentraler Öffnung versehene Metallschicht für eine Kathode und eine etwa kreisscheibenförmige Metallschicht für eine Steuerelektrode sind auf der perforierten N-leitenden Schicht 18 bzw. auf dem in der Öffnung Oder N-leitenden Schicht 18 freiliegenden Teil der P-leitenden Schicht 16 durch einen Abstand voneinander getrennt vorgesehen. Aus Gründen der Übersichtlichkeit sind jedoch die die Elektroden bildenden Metallschichten nicht dargestellt.
Nach dem Anbringen von nicht dargestellten Lotschichten an den betreffenden, nicht dargestellten Elektrodenschichten wird die Halbleiterplatte längs der Mittellinien der Rillen 20 geschnitten oder gespalten, um die Halbleiterscheiben 10 voneinander zu trennen. Auf diese Weise werden zahlreiche Thyristoren gleichzeitig hergestellt.
Bei dem geschilderten bekannten Verfahren ist es üblich. Halbleiterplatten mit einer Dicke zwischen 7.00 und 220 μηι zu verwenden und im Falle der Herstellung von Thyristoren, die beispielsweise 600 Volt aushalten sollen. Rillen mit einer Tiefe zwischen 65 und 80 um zu erzeugen. Der Durchmesser von Halbleite-platten der angegebenen Dicke ist dabei unvermeidbar auf höchstens 40 rr.m begrenzt, um eine Bruch- oder Rißbüdung in den Halbleiterplatten sicher zu vermeiden.
Die in einer einzigen Halbleiterplatte in der ^bekannten, in Fig. 1 dargestellten Weise ausgebildeten «!Halbleiterbauelemente weisen in jeder Halbleiterscheibe 10 Mesa-Abschnitte und PN-Übergänge auf, die durch die Rillen 20 in der Halbleiterplatte von den entsprechenden PN'-Übergängen benachbarter Halbleiterscheiben 10. getrennt sind. In den mit den Rillen versehenen Bereichen der Halbleiterplatte ist jedoch die Dicke der Halbleiterolatte verringert, so HhB sie
leicht brechen oder Risse erhalten kann. Aus diesem Grund war es bisher mit Schwierigkeiten verbunden, wenn der Durchmesser von Halbleiterplatten vergrößert werden sollte, denn für eine Durchmesservergrößerung von Halbleiferplatten mußte bisher auch ihre Dicke vergrößert werden. Bei der geschilderten Herstellung von Thyristoren aus einer einzigen Halbleiterplatte mit einem Durchmesser von 40 mm ist zur Verhinderung einer Rißbildung in der Halbleiterplatte eine Dicke derselben von beispielsweise 220 μιη erforderlich. Wenn der Durchmesser auf 50 mm vergrößert werden soll, muß die Dicke notwendigerweise 250 μιη oder mehr betragen. Eine weitere Vergrößerung des Durchmessers auf 75 mm erfordert eine Dicke von 300 μίτι oder mehr.
Andererseits führt eine Vergrößerung der Dicke der Halbleiterplatte zu einer Vergrößerung der Dicke der Halbleiterscheiben und diese zu einem vergrößerten Spannungsabfall im Leitzustand der Thyristoren, bei denen der Strom senkrecht zu seinen Hauptflächen fließ; ^us diesem Grund sind dünnere Halbleiterplatten vorteilhafter. Die vorteilhafteste Dicke der Halbleiterscheibe beträgt für übliche Thyristoren 220 μπι oder weniger und 180 μιη für übliche Halbleiterdioden. Die Dicke der Halbleiterplatten ist daher auch aus diesem Grund Beschränkungen unterworfen.
F ι g. 2 zeigt eine Halbleiterplatte, aus der nach einem Ausführungsbeispiel des Verfahrens nach der Erfindung zahlreiche getrennte Halbleiterscheiben, bei dem gewählten Ausführungsbeispiel Thyristorscheiben, hergestellt werden. Die dargestellte Halbleiterplatte unterscheidet sich von derjenigen nach F i g. 1 nur darin, daß in der Halbleiterplatte nach F i g. 2 eine Anordnung von Gitterstegen 28 vorgesehen ist und daß in beiden Hauptflächen der Halbleiterplatte die einzelnen Rillen 20 durch Rillen 26 in der Form von geschlossenen Stnieifen ersetzt sind, die dicht neben beiden Seiten der Gitterstege 28 an diesen entlanglaufen. In Fig.2 sind den Teilen von F i g. 1 entsprechende Teile mit den gleichen Bezugsziffern wie dort bezeichnet. Die in einem Gittermuster angeordneten Gitterstege 28 sind an beiden Enden mit einem Umfangssteg 28 verbunden, der sich längs des gesamten Randes der Halbleiterplatte erstreckt. Die Rillen 26. von denen jeweils eine für jede Halbleiterscheibe H) vorgesehen ist. umschließen die Halbleiterscheiben ^ an beiden Hauptflächen. wobei sie. ebenso wie die Rillen 20 nach Fig. 1. bis in die N-Ieitende Schicht 12' reichen. Im folgenden ist das Verfahren zum Herstellen einer Halbleiterplatte nach F i g. 2 anhand der F i g. 3 unter Benutzung der gleichen Bezugsziffern wie dort näher ausgeführt
Fig.3a zeigt eine N-leitende Siliziumplatte 12 mit einem Durchmesser von 65 mm, einer Dicke von 300 μπι un-i einem spezifischen Widerstand zwischen 15 und 25 Ohmcm.
Auf die beiden Hauplflächen der Siliziumplatte !2 wird durch Aufstreichen eines Wachses in einem schachbrettähnlichen Gittermuster mit einer Streifenbreite zwischen 0,7 und 0,8 mm eine Ätzmaske aufgebracht, die eine Vielzahl von quadratischen Flächen mit einer Seitenlänge von 3,5 mm festlegt und außer den Gitterstegstreifen einen Streifen am Rand der Halbleiterplatte aufweist Das Gittermuster auf der einen Hauptfläche stimmt über die Dicke der HaIbleiterpiane hinweg praktisch mit dem entsprechenden Muster auf der anderen Hauptfläche überein. Sodann wird die Halbleiterplatte in einer Tiefe von etwa 40 bis 50 μπι mit einem Gemisch aus Salpetersäure und Fluor-Wasserstoffsäure selektiv weggeätzt, so daß auf jeder Hauptfläche Gitterstege in einem Gittermuster zurückbleiben, das von einem am Rand der betreffenden Hauptfläche gebildeten Umfangssteg umgeben ist. Die Stege bestimmen dabei die auf die beschriebene Weise in zwei senkrecht aufeinanderstellenden Reihen angeordneten und durch die Stege voneinander abgeteilten Halbleiterscheiben.
Die so erhaltene Halbleiterplatte ist in Fig.3b dargestellt, in welcher nur einige der Gitterstege 28 gezeigt sind.
Anschließend wird nach einem bekannten Diffusionsverfahren unter Bildung von PN-Übergängen je eine P-Ieitende Schicht 14 bzw. 16 auf beiden Hauptflächen der Siliziumplatte 12, einschließlich der Gitterstege 28, über die Gesamtfläche hinweg erzeugt. Dann werden unter Bildung getrennter PN-Übergänge mit zentralen öffnungen G (Fig. 2) versehene N-Ieitende Schichten 18 an der Oberfläche der P-Ieitenden Schicht 16 erzeugt, und zwar jeweils eine in einer der durch die Gitterstege 28 umschlossenen Siliziumscheiben. Die P-leitende Schicht 16 bleibt dabei in den öffnungen G (F i g. 2) der perforierten N-Ieitenden Schicht 18 freigelegt.
Die so hergestellte, in F i g. 3c dargestellte Halbleiterplatte besitzt einen PNPN-Schichtenaufbau. Auf diese Weise sind in der Siliziumplatte 12 zahlreiche Thyristorscbciben 10 ausgebildet worden.
Hierauf werden unmittelbar seitlich neben den Gitterstegen 28 in beiden Hauptflächen der Siliziumscheiben 10. nach einem bekannten Ätzverfahren Rillen 26 in Form von geschlossenen Schleifen ausgebildet, um den PN-Übergang jeder Siliziumscheibe 1P_ nahe an jeder Hauptfläche von dem der benachbarten Siliziumscheiben zu trennen und damit elektrisch zu isolieren. Beim dargestellten Ausführungsbeispiel sind die Rillen 26 200 μπι breit und 60 μπι tief. Sodann wird in bekannter Weise Glas mit niedrigem Schmelzpunkt in jede Rille 26 eingebracht und in dieser eingebrannt, wodurch eine die Rille bedeckende Glaspassivierschicht 22 gebildet wird. F i g. 3d zeigt die Halbleiterplatte nach der Durchführung der beschriebenen Arbeitsgänge.
Wie Fig.3e zeigt, werden vor dem anschließenden
Schneid- oder Spaltvorgang Metallschichten 24a, 240 und 24c für Elektroden auf der P-Ieitenden Schicht 14, der perforierten N-Ieitenden Schicht 18 und der
freiliegenden Fläche der P-leitenden Schicht 16 jeder Thyristorscheibe 10. nach einem bekannten Verfahren aufgebracht. Die Siliziumplatte 12 kann dann längs der
in den Fig.2, 3d und 3e durch eine strichpunktierte Linie 30 angedeuteten Mittellinie jedes Gitterstegs 2Γ geschnitten bzw. gespalten werden.
Beim beschriebenen Ausführungsbeispiel ist der auf beiden Hauptflächen mit den beiderseitigen Gitterstegen 28 versehene Bereich der Halbleiterplatte, zwischen den freien Oberflächen der Gitterstege gemessen, 300 μπι dick. Dieser Bereich übernimmt die Aufgabe der Versteifung der Halbleiterplatte nach Art eines Fensterrahmens. Die Halbleiterplatte weist somit gegen Rißbildung eine hohe Festigkeit auf. Dagegen sind die Bereiche der Halbleiterplatte, in denen die einzelnen Thyristorscheiben ausgebildet sind, nur zwischen 200 und 220 μπι dick. Es hat sich dabei erwiesen, daß die elektrischen Eigenschaften dieser Halbleiterscheiben aufgrund ihrer geringen Dicke im Vergleich zu den nach den bekannten Verfahren hergestellten Halbleiterscheiben kaum verändert werden. Außerdem hat es sich aber gezeigt, daß sich beim vorstehend in Verbindung mit Fig.3 beschriebenen Ausführungsbeispiel die Zahl der
hergestellten einwandfreien Halbleiterscheiben pro Halbleilerplatte, bezogen auf eine Halbleiterplatte mit einem Durchmesser von 40 mm, um etwa das 2,5fache steigern läßt. Dies bedeutet, daß dadurch die Fertigungskosten gesenkt werden.
Entsprechend F i g. 4 wird jede aus der Halbleiterplatte jSäch F i g. 2 oder 3e durch Teilen erhaltene Thyris-torscheibe mit Hilfe eines auf die Metallschicht 24a aufgetragenen Lotes 34 auf eine Tragplatte 32a aufgelötet, die als Anodenanschluß dient. Gleichzeitig
werden ein perforierter Kathodenanschluß 32b und ein Steuerelektrodenanschluß 32c mit Hilfe eines Lotes 34 an der perforierten Metallschicht 24b bzw. der Metallschicht 24c angelötet.
Nach den Verfahren nach der Erfindung können nicht nur Thyristoren, wie vorstehend in einem Ausführungsbeispiel im einzelnen beschrieben, sondern in gleicher Weise auch andere Halbleiterbauelemente, beispielsweise Transistoren oder Halbleiterdioden, hergestellt werden.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen mit einer Halbleiterscheibe mit mindestens je einem den zwei einander gegenüberliegenden Hauptflächen benachbarten PN-Übergang aus einer HaJbleiterplatte, bei dem die Halbleiterbauelemente in der Halbleiterplatte in einer solchen Anordnung gleichzeitig gebildet werden, daß die den Aufbau der Halbleiterbauelemente enthaltenden Halbleiterscheiben, wie Gitteröffnungen, von Gitterstegteilen der Halbleiterplatte umschlossen werden, die ein Gittermuster aus zwei senkrecht aufeinanderstellenden Reihen von Gitterstegen bilden, wobei auf den beiden Hauptflächen der Halbleiterplatte in jede Halbleiterscheibe je eine innerhalb der und längs zu den die Halbleiterscheiben umschließenden Gitterstegen umlaufende Rille eingeätzt wkC die mindestens eine PN-Übergangs-Piäche durchdringt, und bei dem die Halbleitsrplatte längs der Mittellinie der Gitterstege in eine Anzahl von Halbleiterscheiben geteilt wird, dadurch gekennzeichnet, daß von einer Halbleiterplatte (12) mit einer gegenüber der Dicke der Halbleiterscheiben (10) der fertigen Halbleiterbauelemente größeren Dicke ausgegangen wird, und daß vor der gleichzeitigen Ausbildung der Halbleiterbauelemente in der Halbleiterpiatte (12) die zwei Hauptflächen der Halbleiterplatte (12) mit je einer die Gitterstege (28) abdeckenden Ätzmaske in der Weise versehen werden, daß die Gitterstegabdekkungen der Ätzmaske auf der einen Hauptfläche mit den Gitterstegabdeckungen der Ätzmaske auf der anderen Hauptfläche ausgerichtet sind, und daß die Halbleiterplatte (12) in den Gitteröffnungen der Ätzmasken durch Ätzen auf die Dicke der Halbleiterscheiben (10) der fertigen Halbleiterbauelemente abgetragen wird, so Haß auf jeder Hauptfläche der Halbleiterplatte (12) die Halbleiterscheiben (10) umschließende Gitterstege (28) zurückbleiben, daß dann in den Halbleiterscheiben (10) gleichzeitig die Halbleiterbauelemente gebildet und dabei die mindestens eine PN-Übergangsfläche durchdringenden Rillen (26) eingeätzt werden, und daß danach die Halbleiterplatte (12) längs der Mittellinie (30) der Gitterstege (28) in Halbleiterscheiben (10) geteilt wird.
    Die Erfindung betrifft ein Verfahren /um Herstellen einer Mehrzahl von Halbleiterbauelementen mit einer Halbleiterscheibe mit mindestens je einem den zwei einander gegenüberliegenden Hauptflächen benachbarten PN-Übergang aus einer Halbleiterplatte, bei dem die Halbleiterbauelemente in der Halbleiterplatte in einer solchen Anordnung gleichzeitig gebildet werden, daß die den Aufbau der Halbleiterbauelemente enthaltenden Halbleiterscheiben, wie Gitteröffnungen, von Gitterstegteilen. deHHälbleiterpIatte umschlossen werden, die ein Gittermuster aus zwei senkrecht aufeinanderstellenden Reihen von Gitterstegen bilden, wobei auf den beiden Hauptflächen der Halbleiterplatte in jede Halbleiterscheibe je eine innerhalb der und längs zu den die Halbleiterscheiben umschließenden Gitterstegen umlaufende Rille eingeätzt wird, die mindestens eine PN-Übergangsfläche durchdringt, und bei dem die Halbleiterplatte längs der Mittellinie der Gitterstege in eine Anzahl von Halbleiterscheiben geteilt wird.
    Ein derartiges Verfahren ist aus der US-PS 36 28 107 bekannt Bei diesem bekannten Verfahren bilden die Teile der Halbleiterplatte, die zwischen je zwei benachbarten parallelen jeweils zwei benachbarte Halbleiterscheiben umgebende Rillen verbleiben, die die Halbleiterscheiben umschließenden Gitterstege. Somit
    ίο weisen bei diesem Verfahren die Gitterstege die gleiche Dicke wie die Halbleiterscheiben auf.
    Bei dieser bekannten Bildung von Gitterstegen wird zwar eine gewisse Verringerung der Neigung zur Rissebildung erzielt, jedoch ist die Vergrößerung des Ph-ttendurchmessers bei Halbleiterplatten geringer Dicke, aus denen Halbleiterbauelemente mit Halbleiterscheiben geringer Dicke hergestellt werden, wegen der Neigung, daß insbesondere beim Zerteilen dei Halbleiterplatten durch Schneiden Risse gebildet werden, nur begrenzt möglich.
    Zur mechanischen Verstärkung der Halbleiterscheiben der Halbleiterbauelemente während des Herstellungsverfahrens ist es beispielsweise aus der DE-OS 23 23 438 bekannt, auf der freien Hauptfläche einer auf der anderen Hauptfläche mit einer metallischen Elektroden- und Trägerschicht versehenen Halbleiterplatte die zweite Elektrode zur Bildung der Halbleiterbauelemente in zylinderförmigen Vertiefungen der Halbleiterplatte anzubringen, so daß um die Vertiefungen herum ein im wesentlichen ringförmiger Teil der Halbleiterpiatte belassen wird. Bei diesem bekannten Verfahren wird somit die Halbleiterplatte auf einer Hauptfläche mit einer Metallschicht versehen, die sowohl die vorgesehenen Kontakteigenschaften als auch die mechanischen Trägereigenschaften aufweist. Wegen dieser metallischen Trägerschicht treten die Schwierigkeiten der Verwendung von Halbleiterplatien mit großem Durchmesser nicht auf. Bei dem bekannten Verfahren besteht auch kein Unterschied ob die Ätzung zur Formung der Halbleiterscheibe vor oder nach der Teilung der Halbleiterplatte in Halbleiterscheiben vorgenommen wird.
    Um eine mechanisch besonders stabile Ausführung der nach dem Verfahren nach der DE-OS 23 23 438 herzustellenden Halbleiterbauelemente zu erreichen, werden nach der DE-OS 24 22 345 die lateralen Abmessungen der die Vertiefungen umgebenden ringförmigen Plattenteile vergleichsweise zu denen des Halbleiterbauelements um ein Mehrfaches größer bemessen. Bei diesem bekannten Verfahren behält zwar jede Halbleiterscheibe einen Randteil größerer Dicke gegenüber dem Zentralteil, der den aktiven Teil des Halbleiterbauelements enthält. Jedoch sind bei diesem Verfahren wegen der metallischen Trägerschicht
    « Schwierigkeiten bei der Verwendung von Halbleiterplatten mit großem Durchmesser ebenfalls nicht zu erwarten.
    Seit einiger Zeit werden nun vcstärkt Anstrengungen unternommen, bei den Verfahren zum Herstellen
    «ι einer Mehrzahl von Halbleiterbauelementen Halbleiter-, platten mit größerem Scheibendurchmesser zu verwen-·
    *~ den, um dadurch die Fertigungskosten für die Halbleiterbauelemente weiter zu senken. Eine besonders starke Senkung der Fertigungskosten infolge der Vergrößerung des Durchmessers der Halbleiterplatten würde bei Herstellungsverfahren erreicht werden, die verschiedene Arbeitsgänge langer Dauer erfordern.
    Die der Erfindung zugrundeliegende Aufgabe besteht
DE19772718781 1976-04-27 1977-04-27 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen Expired DE2718781C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51049009A JPS584815B2 (ja) 1976-04-27 1976-04-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE2718781A1 DE2718781A1 (de) 1977-11-10
DE2718781C2 true DE2718781C2 (de) 1983-08-18

Family

ID=12819146

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772718781 Expired DE2718781C2 (de) 1976-04-27 1977-04-27 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Country Status (3)

Country Link
JP (1) JPS584815B2 (de)
DE (1) DE2718781C2 (de)
SE (1) SE424787B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2422257A1 (fr) * 1977-11-28 1979-11-02 Silicium Semiconducteur Ssc Procede de sillonnage et de glassiviation et nouvelle structure de sillon
US4235645A (en) * 1978-12-15 1980-11-25 Westinghouse Electric Corp. Process for forming glass-sealed multichip semiconductor devices
JPS56131955A (en) * 1980-09-01 1981-10-15 Hitachi Ltd Semiconductor device
EP0264564B1 (de) * 1986-09-30 1992-11-11 Siemens Aktiengesellschaft Silizium-Temperatursensor
JP5930840B2 (ja) * 2012-05-22 2016-06-08 株式会社ディスコ 板状物の加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628107A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with peripheral protective junction
DE2422345A1 (de) * 1973-05-09 1975-11-20 Siemens Ag Verfahren zur herstellung einer halbleitervorrichtung
DE2323438C3 (de) * 1973-05-09 1978-12-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines Halbleiterbauelementes

Also Published As

Publication number Publication date
SE7704782L (sv) 1977-10-28
SE424787B (sv) 1982-08-09
JPS52131464A (en) 1977-11-04
DE2718781A1 (de) 1977-11-10
JPS584815B2 (ja) 1983-01-27

Similar Documents

Publication Publication Date Title
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE2523307C2 (de) Halbleiterbauelement
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2737073A1 (de) Verfahren zum herstellen einer ein- transistor-speicherzelle
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2021691A1 (de) Halbleiter-Bauelement
DE2454705A1 (de) Ladungskopplungsanordnung
DE69029936T2 (de) Diodenmatrixtrennung
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE2351943B2 (de) Integrierte MOS-Schaltung und Verfahren zu deren Herstellung
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2031082C2 (de) Planares Halbleiterbauelement
DE2340142A1 (de) Verfahren zum herstellen von halbleiteranordnungen
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE2743299A1 (de) Ladungskopplungsanordnung
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2753207C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand
DE2608813C3 (de) Niedrigsperrende Zenerdiode

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8125 Change of the main classification

Ipc: H01L 21/302

8181 Inventor (new situation)

Free format text: GAMO, HIROSHI, KAWANISHI, HYOGO, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee