DE2753207C2 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE2753207C2
DE2753207C2 DE2753207A DE2753207A DE2753207C2 DE 2753207 C2 DE2753207 C2 DE 2753207C2 DE 2753207 A DE2753207 A DE 2753207A DE 2753207 A DE2753207 A DE 2753207A DE 2753207 C2 DE2753207 C2 DE 2753207C2
Authority
DE
Germany
Prior art keywords
semiconductor
plate
thickness
reinforcing
webs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2753207A
Other languages
English (en)
Other versions
DE2753207A1 (de
Inventor
Hiroshi Gamo
Shigeru Hokuyo
Takahiko Itami Hyogo Ichimura
Takeshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14431176A external-priority patent/JPS5368567A/ja
Priority claimed from JP51144312A external-priority patent/JPS5826653B2/ja
Priority claimed from JP15107576A external-priority patent/JPS5374358A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2753207A1 publication Critical patent/DE2753207A1/de
Application granted granted Critical
Publication of DE2753207C2 publication Critical patent/DE2753207C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979—Breaking through weakened portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Thyristors (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Patentanspruchs I.
Rs ist bekannt, bei der Herstellung von Halbleiterbauelementen aus einer Halbleiterplatte viele Halbleiterscheiben zu bilden. Dadurch ergibt sich eine beträchtliche Verringerung der Herstellungskosten insbesondere bei Planar-Bauelementen, bei deren Bearbeitung viele Arbeitsschritte nötig sind, und bei Glaspassivierungs-Mesa-Bauelementen, deren an der Oberfläche einer Halbleiterscheibe freiliegende Übergänge eine Schutzabdeckung erhalten.
In der Zeichnung ist F i g. 1 eine teilweise im Schnitt dargestellte schematische Ansicht einer Halbleiterplatte 1 mit vielen Mesa-Thyristor-Bauelementen, die einen Oberflächenschutz haben, wobei in einer Haup.fläche
ίο eines n-Substrats 2 der Halbleiterplatte 1 eine p-Anodenschicht 3 ausgebildet ist und auf der entgegengesetzten Hauptfläche eine p-Basisschicht 4 und n-Kalhodenschicht 5 ausgebildet sind, die für jede von in der p-Basisschicht 4 ausgebildeten Thyristor-Scheiben £get 3nnt sind, wobei jede Scheibe eine pnpn-Struktur mit Übergängen J,, Ji und /1 hat, die zwischen den Schichten gebildet sind.
Die in der Platte 1 ausgebildeten Scheiben E sind durch Rillen 6 getrennt, die in beiden Hauptflächcn der Platte 1 ausgebildet sind. Die Rillen werden als Mesa-Riüen bezeichnet und reichen tiefer a!s die Übergänge /1 und /2, um die p-Anodenschichten 3, die p-Basisschichten 4, die n-Kathodenschichten 5 und die Übergängen Jt, h und J3 der Scheiben voneinander zu trennen. Das n-Substrat 2 als n-Basisschicht ist jedoch nicht unterteilt, um die Form der Platte 1 zu erhalten. Unter diesen Bedingungen wird h; den Rillen 6 ein Oberflächenschutzmaterial 7 aufgebracht, um die an den Rillen 6 freiliegenden Übergänge elektrisch und mechanisch zu schützen und zu stabilisieren. Das Oberflächenschuizmaterial 7 kann ein Siliziumoxid-Film, ein Siliconkautschuk und/oder eine Glasmasse sein. Zum Bilden der Thyristor-Scheiben E wird die mit dem Oberflächen schutzmaterial versehene Platte 1 längs der Rillen 6
J5 geteilt.
Bei diesem Verfahren zur Herstellung der Halbleiterscheiben kann die Obcrflächcnschutzbehandlung für viele Scheiben einer Platte gleich/eilig durchgeführt werden, wodurch die Fertigungsaust^ute höher ist und die Bearbeitungskosten für die Herstellung der Halbleiterbauelemente im Vergleich zu einem Verfahren verringert werden können, bei dem die Oberflächenschutzbchandlung der Scheiben nach einer Aufteilung der Platte in Scheiben während der Ausbildung der pn-Übergänge durchgeführt wird. Es ist sogar bei Planar-Bauelementen möglich, in einem Schritt die Diffusion und die Ausbildung der Elektroden gleichzeitig durchzuführen. Dementsprechend ist dieses Verfahren zur Herstellung der Scheiben sehr effektiv.
Um in einem Arbeitsgang mehr Scheiben zu bearbeiten und die Fertigungskosten zu senken, wird durch Vergrößern der Fläche der Halbleiterplatte die Zahl der in der Platte ausgebildeten Scheiben vergrößert. Demgemäß ist es vorteilhaft, eine größere Platte zu verwcnden. Wenn der Plattendurchmesser jedoch größer ist, kann die Platte während der Bearbeitung der Scheiben leicht zerbrechen, wodurch sich die Fertigungskosten erhöhen. Wenn eine Halbleiterplatte mit Mcsu-Rillcn versehen wird und beispielsweise Glasmasse in 50 bis
M) 70 μίτι tiefe Rillen eingebracht wird, die in einer I lalbleitcrplattc mit einem Durchmesser von 40 mm gebildet sind, ist zum Verhindern des Brechens der Platte die Verwendung einer Platte mit einer Dicke von mehr :ils 220 bis 240 μηι notwendig, da der Wärmcausdehnungs
bi kocffi/.icnl der Glasmasse höher als derjenige des .Siliziums ist, was beim Aufbringen der Glasmasse eine Spannung verursacht. Bei einer Platte mil einem Durchmesser von 50 mm ist eine Dicke von mehr als 250 bis
270 μπι erforderlich, während bei einer Platte mit einem Durchmesser von 75 mm eine Dicke von mehr als 330 bis 350 μπι erforderlich ist.
Wenn auf einer Halbleiterplatte Planar-Bauelemente auszubilden sind, ist bei einer Platte mit einem Durchmesser von 40 mm eine Dicke von mehr als 180 μπι, bei einer Platte mit einem Durchmesser von 50 mm einer Dicke von mehr als 220 μπι, bei einer Platte mit einem Durchmesser von 65 mm eine Dicke von mehr als 270 μιη und bei einer Platte mit einem Durchmesser von 75 mm eine Dicke von mehr als 300 μηι erforderlich.
Hinsichtlich der Kenndaten des Halbleiterbauelements verursacht das Vergrößern der Plattendicke bei Dioden und Transistoren für den Durchlaß von Strom in der zur Plattenoberfläche senkrechten Richtung nachleiligerweise eine Zunahme des Spannungsabfalls in Durchlaßrichtung bzw. eine Abnahme der Überstromclauer und eine beträchtliche Abnahme der Strombclastbarkeit. Dementsprechend ist von diesem Gesichtpunkt aus gesehen die Plattendicke begrenzt. Hinsichtlich anderer Kenndaten ist bei einem Thyristor mit ein^r Spannungsfestigkeit von 500 bis 600 V eine Plattendicke von 180 bis 220 μπι erforderlich. Wenn die Platitndicke mehr als 220 μπι beträgt, nimmt der Spannungsabfall in Durchlaßrichtung zu. Infolgedessen ist es schwierig, zur Herstellung von Thyristoren eine Platte mit einem Durchmesser von mehr als 50 mm zu verwenden.
Aus der US-PS 36 28 107 ist ein Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 bekannt, bei dem auf einer Halbleiterplatte nach einem Maskenverfahren die einzelnen Halbleiterscheiben durch Diffusionsstreifen voneinander gesondert werden, die die Dicke der Halbleiterplatte haben und jeweils jede Halbleiterscheibe umschließen. An diesen Diffusionsstreifen erfolgt nach der Bearbeitung der Halbleiterscheiben die Trennung der Scheiben. Dabei werden die Teiiungsabsiiindc /wischen den Scheiben um die Diffusionsstreifen größer, so daß die Ausnutzung der Plattcnflächc schlechter w'^d. Ferner ist eine Bearbeitung für Scheibenränder an allen Rändern aller Scheiben gesondert auszuführen, so daß beispielsweise die Möglichkeit entfallt, mii einer Mesa-Rille die Ränder von zwei Scheiben gleichzeitig zu bearbeiten.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß die Bauelemente aus einer größeren Halbleiterplatte unter höherem Flächennutzungsgrad herstellbar sind.
Die Aufgabe wird erfin^ungsgemäß mit den im kennzeichnenden Teil des Patentanspruchs I angeführten Maßnahmen gelöst.
Damit erhalten die in den Bereichen der Halbleiierplatlc enthaltenen Halbleiterscheiben durch die Verstärkungsstege jeweils einen Rahmen, durch den die umrandeten dünneren Scheiben gegen eine schädliche Belastung geschützt werden. Auf diese Weise ist es möglich, größere Halbleiterplatten einzusetzen, ohne daß zugleich die Scheibendicke gesteigert werden muß, um der auf der Vergrößerung der Platte beruhenden Gefahr des Brechens zu begegnen. In den einzelnen Bereichen der Platte grenzen die Scheiben direkt aneinander an. so daß die Plattenflächc sehr gut ausgenutzt wird. Ferner können die meisten Ränder der Scheiben jeweils zugleich mit einem Rand einer angrenzenden Scheibe bearbeitet werden, wodurch die Bearbeitung vereinfacht wird, und ar.iterdem eine zusätzliche Flächennutzung dann erzielbar ist, wenn für die Randbearbeitune eine bestimmte Breite erforderlich ist, von dieser jedoch nur ein Teil tatsächlich nutzbar ist. Ein Beispiel hierfür sind die eingangs genannten Mesa-Rilien. von denen bezüglich einer Halbleiterscheibe nur eine Flanke tatsächlich genutzt wird.
Das erfindungsgemäße Verfahren erlaubt es somit, Halbleiterscheiben in einer durch die Kennwerte der fertigzustellenden Bauelemente bestimmten Dicke aus Platten einer von dieser Dicke unabhängigen Größe in hoher Packungsdichte unter weitgehendem oder völligern Ausschalten von Bruchverlusten zu bearbeiten, so daß sich eine beträchtliche Verringerung der Herstellungskosten der Halbleiterbauelemente ergibt.
In einer älteren Patentanmeldung gemäß der DE-OS 27 18 781 wird ein Verfahren gemäß dem Oberbegriff des Patentanspruchs I vorgeschlagen, bei dem die Dikke einer Halbleiterplattc an Bereichen für einzelne Halbleiterscheiben auf deren Dicke verringert wird, so daß zwischen diesen Halbleiterscheiben jeweils Verbindungsstege stehenbleiben, die ein Gittermuster bilden.
Bei der Herstellung der Bauelement werden diese Halbleiterscheiben abschließend an den dazwischenliegenden Verbindungsstegen getrennt. Bei diesem älteren Verfahren ist wegen der zwischen den einzelnen Halbleiterscheiben zurückgelassene Verbindungsstege die Ausnutzt.^ der Plattenfläche herabgesetzt sowie ferner für jede Halbleiterscheibe eine gesonderte Randbearbeitung erforderlich.
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüdien angeführt Das erfindungsgemäße Verfahren wird nachstehend unter Bezugnahme auf die Zeichnung näher erläutert.
Fig. 1 ist eine teilweise im Schnitt dargestellte schematische Ansicht einer Halbleiterplatte, an deren ganzer Oberfläche Mesa-Thyris'.or-Bauelemenie ausgebildetsind.
Fi g. 2 ist üinL· Draufsicht auf eine nach dem Hcrsicllungs-Vcrfahrcn bearbeitete Halblcitcrplallte.
F i g. 3 ist eine Ansicht eines Schnitts entlang der; inic lll-IIIinFig.2.
F i g. 4 bis 8 sind jeweils teilweise im Schnitt dargestellte schematische Ansichten von nach dem Herstellungsverfahren bearbeiteten Halbleiterplatten.
F i g. 9(A), (B) und (C) sind Schnittansichten. die Arbeitsschritte bei der Bearbeitung der Ha.lbleiterplatte nach F i g. 8 veranschaulichen.
F i g. 10 und 11 sind jeweils Draufsichten auf weitere Ausführungsbeispiele von Mustern aus Halbleiterscheiben gebildeter Bereiche und Verstärkungsstegen auf einer Halbleiterplatte.
Fig. 12 ist eine Draufsicht auf eine Halbleiterplatte mit Justierzeichen zum Ausrichten einer Maske.
Nach F i g. 2 ist eine Halbleiterplatte 1 vier aus Halblei '.erst-iitiben gebildete Bereiche Au A2, As und Ai, sowie Verstärkungsstege B. die zwischen den Bereichen A\ bis Aa sowie an deren Umfang ausgebildet sind.
In den Verstärkungsstegen Bsind keine Mesa-Rillen6 und keine Scheiben gebildet, wodurch die Verstärkungsstege B im Vergleich zu den Bereichen A\ bis At eine höhere mechanische Festigkeit haben und die
bo Halbleitcrplatte 1 durch die Verstärkungsstege B verstärkt wird. In jedem der Bereiche A\ bis At sind mehrere Halbleiterscheiben E ausgebildet. Die Verfahrensschritte zur Bearbeitung df ^ Scheiben in den Bereichen A\ bis Ai sind die gle;^hen wie bei den in F i g. 1 gezeig-
<)5 ten Scheiben, so daß die Beschreibung der Verfahrensschritte weggelassen wird.
Wenn eine Silizium-Platte J mit einem Durchmesser von 65 mm und einer Dicke von 250 μίτι verwendet wird.
Mesa-Rillen 6 mit einer Tiefe von 70 bis 80 μπι so ausgebildet werden, daß Scheiben E mit einer Länge von 3,6 mm und einer Breite von 3,6 mm gebildet werden, und in die Mesa-Rillen eine Glasmasse 7 mit einer maximalen Dicke von 45 μπι eingebracht wird, ergeben sich gemäß Versuchen folgende Prozentsätze von durch Bruch der Platten verursachten Verlusten:
A) Die aus den Scheiben gebildeten Bereiche A\ bis At sind bis zu dem Umfang der Platte 1 erweitert, während zwischen den Bereichen die Verstärkungsstege B in Kreuzform stehenbleiben. Die Vcrlustprozcntsätzc in Abhängigkeit von einer Breite W der Verstärkungsstege Bsine! Tollende:
Verluste
Ο W = 0 (keine 100%
Verstärkungsstege) 50-60%
2) W = 1 mm 20-30%
3) W = 3 mm weniger als 5%
4) W = 4 mm 0%
5) W = 5 mm
1) W = 1 mm
2) W = 3 mm
3) W = 4 mm
B) Der Verstärkungssteg B wird auch an dem Plattenumfang ausgebildet. Die Verlustprozentsätze in Abhängigkeit von der Breite W des Verstärkungsstegs ösind folgende:
Verluste
25-50%
weniger als 10% 0%
Aus den Ergebnissen ist ersichtlich, daß die Verstärkungsstege B insbesondere dann, wenn sie sowohl am Umfang .ils auch zwischen den Bereichen ausgebildet sind, selbst bei geringer Breite Wschr wirkungsvoll sind.
Durch Vergrößern der Vcrstärkungssiegi: S wiru uäS Brechen der Scheibe und damit der Vcrlustprozentsatz verringert. Dadurch wird jedoch die Fläche der aus den Scheiben gebildeten Bereiche A\ bis Ai verkleinert, so daß der Ertrag an Scheiben E verringert wird. Dementsprechend ist die Größe der Verstärkungsstege B begrenzt.
Wenn für eine Breite W von 3.5 mm und das Ausbilden der Verstärkungsstege B sowohl am Umfang als auch zwischen den Scheiben-Bereichen der Platte 1 bei einem Platten-Durchmesser von 50 mm der Ertrag an Scheiben E als 100 angesetzt wird, waren bei Plattendurchmessern von 65 mm und 75 mm die Erträge 139 bzw. 191. Durch Verwenden einer größeren Platte können somit die Verfahrenskosten und die Gesamtkosten je Halbleiterscheibe gesenkt werden.
Bei den Versuchen hatten die aus den Scheiben gebildeten Bereiche Ax bis A* und die Verstärkungsstege B die gleiche Dicke. Nach dem Herstellungsverfahren wird die Verstärkungswirkung durch das Vergrößern der Dicke der Verstärkungsstege B gesteigert
Die F i g. 4 zeigt ein Ausführungsbeispiel der bei dem Herstellungsverfahren verwendeten Ha'.bleiterplatte in einer der Fig.3 entsprechenden Ansicht Nach Fig.4 ist die Dicke der Verstärkungsstege B der Platte 1 größer als die Dicke der aus den Scheiben gebildeten Bereiche A\ bis A± Bei dem Beispiel nach F i g. 3 wurde eine Platte 1 mit einer Dicke von 250 μπι verwendet. Bei dem Ausführungsbeispiei nach F i g. 4 wird jedoch eine Platte mit einer Dicke von 410 bis 450 μΐη verwendet, wobei die aus den Scheiben gebildeten Bereiche A\ bis Aa chemisch in eine Tiefe von 80 bis 100 μπι abgeätzt werden.
Daher wird für die Verstärkungsstege eine Dicke von 410 bis 450 p.m aufrechterhalten, während die Dicke an den Bereichen A\ bis At, wie bei dem vorgehend beschriebenen Beispiel 250 μπι beträgt. Die Arbeitsschritte zum Bilden der Scheiben finden Bereichen A\ bis At sind die gleichen wie bei dem vorangehend beschriebenen Beispiel.
Durch das Vergrößern der Dicke der Verstärkungsstege B kann selbst bei kleiner Fläche der Vcrstärkungs- Stege B an der Oberfläche der Platte 1, nämlich bei geringer Breite W die Verstärkungswirkung beibehalten werden. Dementsprechend kann der Ertrag an Scheiben /:'gesteigert werden, um damit die Kosten für die Scheiben E v.u senken.
ι -) Bei dem Ausführungsbeispiel nach F i g. 4 ist die Dikke der Verstärkungsstege B an beiden Hauptflächen der Platte 1 größer. Die Dicke der Vcrslärkungsstegc B kann jedoch auch auf nur einer Hauptflächc größer sein. In diesem Fall kann für das Bilden der Scheiben /:dic Hauptfläche unter Berücksichtigung des Einsatzes einer Photo-Maske gewählt werden. Eine unter dieser Berücksichtigung bearbeitete Halbleiterplatte ist in der Fig. 5 gezeigt.
In diesem Fall werden durch Diffusion in beiden Hauptflächen eines n-Substrats 2 p-Schichten 3 und 4 gebilde! und in der Oberfläche der p-Schicht 4 n-Schichten 5 ausgebildet, die den Thyristor-Halbleiterscheiben entsprechen. Dann wird in der äußeren n-Schicht 5 jeweils ein Kontaktloch ausgebildet, um an diesem die p-Schicht 4 freizulegen.
In diesem Fall weiden zwischen den aus den Halbleiterscheiben gebildeten Bereiche Ai und A2 und am Plattcnumfang Vcrstärkungsstcge B gebildet, die eine größere Dicke haben.
r> In diesem Fall sind genaue Maße für die äußeren n-Schichten 5 und die Koniaktlöchcr vorgegeben, für
Suiidüug nöCn
deren AüSuiidüug
ucro Pnöi
ren eine Muster-Maske hergestellt wird. Für die Anwendung des Photoabdecklack-Verfahrcns ist es nachteilig, wenn die Oberfläche Unebenheiten hat. Wenn die Oberfläche Unebenheiten hat, ist es schwierig, einen Negativ-Film zum Belichten des Musters auf den Photoabdecklack an der Plattenoberfläche eng anliegend aufzubringen, so daß es schwierig ist, die Muster-Form zu erhalten. Demgemäß werden zur Ausbildung der Verstärkungsstege B mit einer Dicke, die größer als diejenige der Bereiche A\ bis Α* ist, die Bereiche durch Ätzen nur einer Platten-Hauptfläche gebildet, ohne daß eine Unebenheit auf der entgegengesetzten Hauptflächc hervorgerufen wird.
Dieses Herstellungsverfahren kann gleichermaßen wie zur Herstellung von Thyristoren auch zur Herstellung von Transistoren mit kompliziertem Aufbau angewandt werden.
Die F i g. 6 ist eine teilweise im Schnitt dargestellte Ansicht eines Ausführungsbeispiels mit nach dem Herstellungsverfahren bearbeiteten Dioden.
In der Halbleiterplatte 1 sind vier aus Scheibe gebildete Bereiche /4| bis A* ausgebildet und zwischen den Bereichen sowie an deren Umfang sind Verstärkungsstege B ausgebildet Die Dicke der Halbleiterplatte 1 ist zu deren Verstärkung an den Verstärkungsstegen B größer als an den Bereichen Ai bis Ai. In jedem der Bereiche A\ bis /W ist eine Vielzahl von Halbleiterscheibe bcn £ ausgebildet Die Mersieüüng der Haibieitcrschciben E und der Halbleiterbauelemente unter Verwendung der Halbleiterscheiben erfolgt folgendermaßen:
An einer Hauptfläche des n-Substrats 2 der Halblei-
lcrplnlie I wird cine p-Schichl 3 ausgebildet, während iin der entgegengesetzten Mauplfliiche durch Diffusion cine nicdcrohniigc r ' -Schicht 8 ausgebildet wird. Dann werden an beiden Hauptflächcn der Halblciicrplattc I. nämlich an den Oberflächen der p-Schicht 3 und der -> niederohmigcn ηf-Schicht 8 in ohmschem Kontakt nicht g«veigte Elektroden ausgebildet. Die Elektroden werden üblicherweise durch Beschichten mit Nickel und weiteres Beschichten mit Gold gebildet. Die Halbleiterplatte 1 wird längs Linien / und m nach F i g. 6 in Schei- bcn /:'i. £2... En zerschnitten.
Zur Herstellung des Halbleiterbauelements wird die I labllciterscheibe an einem Träger befestigt, wonach Mlektroden-Anschlufjleitungen befestigt werden, die Oberfläche gereinigt wird und mit einem Oberflächenschutzmaterial bedeckt wird, und die Scheibe mit einer Kapsel dicht abgeschlossen wird.
In ilii'sfii) !"all wird eine llalbleiterplalte 1 mil einer Dicke von },)() μιη und einem Durchmesser von 75 mm verwendet, in tier die Bereiche A\ bis A* durch gezieltes Ät/eii in einer Tiefe von 80 bis 100 μηι gebildet werden. Die Breite W der nicht geätzten Verstärkungssicge B /wischen den Bereichen A\ bis A4 wird ähnlich den Seiten einer Scheibe E auf ungefähr 3,6 mm gewählt, während die kleinste Breite der Verstärkungsstege am Umfang 3.b mm beträgt. In der sich ergebenden Halbleiterplatte 1 haben die Bereiche A\ bis A4 eine zum Ausbilden der Scheiben geeignete Dicke von 230 bis 250 μπι und werden durch die Verstärkungsstege B mit der Dikkc von 130 μπι verstärkt. Dadurch wird das Brechen der Scheibe während der nachfolgenden Schritte verhindert, obzwar sie einen Durchmesser von 75 mm hat.
Bei dem Ausführungsbeispiel beträgt der Prozentsatz der durch das Brechen der Platte während der Bearbeitung verursachten Verluste nur ungefähr 5%, was dem- J5 jenigen bei einer ebenen Platte mit einem Durchmesser von 50 mm und einer Dicke von 240 bis 260 μm entspricht.
Die I' i g. 7 zeigt ein weiteres Ausführungsbeispicl einer zur Herstellung von Dioden geeigneten Halbleiterplatte in einer der F i g. 3 entsprechenden Ansicht.
Bei diesem Ausführungsbeispicl wird der Prozentsat/ der durch das Brechen der Scheibe verursachten Verluste bzw. Materialschäden usw. verbessert. Die aus den Scheiben gebildeten Bereiche At bis At, der Halbleiterplatte 1 werden durch chemisches Ätzen auf eine Tiefe von 80 bis 100 μπι gebildet. Während bei dem Ausführungsbeispiel nach Fig. 6 eine Halbleiterplatte mit einer Dicke von 330 μιη verwendet wird, wird bei diesem Ausführungsbeispiel eine Platte mit einer Dicke von 410 bis 430 μηι verwendet. Entsprechend der Plattendicke ist die Dicke der Verstärkungsstege B größer, wodurch das Brechen der Platte verstärkt verhindert wird und der Prozentsatz von Verlusten im wesentlichen auf 0 herabgesetzt wird.
Der Prozentsatz der durch das Brechen der Platte verursachten Verluste steht im Zusammenhang mit der Dicke der Verstärkungsstege B. Durch Vergrößern der Breite Wder Verstärkungsstege ßkann der Prozentsatz an Verlusten verringert werden. Wenn die Breite W eo groß ist, ist die Zahl der aus einer Platte erhaltenen Halbleiterscheiben klein, so daß der Vorteil der Benutzung einer größeren Platte 1 verringert ist. Nach diesen Gesichtspunkten wird die Breite W der Verstärkungssiege B bestimmt
Bei den Ausführungsbeispielen gemäß den F i g. 6 und 7 erhält man aus einer Platte ungefähr 220 Halbleiterscheiben. Bei den herkömmlichen Verfahren könnte man aus einer Platte mil einem Durchmesser von 50 mm nur 120 I hilbleiterscheiben erhalten. Daher ist durch das Herabsetzen der Herstellungsko· u n und auch der (iesamtkosten das Vergrößern der Anzahl der bei einem Durchgang erzielten Scheiben sehr vorteilhaft. Bei den genannten Ausführungsbeispielen wird eine Platte mit hoher Festigkeit durch chemisches Ätzen der aus den Scheiben gebildeten Bereiche aus der dickeren Platte erhalten. Es ist aber auch möglich, das Brechen der Halbleiterplatte mit einem großen Durchmesser dadurch zu verhindern, daß in den aus den Halbleiterscheiben gebildeten Bereichen der Halbleiterplatte pn-Übergänge gebildet werden, danach die Dicke der Verstärkungsstege durch Bilden einer Legierung oder durch epitaxiales Aufwachsen eines Metalls oder Halbleiters mit dem gleichen Wärmeausdehnungskoeffizienten wie das Plattensubstrat vergrößert wird und dann die Mesa-Rillen gebildet weiden und ein Obcrfliiehenschiilzmalerial aufgeschichtet wird.
Die Γ i g. 8 ist eine teilweise im Schnitt dargestellte schematisehe Ansicht eines Ausführungsbeispicls einer nach diesem Herstellungsverfahren bearbeiteten Halbleiterplatte. Bei diesem Ausführungsbeispiel hat die Platte 1 an den aus den Halbleiterscheiben gebildeten Bereichen A\ bis At und an den Verstärkungsstegtn B die gleiche Dicke, während an den Verstärkungsstegen B gezielt eine verstärkende Siliziumschicht 9 gebildet wird, wodurch die Dicke der Verstärkungsstege B größer als diejenige der Bereiche A\ bis Aa wird.
Die Halbleiterplatte 1 kann folgendermaßen bearbeitet werden: Gemäß der Darstellung in F i g. 9(A) werden in den aus den Halbleiterscheiben gebildeten Bereichen der 240 bis 250 μίτι dicken Siliziumscheibe eine p-Anodenschicht 3, eine p-Basisschicht 4 und eine n-Kathodenschicht 5 ausgebildet. Gemäß der Darstellung in Fig.9(B) wird zur Herstellung einer verstärkten Siliziumpiatie iöö eine verstärkende Siü/iumschichi 9 mit einer Dicke von ungefähr 300 μηι unter Legieren mit Aluminium als Lötmitlei ausgebildet. Gemäß der Darstellung in F i g. 9(C) werden in der Siliziumplatlc 100 an vorbestimmten Stellen Mesa-Rillen 6 ausgebildet, deren Oberflächen mit einem Obcrflächensehutzmaterial in Form einer Glasmasse 7 bedeckt werden. Die sich ergebende verstärkte Siliziumplattc 100 hat eine höhere Bruchfestigkeit, wodurch nach dem Ausbilden der Mesa-Rillen der Prozentsatz gebrochener Platten kleiner als 5°/b ist.
Bei diesem Ausführungsbeispiel ist es hinsichtlich des gleichen Wärmeausdehnungskoeffizienten vorteilhaft, als das das Halbleitersubstrat vertärkende Material das glekhe Halbleitermaterial zu benutzen. Es kann jedoch auch ein anderes Material mit dem gleichen Wärmeausdehnungskoeffizienten wie beispielsweise Molybdän verwendet werden. Der Halbleiter-Einkristall ist gewöhnlich längs der Richtungen der kristallographischen Achsen spaltbar, was zu einem leichten Brechen führt Wenn als verstärkendes Material das gleiche Halbleiter-Material verwendet wird, kann das Spalten der Platte dadurch verhindert werden, daß die kristallographischen Achsen gegeneinander versetzt werden. Die gleiche Wirkung wird dadurch erzielt daß anstelle des einkristallinen Halbleiter-Materials polykristallines Halbleiter-Material verwendet wird, da dieses keine Spaltungseigenschaften hat
Es ist auch möglich, an den bestimmten Teilen als verstärkendes Material einkristaliines oder polykristallines Material epitaxial aufwachsen zu lassen oder ein Halbleitermaterial mit einem Oxidfilm zu verbinden, der
durch Oxidieren des Halbleitcrmatcrials in einer oxidierenden Atmosphäre gebildet wird. In letzterem Fall ist es vorteilhaft, die Oberflächen des verstärkenden Materials und des Halbleitersubstrats zu Hochglanzflächen zu gestalten.
Bei diesen Ausführungsbeispielen wurden das in F i g. 2 gezeigte Muster der Verstärkungsstege am Umfang und an der·, mit dem Umfang verbundenen Teil in der Form des sicii in der Mitte schneidenden Kreuzes betrachtet. Das Muster kann jedoch beliebig abgeändert werden.
Die Fig. 10 ist eine Draufsicht auf ein weiteres Ausführungsbeispiel des Musters aus den von den Halbleiterscheiben gebildeten Bereichen und den Verstärkungsstegen auf der nach dem Herstellungsverfahren bearbeiteten Halbleiterplatte. Nach Fig. 10 haben die Bereiche A\ und Ai sowie die Bereiche Ai und A* jeweils die gleiche Form, wobei der Bereich A\ größer als der Bereich A^ ist. Die Verstärkungsstege B sind an dem Umfang und /wischen den Bereichen A\ bis At ausgebildet.
Nach Fig. 11 sind aus Halbleiterscheiben gebildete Bereiche A, bis A·, ausgebildet, wobei die Bereiche A\ und At sowie die Bereiche As und /U jeweils die gleiche Form haben und der Bereich A\ größer als der Bereich At ist, während der Bereich A* größer als der Bereich Ai ist. Die Verstärkungsstege ßsind gleichfalls an dem Umfang und zwischen den Bereichen A ι bis A$ ausgebildet.
Bei den Ausführungsbeispielen gemäß den Fig. 10 und 11 ist die Form der aus den Halbleiterscheiben gebildeten Bereiche zusammen mit der Anordnung der Halbleiterscheiben für die Steigerung der Ausbeute an Halbleiterscheiben vorteilhaft.
Für die Bearbeitung von Halbleiterscheiben wurden früher in Abschnitten für die Scheiben Justierzeichen zum Ausrichten einer Maske bei dem Photoabdecklack-Verfahren ausgebildet, wobei auf einer Platte mehr als vier Justierzeichen so gebildet wurden, daß die Maske selbst dann ausgerichtet werden konnte, wenn die Platte während der Bearbeitung zerbrochen ist. Dadurch wurde zwar der Ertrag an Scheiben herabgesetzt, jedoch war dies im Hinblick auf d3s Ausrichten der Maske und das Sparen im Falle des Brechens der Platte unerläßlich. Wenn jedoch gemäß dem Herstellungsverfahren Vcrslärkungsstcge gebildet werden, können an diesen viele justicrzciehcn ausgebildet werden, ohne den Ertrag an Halbleiterscheiben zu beeinträchtigen. Die Fig. 12 ist eine Draufsicht auf ein Ausführungsbeispiel, bei dem das Muster nach F i g. 2 angewandt ist.
Die Verstärkungsstege ßsind an dem Umfang und an den mit dem Umfang verbundenen und sich in der Mitte kreuzenden Teilen ausgebildet Auf den Verstärkungsstegen B sind neun Justierzeichen 10 ausgebildet, mit denen die Ausrichtung der Maske erreicht wird. Selbst wenn die Platte 1 zerbrochen ist, verbleibt an jedem Bruchstück ein Justierzeichen 10. Mit dem verbliebenen Justierzeichen 10 kann die Ausrichtung der Maske erreicht werden. Dadurch können beim Zerbrechen der Platte einige Halbleiterscheiben gerettet werden. In den aus den Halbleiterscheiben gebildeten Bereichen Ai bis Aa ist kein lustierzeichen 10 ausgebildet, so daß die Zeichen den Ertrag an Halbleiterscheiben nicht beeinflussen. Die Juslier/.cichcn 10 werden in den Verstärkungsstcgcn R so ausgebildet, daß sie die Verstärkungswirkiiiig nicht durch ein Aufteilen der Verstärkungsstebe B verhindern.
Gemäß der vorstehenden Beschreibung werden bei dem Verfahren zum Herstellen der Halbleiterbauelemente auf einer Halbleiterplatte Bereiche mit mehreren Halbleiterscheibe.-· und Verstärkungsstcge gebildet. Die Verstärkungsstege B verhindern ohne ein Vergrößern der Dicke der Halbleiterscheiben ein Brechen der Plaite, wodurch eine Platte mit großem Durchmesser verwendet werden kann, aus der ohne wesentliche Verluste viele Halbleiterscheiben mit geeigneten Kenndaten gewonnen werden. Dabei nimmt die Anzahl der aus einer Halbleiterplatte erhaltenen Halbleiterscheiben beträchtlich zu, so daß die Herstellungskosten verringert werden. Das Herstellungsverfahren ist nicht nur zur Herstellung von Thyristoren und Dioden, sondern auch zur Herstellung anderer Halbleiterbauelemente wie Triacs oder Transistoren anwendbar.
Hierzu 6 Blatt Zeichnungen

Claims (11)

Patentansprüche:
1. Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen mit einer Halbleiterscheibe aus einer Halbleiterplatte, bei dem in der Halbleiterplatte eine Anzahl von Halbleiterscheiben vorgebildet und die Halbleiterplatte längs den Rändern der Halbleiterscheiben in Halbleiterscheiben geteilt wird, dadurch gekennzeichnet, daß am Umfang der Halbleiterplatte (1) und zwischen Bereichen (A, bis Aa) der Halbleiterplatte, die jeweils mehrere Halbleiterscheiben (E) enthalten, Verstärkungsstege (B) mit einer Dicke gebildet werden, die größer ist als die in den die Halbleiterscheiben enthaltenden Bereichen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf wenigstens einer der beiden Hauplflädien der Halbleiterplatte (1) Rillen (6) angebracht weiden, die die Halbleiterscheiben (E) mesafönnig begrenzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verstärkungsstege (B) sich nur auf einer der beiden Hauptflächen der Halbleiterplatte (1) über die Oberfläche der Halbleiterplatte erheben.
4. Verfahren nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Verstärkungsstege (B) sich auf beiden Hauptflächen der Halbleiterplatte (1) über die Oberfläche der Halbleiterplatte erheben.
5. Verfahre·? nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die größere Dicke der Verstärkungsstege (B) durch Abtragen der die Halbleiterscheiben (E) enthaltenden Bereiche (A\ bis At) durch Ätzen gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die größere Dicke der Verstärkungsstege (B) durch Auftragen eines Materials auf die Verstärkungsstegbereichc der Halbleiterplattc (1) gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Verstärkungsmaterial das gleiche Halbleitermaterial, aus dem die Halbleiterplatte (1) besteht, einkristallin aufgebracht wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Verstärkungsmaterial ein Halbleitermaterial polykristallin aufgebracht wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Verstärkungsmaterial auf den Verstärkungsstegbereichen der Halbleiterplatte (1) aufgelötet wird.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Verstärkungsmaterial durch epitaktisches Aufwachsen aufgebracht wird.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß an den Verstärkungsstegen (B) justierzeichen (10) zum Ausrichten von Photolackmasken gebildet werden.
DE2753207A 1976-11-30 1977-11-29 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE2753207C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14431176A JPS5368567A (en) 1976-11-30 1976-11-30 Production of semiconductor device
JP51144312A JPS5826653B2 (ja) 1976-11-30 1976-11-30 半導体装置の製造方法
JP15107576A JPS5374358A (en) 1976-12-15 1976-12-15 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE2753207A1 DE2753207A1 (de) 1978-06-01
DE2753207C2 true DE2753207C2 (de) 1989-10-12

Family

ID=27318800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2753207A Expired DE2753207C2 (de) 1976-11-30 1977-11-29 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (4)

Country Link
US (1) US4304043A (de)
DE (1) DE2753207C2 (de)
GB (1) GB1559717A (de)
NL (1) NL177866C (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2082836A (en) * 1980-08-20 1982-03-10 Philips Electronic Associated Corrugated semiconductor devices
JPS63124486A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体レ−ザの製造方法
FR2609212B1 (fr) * 1986-12-29 1989-10-20 Thomson Semiconducteurs Procede de decoupe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif decoupe par ce procede
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JP2003510811A (ja) * 1999-09-22 2003-03-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置の製造方法
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法
WO2017217108A1 (ja) * 2016-06-13 2017-12-21 バンドー化学株式会社 研磨材
CN109307981B (zh) * 2017-07-26 2022-03-22 天津环鑫科技发展有限公司 一种gpp生产的光刻版工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1221363B (de) * 1964-04-25 1966-07-21 Telefunken Patent Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
US3513022A (en) * 1967-04-26 1970-05-19 Rca Corp Method of fabricating semiconductor devices
US3628107A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with peripheral protective junction
US3716429A (en) * 1970-06-18 1973-02-13 Rca Corp Method of making semiconductor devices
DE2115305C2 (de) * 1971-03-30 1982-09-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Solarzelle aus einem Halbleiterkörper
US3783044A (en) * 1971-04-09 1974-01-01 Motorola Inc Photoresist keys and depth indicator
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3941625A (en) * 1973-10-11 1976-03-02 General Electric Company Glass passivated gold diffused SCR pellet and method for making
US3928094A (en) * 1975-01-16 1975-12-23 Fairchild Camera Instr Co Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern
US3968563A (en) * 1975-03-27 1976-07-13 E. I. Du Pont De Nemours And Company Precision registration system for leads
JPS5258379A (en) * 1975-11-08 1977-05-13 Toshiba Corp Production of semiconductor element

Also Published As

Publication number Publication date
NL177866C (nl) 1985-12-02
NL177866B (nl) 1985-07-01
NL7713114A (nl) 1978-06-01
GB1559717A (en) 1980-01-23
US4304043A (en) 1981-12-08
DE2753207A1 (de) 1978-06-01

Similar Documents

Publication Publication Date Title
DE3131727C2 (de)
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE4324481C2 (de) Transistor-Halbleitervorrichtung und Herstellungsverfahren
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE2718773C2 (de) Halbleitervorrichtung
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2610828C2 (de) Thyristor mit passivierter Oberfläche
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2753207C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
DE3509441C2 (de) Halbleiterlaser-Chip
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE19616605A1 (de) Schottkydiodenanordnung und Verfahren zur Herstellung
DE69029936T2 (de) Diodenmatrixtrennung
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE2031082C2 (de) Planares Halbleiterbauelement
DE2147447C3 (de) Halbleiterbauelement
DE69621107T2 (de) Verbesserungen in oder in Bezug auf Halbleiterchiptrennung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE69012078T2 (de) Methode zur Herstellung eines Schottkydioden-Bauelements.
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee