JPS5826653B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5826653B2 JPS5826653B2 JP51144312A JP14431276A JPS5826653B2 JP S5826653 B2 JPS5826653 B2 JP S5826653B2 JP 51144312 A JP51144312 A JP 51144312A JP 14431276 A JP14431276 A JP 14431276A JP S5826653 B2 JPS5826653 B2 JP S5826653B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- pellets
- region
- pellet forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、特に一枚の半
導体ウェハーから複数個の半導体ペレットを製造する方
法の改良に関するものである。
導体ウェハーから複数個の半導体ペレットを製造する方
法の改良に関するものである。
半導体装置を構成する半導体素子の製造に当って、一枚
の半導体ウェハー内に上記半導体素子である半導体ペレ
ットを数多く同時に形成する方法は従来広く行なわれて
いる。
の半導体ウェハー内に上記半導体素子である半導体ペレ
ットを数多く同時に形成する方法は従来広く行なわれて
いる。
殊に、ウェハ一段階での工程の多いプレーナ形素子や、
ウェハーのまま接合露出面の保護を完了する例えばガラ
スパッシベーションメサ形素子ではこの方法は製造コス
トの低減に大きな効果がある。
ウェハーのまま接合露出面の保護を完了する例えばガラ
スパッシベーションメサ形素子ではこの方法は製造コス
トの低減に大きな効果がある。
第1図は表面保護を完了した、メサ形サイリスタ素子を
数多く全面に形成した半導体ウェハーの構造を示す一部
破断斜視図で、半導体ウェハー1のn形基体2の一方の
面にp形アノード層3、他方の面にp形ベース層4を形
成し、更に、このp形ベース層4内に各サイリスタ素子
ペレットE毎に独立したn形カソード層5を形成する。
数多く全面に形成した半導体ウェハーの構造を示す一部
破断斜視図で、半導体ウェハー1のn形基体2の一方の
面にp形アノード層3、他方の面にp形ベース層4を形
成し、更に、このp形ベース層4内に各サイリスタ素子
ペレットE毎に独立したn形カソード層5を形成する。
このようにして、各ペレットEはpn、pn構造となり
、各層間にそれぞれ接合J1.J2およびJ3が形成さ
れる。
、各層間にそれぞれ接合J1.J2およびJ3が形成さ
れる。
半導体ウェハー1内に形成された各ペレットEは、それ
らの間を通ってウェハー1の両面に掘られた溝6によっ
て互いに分離される。
らの間を通ってウェハー1の両面に掘られた溝6によっ
て互いに分離される。
この溝6はメサ溝と称し、接合J1.J2よりも深く堀
られ、p形アノード層3、p形ベース層4およびn形カ
ソード層5、並びに接合J1.J2およびJ3を各ペレ
ット毎に分離する。
られ、p形アノード層3、p形ベース層4およびn形カ
ソード層5、並びに接合J1.J2およびJ3を各ペレ
ット毎に分離する。
しかし、n形ベース層を構成するn形基体2は貫通する
ことなく、ウェハー1はその形態を保っている。
ことなく、ウェハー1はその形態を保っている。
この状態で、メサ溝6には表面保護材7が施され、メサ
溝6内に露出した接合を電気的、機械的に保護、安定化
する。
溝6内に露出した接合を電気的、機械的に保護、安定化
する。
この表面保護材7としてはシリコン酸化膜、シリコンゴ
ムもしくは低融点ガラス等が用いられる。
ムもしくは低融点ガラス等が用いられる。
しかる後に、半導体ウェハー1はメサ溝6に沿って分割
され、個々のサイリスタペレットEが完成する。
され、個々のサイリスタペレットEが完成する。
このペレット作成法によれば、pn接合形成段階で各ペ
レットに分割分離して、個々のペレットに表面処理を施
す方法に比して、ウェハーの状態のま\で多数のペレッ
トに対して同時に表面処理を行なうことができるので、
作業効率が高く、半導体素子の製造原価を大幅に低減す
ることができる。
レットに分割分離して、個々のペレットに表面処理を施
す方法に比して、ウェハーの状態のま\で多数のペレッ
トに対して同時に表面処理を行なうことができるので、
作業効率が高く、半導体素子の製造原価を大幅に低減す
ることができる。
ところで、半導体ウェハー面積を増大することによって
一枚のウェハー中に形成されるペレットの数が増加し、
一度の処理で、より多くのペレットを処理でき、製造コ
ストが更に低下できるので、より大きいウェハーを用い
る傾向がある。
一枚のウェハー中に形成されるペレットの数が増加し、
一度の処理で、より多くのペレットを処理でき、製造コ
ストが更に低下できるので、より大きいウェハーを用い
る傾向がある。
しかし、ウェハーの径が大きくなると、ペレット形成過
程でウェハーが破損し易く、かえって製造コストの上昇
を招くことすらある。
程でウェハーが破損し易く、かえって製造コストの上昇
を招くことすらある。
こ\で述べるメサ溝を有する半導体ウェハーを扱う場合
には、例えば、直径40關のウェハーを用いて50〜7
0μのメサ溝を形成し、このメサ溝に低融点ガラスを施
した場合、ウェハー破損を防ぐためには経験的に220
〜240μ程度以上のウェハー厚さを必要とする。
には、例えば、直径40關のウェハーを用いて50〜7
0μのメサ溝を形成し、このメサ溝に低融点ガラスを施
した場合、ウェハー破損を防ぐためには経験的に220
〜240μ程度以上のウェハー厚さを必要とする。
直径50m7Lのウェハーでは250〜270μ、直径
75mmのウェハーでは330〜350μの厚さが必要
である。
75mmのウェハーでは330〜350μの厚さが必要
である。
ところで、出来上った半導体素子の特性の面から考える
と、ダイオードもしくはサイリスタのようにウェハー面
に垂直な方向に電流を流す構造の素子では、ウェハーの
厚さの増大は通電時の順方向電圧降下の増加や、過電流
耐量の低下を生じ、実質的電流容量の低下を招くなど好
ましくない結果を生む。
と、ダイオードもしくはサイリスタのようにウェハー面
に垂直な方向に電流を流す構造の素子では、ウェハーの
厚さの増大は通電時の順方向電圧降下の増加や、過電流
耐量の低下を生じ、実質的電流容量の低下を招くなど好
ましくない結果を生む。
従って、ウェハーの厚さにはこの面から制約を受ける。
更に、他の特性面から検討すると、例えば耐圧が500
〜600Vのサイリスタでは好適なウェハー厚さは18
0〜220μを必要とするが、220μを超えると、や
はり前述の順方向電圧降下が増大して好ましくない。
〜600Vのサイリスタでは好適なウェハー厚さは18
0〜220μを必要とするが、220μを超えると、や
はり前述の順方向電圧降下が増大して好ましくない。
この点から、このサイリスタの製造用のウェハーの直径
を50mm以上にはできなかった。
を50mm以上にはできなかった。
この発明は以上のような点に鑑みてなされたもので、出
来上る半導体素子の厚さを厚くすることなく半導体ウェ
ハーの直径を大きくして、一枚のウェハーから特性のよ
い半導体素子用ペレットを数多く、しかも歩留りよく製
造する方法を提供せんとするものである。
来上る半導体素子の厚さを厚くすることなく半導体ウェ
ハーの直径を大きくして、一枚のウェハーから特性のよ
い半導体素子用ペレットを数多く、しかも歩留りよく製
造する方法を提供せんとするものである。
すなわち、この発明の方法では従来のように一枚の半導
体ウェハーの中に一様に、全面に亘って半導体ペレット
を作り込むのではなくて、ウェハー内のペレット形成領
域を複数個に分割し、各ペレット形成領域の間にメサ溝
を設けない補強領域を設け、この補強領域の配置パター
ンを適当にすることによってウェハーの大直径化を可能
とする。
体ウェハーの中に一様に、全面に亘って半導体ペレット
を作り込むのではなくて、ウェハー内のペレット形成領
域を複数個に分割し、各ペレット形成領域の間にメサ溝
を設けない補強領域を設け、この補強領域の配置パター
ンを適当にすることによってウェハーの大直径化を可能
とする。
第2図はこの発明への第1歩の半導体ウェハーの一例を
示す平面図、第3図は第2図の■−■線で切断した一方
の片の斜視部分図である。
示す平面図、第3図は第2図の■−■線で切断した一方
の片の斜視部分図である。
図示のように、半導体ウェハー1は4つのペレット形成
領域A1.A2.A3およびA4が設けられ、これらの
外周および各ペレット形成領域の間には補強領域Bが設
けられる。
領域A1.A2.A3およびA4が設けられ、これらの
外周および各ペレット形成領域の間には補強領域Bが設
けられる。
補強領域Bにはペレットを形成せず、従ってメサ溝6を
堀らないので、ペレット形成領域A1〜A4に比して機
械的強度は大きく、半導体ウェハー1の補強の役割を果
す。
堀らないので、ペレット形成領域A1〜A4に比して機
械的強度は大きく、半導体ウェハー1の補強の役割を果
す。
勿論、各ペレット形成領域A1〜A4にはそれぞれ複数
の半導体ペレットEが作り込まれる。
の半導体ペレットEが作り込まれる。
このペレット形成領域A1〜A4内のペレットの製作工
程は第1図の場合と全く同様であるので、説明を省略す
る。
程は第1図の場合と全く同様であるので、説明を省略す
る。
さて、実験によれば、シリコンウェハー1を用いた場合
、直径が65mm、厚さ250μのウェハー1内に3.
6 mm角のペレットEを幅0.4mm、深さ70〜8
0μのメサ溝6を堀って形成し、このメサ溝に低融点ガ
ラス7を最大厚さ45μになるようにつけたときの、ウ
ェハー破損による不良率は次の通りであった。
、直径が65mm、厚さ250μのウェハー1内に3.
6 mm角のペレットEを幅0.4mm、深さ70〜8
0μのメサ溝6を堀って形成し、このメサ溝に低融点ガ
ラス7を最大厚さ45μになるようにつけたときの、ウ
ェハー破損による不良率は次の通りであった。
■ ペレット形成領域A1〜A4をそれぞれウェハー1
の周縁まで広げ、補強領域Bを各ペレット形成領域A1
−A4相互間の十字の部分のみとしたとき、補強領域B
の幅Wに対して ■ W−0;すなわち補強領域Bのないとき不良率10
0% ■ W = 1 mrnのとき・・・・・・不良率 5
0〜60%■ W二3間のとき・・・・・・ 〃 2
0〜30%■ W = 4 mmのとき・・・・・・
〃 5%以下■ W = 5 mmのとき・・・・
・・ 〃 O@ ウェハー1の周縁部にも補強領
域Bを設けたとき ■ W二重篩のとき・・・・・・不良率 25〜50%
■ W二3間のとき・・・・・・ 〃 10%以下■
W=4mmのとき・・・・・・ 〃 0以上の
結果から補強領域Bの効果は大きく、特にウェハー1の
周縁部にも補強領域Bを設けた第2図に示すような構成
では、補強領域Bの幅Wがせまくても効果が著しいこと
が判る。
の周縁まで広げ、補強領域Bを各ペレット形成領域A1
−A4相互間の十字の部分のみとしたとき、補強領域B
の幅Wに対して ■ W−0;すなわち補強領域Bのないとき不良率10
0% ■ W = 1 mrnのとき・・・・・・不良率 5
0〜60%■ W二3間のとき・・・・・・ 〃 2
0〜30%■ W = 4 mmのとき・・・・・・
〃 5%以下■ W = 5 mmのとき・・・・
・・ 〃 O@ ウェハー1の周縁部にも補強領
域Bを設けたとき ■ W二重篩のとき・・・・・・不良率 25〜50%
■ W二3間のとき・・・・・・ 〃 10%以下■
W=4mmのとき・・・・・・ 〃 0以上の
結果から補強領域Bの効果は大きく、特にウェハー1の
周縁部にも補強領域Bを設けた第2図に示すような構成
では、補強領域Bの幅Wがせまくても効果が著しいこと
が判る。
この補強領域Bを大きくする程、ウェハー破損は少くな
り不良率は減少するが、それだけペレット形成領域A1
〜A4の面積は減少し、半導体ペレットEの収量が減少
する。
り不良率は減少するが、それだけペレット形成領域A1
〜A4の面積は減少し、半導体ペレットEの収量が減少
する。
この観点から補強領域Bの大きさには制限がある。
上記例についていえば、W= 3.5 urnとし、ウ
ェハー1の周縁部にも補強領域Bを残した場合、直径5
01nrILのウェハー1を用いたときの1枚のウェハ
ー当りのペレットEの収量を100とし、直径65關、
および75mrILのときそれぞれ139および191
の収量を示し、シリコンウェハーの材料費増加を見込ん
でも、大径のウェハーを用いた方が加工費が減少し総合
的製造コストは低減できる。
ェハー1の周縁部にも補強領域Bを残した場合、直径5
01nrILのウェハー1を用いたときの1枚のウェハ
ー当りのペレットEの収量を100とし、直径65關、
および75mrILのときそれぞれ139および191
の収量を示し、シリコンウェハーの材料費増加を見込ん
でも、大径のウェハーを用いた方が加工費が減少し総合
的製造コストは低減できる。
このように、この発明では補強領域を設けることによっ
て、直径の大きナウエハーを使用できるので、ペレット
当すの製造原価の低減が可能となる。
て、直径の大きナウエハーを使用できるので、ペレット
当すの製造原価の低減が可能となる。
以上の例では、ペレット形成領域A1〜A4ど補強領域
Bと同じ厚さの場合について述べたが、補強領域Bの部
分の厚さを大きくすることによって補強効果は一層増大
する。
Bと同じ厚さの場合について述べたが、補強領域Bの部
分の厚さを大きくすることによって補強効果は一層増大
する。
第4図はこの発明による半導体ウェハーの一例を示し、
上側における第3図に対応する斜視部分図である。
上側における第3図に対応する斜視部分図である。
ウェハー1の補強領域Bの厚さをペレット形成領域A1
〜A4の厚さより厚くしている。
〜A4の厚さより厚くしている。
第3図に示す例では厚さ250μのウェハー1を用いた
が、こんでは厚さ410〜450μのウェハー材を用い
、ペレット形成領域A1〜A4の部分をそれぞれ80〜
100μ化学エツチングする。
が、こんでは厚さ410〜450μのウェハー材を用い
、ペレット形成領域A1〜A4の部分をそれぞれ80〜
100μ化学エツチングする。
このようにして、ペレット形成領域A、〜A4では前例
と同様250μの厚さとしながら、補強領域Bの厚さを
410μ〜450μに保持できる。
と同様250μの厚さとしながら、補強領域Bの厚さを
410μ〜450μに保持できる。
ペレット形成領域A1〜A4におけるペレットEの形成
工程は前例と変りはない。
工程は前例と変りはない。
このように、補強領域Bの厚さを厚くすることによって
ウェハー1表面における補強領域Bの面積すなわち幅W
を小さくしても補強効果を保持でき、それだけペレット
Eの収量を増大でき、ペレットEの製造原価の低減に更
に効果がある。
ウェハー1表面における補強領域Bの面積すなわち幅W
を小さくしても補強効果を保持でき、それだけペレット
Eの収量を増大でき、ペレットEの製造原価の低減に更
に効果がある。
また第4図の例では補強領域Bの厚さをウェハー1の両
面において厚くしたが、一方の面のみにおいて厚くして
もよく、この場合はペレットEのパターン形成工程でフ
ォトマスク使用時の便を考慮して、その面を選べばよい
。
面において厚くしたが、一方の面のみにおいて厚くして
もよく、この場合はペレットEのパターン形成工程でフ
ォトマスク使用時の便を考慮して、その面を選べばよい
。
さて、上述の各側では第2図に示したように、ウェハー
1の周縁部とこの周縁部に連って、ウェハー1の中央部
で直交する十字形部とからなるパターンを想定して説明
してきたが、このパターンに限定されるものではない。
1の周縁部とこの周縁部に連って、ウェハー1の中央部
で直交する十字形部とからなるパターンを想定して説明
してきたが、このパターンに限定されるものではない。
第5図はこの発明におけるウェハー上のペレット形成領
域と補強領域との配置パターンの他の例を示す平面図で
、第5図イに示すものはペレット形成領域A1とA3と
が同形で、A2とA4とが同形であって、A1はA2よ
り大きくしてあり、補強領域Bはウェハー1の周縁部と
各ペレット形成領域A1〜A4の相互間とに設けられて
いる。
域と補強領域との配置パターンの他の例を示す平面図で
、第5図イに示すものはペレット形成領域A1とA3と
が同形で、A2とA4とが同形であって、A1はA2よ
り大きくしてあり、補強領域Bはウェハー1の周縁部と
各ペレット形成領域A1〜A4の相互間とに設けられて
いる。
また、第4図すに示されているものは、ペレット形成領
域A1〜A5の5つを有し、ペレット形成領域A1とA
2とが同形、A3とA5とが同形で、A1はA3より大
きく、A4はこれらより更に大きくしてあり、補強領域
Bは、やはり、ウェハー1の周縁部と各ペレット形成領
域A1〜A5の相互間とに設けられている。
域A1〜A5の5つを有し、ペレット形成領域A1とA
2とが同形、A3とA5とが同形で、A1はA3より大
きく、A4はこれらより更に大きくしてあり、補強領域
Bは、やはり、ウェハー1の周縁部と各ペレット形成領
域A1〜A5の相互間とに設けられている。
第5図イ、口ともに、ペレット形成領域の形状は、ペレ
ットの配列にそった形状とするのがペレット収量の向上
に有利であろう。
ットの配列にそった形状とするのがペレット収量の向上
に有利であろう。
ところで、通常メサ形素子の製造に当って、その写真製
版工程でのマスク合わせに用いるアライメントマークは
本来ペレットを形成すべき部分に設け、しかも製造工程
中にウェハーが破損してもマスク合わせを可能にするた
め、アライメントマークはウェハー中に4ケ所以上設け
ている。
版工程でのマスク合わせに用いるアライメントマークは
本来ペレットを形成すべき部分に設け、しかも製造工程
中にウェハーが破損してもマスク合わせを可能にするた
め、アライメントマークはウェハー中に4ケ所以上設け
ている。
これはペレットの収量を低下させるものであるが、マー
クはウニバー中に4ケ所以上設けている。
クはウニバー中に4ケ所以上設けている。
これはペレットの収量を低下させるものであるが、マス
ク合わせと、ウニバー破損時の救済とを考えると不可欠
のものであった。
ク合わせと、ウニバー破損時の救済とを考えると不可欠
のものであった。
しかし、この発明のように、ウェハーに補強領域を有す
る場合には、この補強領域にアライメントマークを設け
ることによって、多数のアライメントマークを設けても
ペレットの収率に影響することがなくなる。
る場合には、この補強領域にアライメントマークを設け
ることによって、多数のアライメントマークを設けても
ペレットの収率に影響することがなくなる。
第6図はこの方法を第2図に示したパターンに適用した
例を示す平面図である。
例を示す平面図である。
この例では、ウェハー1の周縁部およびこれに連って直
径方向に延び互いに直交するような部分に補強領域Bが
設けられており、この補強領域Bに合計9個のアライメ
ントマーク8がすべて設けられている。
径方向に延び互いに直交するような部分に補強領域Bが
設けられており、この補強領域Bに合計9個のアライメ
ントマーク8がすべて設けられている。
このようにすることによって前述の如くマスク合わせが
可能であり、万一ウェハー1が破損しても、各破片毎に
アライメントマーク8が存在し、これを用いて爾後のマ
スク合わせも出来るのでウェハー破損時の救済も可能で
ある。
可能であり、万一ウェハー1が破損しても、各破片毎に
アライメントマーク8が存在し、これを用いて爾後のマ
スク合わせも出来るのでウェハー破損時の救済も可能で
ある。
更にペレット形成領域A1〜A4にはアライメントマー
ク8を設けないので、ペレット収率にも影響がない。
ク8を設けないので、ペレット収率にも影響がない。
なお、このアライメントマーク8は補強領域Bを切断し
て、補強効果を減滅することのないように、補強領域B
内に完全に収るようにした方がよい。
て、補強効果を減滅することのないように、補強領域B
内に完全に収るようにした方がよい。
以上詳述したように、この発明では一枚の半導体ウェハ
ーに半導体素子を構成する半導体ペレットを複数個形成
し、各半導体ペレットの境界にメサ溝を設けて分離する
方法において、半導体ウェハー中にペレット形成領域を
複数個設け、このペレット形成領域以外のウェハーの部
分にメサ溝を設けない補強領域を設けかつその領域の厚
さをペレット形成領域より厚くすることによって、製造
工程中のウェハーの破損を防止し、同一厚さのペレット
を製造するに当って、より直径の大きいウェハーを利用
できるので、一つの工程で得られるペレットの数を増加
させることが可能で、ペレットの製造原価の低減ができ
る。
ーに半導体素子を構成する半導体ペレットを複数個形成
し、各半導体ペレットの境界にメサ溝を設けて分離する
方法において、半導体ウェハー中にペレット形成領域を
複数個設け、このペレット形成領域以外のウェハーの部
分にメサ溝を設けない補強領域を設けかつその領域の厚
さをペレット形成領域より厚くすることによって、製造
工程中のウェハーの破損を防止し、同一厚さのペレット
を製造するに当って、より直径の大きいウェハーを利用
できるので、一つの工程で得られるペレットの数を増加
させることが可能で、ペレットの製造原価の低減ができ
る。
更に、この補強領域に写真製版のためのマスク合わせ用
のアライメントマークを設けることによって、ペレット
の収率に影響なく、マスク合わせが可能となる。
のアライメントマークを設けることによって、ペレット
の収率に影響なく、マスク合わせが可能となる。
第1図はメサ形サイリスタ素子を数多く全面に形成した
半導体ウェハーの構造を示す一部破断斜視図、第2図は
この発明への第1歩の半導体ウェハーの一例を示す平面
図、第3図は第2図の■■線で切断した一方の片の斜視
部分図、第4図はこの発明による半導体ウェハーの一例
を示し第3図に対応する斜視部分図、第5図はこの発明
におけるウェハー上のペレット形成領域と補強領域との
配置パターンの他の例を示す平面図、第6図はこの発明
によるウェハーのパターン上のマスク整合用のアライメ
ントマークの配置例を示す平面図である。 図において、1は半導体ウェハー 6はメサ溝、A1〜
A5は半導体ペレット形成領域、Bは補強領域、Eは半
導体ペレット、8はアライメントマークである。 なお、図中同一符号は同一または相当部分を示す。
半導体ウェハーの構造を示す一部破断斜視図、第2図は
この発明への第1歩の半導体ウェハーの一例を示す平面
図、第3図は第2図の■■線で切断した一方の片の斜視
部分図、第4図はこの発明による半導体ウェハーの一例
を示し第3図に対応する斜視部分図、第5図はこの発明
におけるウェハー上のペレット形成領域と補強領域との
配置パターンの他の例を示す平面図、第6図はこの発明
によるウェハーのパターン上のマスク整合用のアライメ
ントマークの配置例を示す平面図である。 図において、1は半導体ウェハー 6はメサ溝、A1〜
A5は半導体ペレット形成領域、Bは補強領域、Eは半
導体ペレット、8はアライメントマークである。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 11枚の半導体ウェハー内に上記半導体ウェハーの少く
とも一方の主面に設けられたメサ溝によってそれぞれ区
画され半導体素子を構成する半導体ペレットを複数個形
成する方法において、上記半導体ウェハー内にそれぞれ
上記半導体ペレットを複数個形成すべき半導体ペレット
形成領域を互いに独立して複数個設け、上記半導体ペレ
ット形成領域以外の上記半導体ウェハーの領域には上記
メサ溝を設けることなく補強領域とするとともに上記補
強領域の厚さを上記半導体ペレット形成領域の厚さより
厚くすることを特徴とする半導体装置の製造方法。 2 補強領域を半導体ウェハーの周縁部と半導体ペレッ
ト形成領域相互間とに設けることを特徴とする特許請求
の範囲第1項記載の半導体装置の製造方法。 3 半導体ペレット形成領域の形状を当該半導体ペレッ
ト形成領域内の半導体ペレットの配列に添って設定する
ことを特徴とする特許請求の範囲第1項もしくは第2項
記載の半導体装置の製造方法。 41枚の半導体ウェハー内に上記半導体ウェハーの少く
とも一方の主面に設けられたメサ溝によってそれぞれ区
画され半導体素子を構成する半導体ペレットを複数個形
成する方法において、上記半導体ウェハー内にそれぞれ
複数個の上記半導体ペレットを形成すべき半導体ペレッ
ト形成領域を互いに独立して複数個設け、上記半導体ペ
レット形成領域以外の上記半導体ウェハーの領域には上
記メサ溝を設けることなく補強領域とするとともに、上
記補強領域の厚さを上記半導体ペレット形成領域の厚さ
より厚くし、かつ上記補強領域に設けられたアライメン
トマークを用いて写真製版工程におけるマスク合わせを
することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51144312A JPS5826653B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体装置の製造方法 |
DE2753207A DE2753207C2 (de) | 1976-11-30 | 1977-11-29 | Verfahren zum Herstellen von Halbleiterbauelementen |
NLAANVRAGE7713114,A NL177866C (nl) | 1976-11-30 | 1977-11-29 | Werkwijze voor het vervaardigen van afzonderlijke halfgeleiderelementen, waarbij in een schijfvormig lichaam van halfgeleidermateriaal gevormde halfgeleiderelementen van elkaar worden gescheiden door het schijfvormige lichaam te breken. |
GB49911/77A GB1559717A (en) | 1976-11-30 | 1977-11-30 | Process for preparing semiconductor device |
US06/137,971 US4304043A (en) | 1976-11-30 | 1980-04-07 | Process for preparing semiconductor device _by forming reinforcing regions to facilitate separation of pellets |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51144312A JPS5826653B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5368568A JPS5368568A (en) | 1978-06-19 |
JPS5826653B2 true JPS5826653B2 (ja) | 1983-06-04 |
Family
ID=15359148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51144312A Expired JPS5826653B2 (ja) | 1976-11-30 | 1976-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5826653B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5160444A (en) * | 1974-09-30 | 1976-05-26 | Gen Electric | Handotaiueeha oyobi gaiueehaokeiseisuruhoho |
-
1976
- 1976-11-30 JP JP51144312A patent/JPS5826653B2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5160444A (en) * | 1974-09-30 | 1976-05-26 | Gen Electric | Handotaiueeha oyobi gaiueehaokeiseisuruhoho |
Also Published As
Publication number | Publication date |
---|---|
JPS5368568A (en) | 1978-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6043032B2 (ja) | ゲートターンオフサイリスタ | |
JP6916777B2 (ja) | 半導体発光素子およびその製造方法 | |
JP2013110388A (ja) | 半導体装置 | |
US20210398812A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH01274471A (ja) | サイリスタ | |
GB2082836A (en) | Corrugated semiconductor devices | |
JP7051520B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
US4304043A (en) | Process for preparing semiconductor device _by forming reinforcing regions to facilitate separation of pellets | |
JPS5933272B2 (ja) | 半導体装置 | |
JPS5826653B2 (ja) | 半導体装置の製造方法 | |
US5346849A (en) | Method of making a groove structure for isolation between elements comprising a GTO thyristor | |
EP0206136B1 (en) | Semiconductor device manufacturing method | |
JPH05343662A (ja) | 半導体装置およびその製造方法 | |
JP6983567B2 (ja) | 半導体装置、およびその製造方法 | |
GB2102202A (en) | Semiconductor device passivation | |
JPH0492434A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS61144871A (ja) | 半導体素子のベベル構造 | |
JPH04180678A (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
JPH0427127A (ja) | ゲートターンオフサイリスタの製造方法 | |
JP2002026307A (ja) | 電力用半導体素子の製造方法 | |
JP2022130748A (ja) | 半導体装置の製造方法 | |
JPH03245536A (ja) | 半導体装置の製造方法 | |
JPH01111375A (ja) | ゲート・ターン・オフ・サイリスタ | |
JPS6279667A (ja) | 半導体装置 | |
JP2603083B2 (ja) | 高耐圧半導体素子 |