JPS5826653B2

JPS5826653B2 - 半導体装置の製造方法

Info

Publication number: JPS5826653B2
Application number: JP51144312A
Authority: JP
Inventors: 浩蒲生; 武山本; 隆彦市村; 滋北陽
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1976-11-30
Filing date: 1976-11-30
Publication date: 1983-06-04
Also published as: JPS5368568A

Description

【発明の詳細な説明】この発明は半導体装置の製造方法に係り、特に一枚の半
導体ウェハーから複数個の半導体ペレットを製造する方
法の改良に関するものである。

半導体装置を構成する半導体素子の製造に当って、一枚
の半導体ウェハー内に上記半導体素子である半導体ペレ
ットを数多く同時に形成する方法は従来広く行なわれて
いる。

殊に、ウェハ一段階での工程の多いプレーナ形素子や、
ウェハーのまま接合露出面の保護を完了する例えばガラ
スパッシベーションメサ形素子ではこの方法は製造コス
トの低減に大きな効果がある。

第１図は表面保護を完了した、メサ形サイリスタ素子を
数多く全面に形成した半導体ウェハーの構造を示す一部
破断斜視図で、半導体ウェハー１のｎ形基体２の一方の
面にｐ形アノード層３、他方の面にｐ形ベース層４を形
成し、更に、このｐ形ベース層４内に各サイリスタ素子
ペレットＥ毎に独立したｎ形カソード層５を形成する。

このようにして、各ペレットＥはｐｎ、ｐｎ構造となり
、各層間にそれぞれ接合Ｊ１．Ｊ２およびＪ３が形成さ
れる。

半導体ウェハー１内に形成された各ペレットＥは、それ
らの間を通ってウェハー１の両面に掘られた溝６によっ
て互いに分離される。

この溝６はメサ溝と称し、接合Ｊ１．Ｊ２よりも深く堀
られ、ｐ形アノード層３、ｐ形ベース層４およびｎ形カ
ソード層５、並びに接合Ｊ１．Ｊ２およびＪ３を各ペレ
ット毎に分離する。

しかし、ｎ形ベース層を構成するｎ形基体２は貫通する
ことなく、ウェハー１はその形態を保っている。

この状態で、メサ溝６には表面保護材７が施され、メサ
溝６内に露出した接合を電気的、機械的に保護、安定化
する。

この表面保護材７としてはシリコン酸化膜、シリコンゴ
ムもしくは低融点ガラス等が用いられる。

しかる後に、半導体ウェハー１はメサ溝６に沿って分割
され、個々のサイリスタペレットＥが完成する。

このペレット作成法によれば、ｐｎ接合形成段階で各ペ
レットに分割分離して、個々のペレットに表面処理を施
す方法に比して、ウェハーの状態のま＼で多数のペレッ
トに対して同時に表面処理を行なうことができるので、
作業効率が高く、半導体素子の製造原価を大幅に低減す
ることができる。

ところで、半導体ウェハー面積を増大することによって
一枚のウェハー中に形成されるペレットの数が増加し、
一度の処理で、より多くのペレットを処理でき、製造コ
ストが更に低下できるので、より大きいウェハーを用い
る傾向がある。

しかし、ウェハーの径が大きくなると、ペレット形成過
程でウェハーが破損し易く、かえって製造コストの上昇
を招くことすらある。

こ＼で述べるメサ溝を有する半導体ウェハーを扱う場合
には、例えば、直径４０關のウェハーを用いて５０〜７
０μのメサ溝を形成し、このメサ溝に低融点ガラスを施
した場合、ウェハー破損を防ぐためには経験的に２２０
〜２４０μ程度以上のウェハー厚さを必要とする。

直径５０ｍ７Ｌのウェハーでは２５０〜２７０μ、直径
７５ｍｍのウェハーでは３３０〜３５０μの厚さが必要
である。

ところで、出来上った半導体素子の特性の面から考える
と、ダイオードもしくはサイリスタのようにウェハー面
に垂直な方向に電流を流す構造の素子では、ウェハーの
厚さの増大は通電時の順方向電圧降下の増加や、過電流
耐量の低下を生じ、実質的電流容量の低下を招くなど好
ましくない結果を生む。

従って、ウェハーの厚さにはこの面から制約を受ける。

更に、他の特性面から検討すると、例えば耐圧が５００
〜６００Ｖのサイリスタでは好適なウェハー厚さは１８
０〜２２０μを必要とするが、２２０μを超えると、や
はり前述の順方向電圧降下が増大して好ましくない。

この点から、このサイリスタの製造用のウェハーの直径
を５０ｍｍ以上にはできなかった。

この発明は以上のような点に鑑みてなされたもので、出
来上る半導体素子の厚さを厚くすることなく半導体ウェ
ハーの直径を大きくして、一枚のウェハーから特性のよ
い半導体素子用ペレットを数多く、しかも歩留りよく製
造する方法を提供せんとするものである。

すなわち、この発明の方法では従来のように一枚の半導
体ウェハーの中に一様に、全面に亘って半導体ペレット
を作り込むのではなくて、ウェハー内のペレット形成領
域を複数個に分割し、各ペレット形成領域の間にメサ溝
を設けない補強領域を設け、この補強領域の配置パター
ンを適当にすることによってウェハーの大直径化を可能
とする。

第２図はこの発明への第１歩の半導体ウェハーの一例を
示す平面図、第３図は第２図の■−■線で切断した一方
の片の斜視部分図である。

図示のように、半導体ウェハー１は４つのペレット形成
領域Ａ１．Ａ２．Ａ３およびＡ４が設けられ、これらの
外周および各ペレット形成領域の間には補強領域Ｂが設
けられる。

補強領域Ｂにはペレットを形成せず、従ってメサ溝６を
堀らないので、ペレット形成領域Ａ１〜Ａ４に比して機
械的強度は大きく、半導体ウェハー１の補強の役割を果
す。

勿論、各ペレット形成領域Ａ１〜Ａ４にはそれぞれ複数
の半導体ペレットＥが作り込まれる。

このペレット形成領域Ａ１〜Ａ４内のペレットの製作工
程は第１図の場合と全く同様であるので、説明を省略す
る。

さて、実験によれば、シリコンウェハー１を用いた場合
、直径が６５ｍｍ、厚さ２５０μのウェハー１内に３．
６ｍｍ角のペレットＥを幅０．４ｍｍ、深さ７０〜８
０μのメサ溝６を堀って形成し、このメサ溝に低融点ガ
ラス７を最大厚さ４５μになるようにつけたときの、ウ
ェハー破損による不良率は次の通りであった。

■ ペレット形成領域Ａ１〜Ａ４をそれぞれウェハー１
の周縁まで広げ、補強領域Ｂを各ペレット形成領域Ａ１
−Ａ４相互間の十字の部分のみとしたとき、補強領域Ｂ
の幅Ｗに対して ■ Ｗ−０；すなわち補強領域Ｂのないとき不良率１０
０％ ■ Ｗ＝１ｍｒｎのとき・・・・・・不良率５
０〜６０％■ Ｗ二３間のとき・・・・・・〃２
０〜３０％■ Ｗ＝４ｍｍのとき・・・・・・
〃５％以下■ Ｗ＝５ｍｍのとき・・・・
・・〃Ｏ＠ウェハー１の周縁部にも補強領
域Ｂを設けたとき ■ Ｗ二重篩のとき・・・・・・不良率２５〜５０％
■ Ｗ二３間のとき・・・・・・〃１０％以下■
Ｗ＝４ｍｍのとき・・・・・・〃０以上の
結果から補強領域Ｂの効果は大きく、特にウェハー１の
周縁部にも補強領域Ｂを設けた第２図に示すような構成
では、補強領域Ｂの幅Ｗがせまくても効果が著しいこと
が判る。

この補強領域Ｂを大きくする程、ウェハー破損は少くな
り不良率は減少するが、それだけペレット形成領域Ａ１
〜Ａ４の面積は減少し、半導体ペレットＥの収量が減少
する。

この観点から補強領域Ｂの大きさには制限がある。

上記例についていえば、Ｗ＝３．５ｕｒｎとし、ウ
ェハー１の周縁部にも補強領域Ｂを残した場合、直径５
０１ｎｒＩＬのウェハー１を用いたときの１枚のウェハ
ー当りのペレットＥの収量を１００とし、直径６５關、
および７５ｍｒＩＬのときそれぞれ１３９および１９１
の収量を示し、シリコンウェハーの材料費増加を見込ん
でも、大径のウェハーを用いた方が加工費が減少し総合
的製造コストは低減できる。

このように、この発明では補強領域を設けることによっ
て、直径の大きナウエハーを使用できるので、ペレット
当すの製造原価の低減が可能となる。

以上の例では、ペレット形成領域Ａ１〜Ａ４ど補強領域
Ｂと同じ厚さの場合について述べたが、補強領域Ｂの部
分の厚さを大きくすることによって補強効果は一層増大
する。

第４図はこの発明による半導体ウェハーの一例を示し、
上側における第３図に対応する斜視部分図である。

ウェハー１の補強領域Ｂの厚さをペレット形成領域Ａ１
〜Ａ４の厚さより厚くしている。

第３図に示す例では厚さ２５０μのウェハー１を用いた
が、こんでは厚さ４１０〜４５０μのウェハー材を用い
、ペレット形成領域Ａ１〜Ａ４の部分をそれぞれ８０〜
１００μ化学エツチングする。

このようにして、ペレット形成領域Ａ、〜Ａ４では前例
と同様２５０μの厚さとしながら、補強領域Ｂの厚さを
４１０μ〜４５０μに保持できる。

ペレット形成領域Ａ１〜Ａ４におけるペレットＥの形成
工程は前例と変りはない。

このように、補強領域Ｂの厚さを厚くすることによって
ウェハー１表面における補強領域Ｂの面積すなわち幅Ｗ
を小さくしても補強効果を保持でき、それだけペレット
Ｅの収量を増大でき、ペレットＥの製造原価の低減に更
に効果がある。

また第４図の例では補強領域Ｂの厚さをウェハー１の両
面において厚くしたが、一方の面のみにおいて厚くして
もよく、この場合はペレットＥのパターン形成工程でフ
ォトマスク使用時の便を考慮して、その面を選べばよい
。

さて、上述の各側では第２図に示したように、ウェハー
１の周縁部とこの周縁部に連って、ウェハー１の中央部
で直交する十字形部とからなるパターンを想定して説明
してきたが、このパターンに限定されるものではない。

第５図はこの発明におけるウェハー上のペレット形成領
域と補強領域との配置パターンの他の例を示す平面図で
、第５図イに示すものはペレット形成領域Ａ１とＡ３と
が同形で、Ａ２とＡ４とが同形であって、Ａ１はＡ２よ
り大きくしてあり、補強領域Ｂはウェハー１の周縁部と
各ペレット形成領域Ａ１〜Ａ４の相互間とに設けられて
いる。

また、第４図すに示されているものは、ペレット形成領
域Ａ１〜Ａ５の５つを有し、ペレット形成領域Ａ１とＡ
２とが同形、Ａ３とＡ５とが同形で、Ａ１はＡ３より大
きく、Ａ４はこれらより更に大きくしてあり、補強領域
Ｂは、やはり、ウェハー１の周縁部と各ペレット形成領
域Ａ１〜Ａ５の相互間とに設けられている。

第５図イ、口ともに、ペレット形成領域の形状は、ペレ
ットの配列にそった形状とするのがペレット収量の向上
に有利であろう。

ところで、通常メサ形素子の製造に当って、その写真製
版工程でのマスク合わせに用いるアライメントマークは
本来ペレットを形成すべき部分に設け、しかも製造工程
中にウェハーが破損してもマスク合わせを可能にするた
め、アライメントマークはウェハー中に４ケ所以上設け
ている。

これはペレットの収量を低下させるものであるが、マー
クはウニバー中に４ケ所以上設けている。

これはペレットの収量を低下させるものであるが、マス
ク合わせと、ウニバー破損時の救済とを考えると不可欠
のものであった。

しかし、この発明のように、ウェハーに補強領域を有す
る場合には、この補強領域にアライメントマークを設け
ることによって、多数のアライメントマークを設けても
ペレットの収率に影響することがなくなる。

第６図はこの方法を第２図に示したパターンに適用した
例を示す平面図である。

この例では、ウェハー１の周縁部およびこれに連って直
径方向に延び互いに直交するような部分に補強領域Ｂが
設けられており、この補強領域Ｂに合計９個のアライメ
ントマーク８がすべて設けられている。

このようにすることによって前述の如くマスク合わせが
可能であり、万一ウェハー１が破損しても、各破片毎に
アライメントマーク８が存在し、これを用いて爾後のマ
スク合わせも出来るのでウェハー破損時の救済も可能で
ある。

更にペレット形成領域Ａ１〜Ａ４にはアライメントマー
ク８を設けないので、ペレット収率にも影響がない。

なお、このアライメントマーク８は補強領域Ｂを切断し
て、補強効果を減滅することのないように、補強領域Ｂ
内に完全に収るようにした方がよい。

以上詳述したように、この発明では一枚の半導体ウェハ
ーに半導体素子を構成する半導体ペレットを複数個形成
し、各半導体ペレットの境界にメサ溝を設けて分離する
方法において、半導体ウェハー中にペレット形成領域を
複数個設け、このペレット形成領域以外のウェハーの部
分にメサ溝を設けない補強領域を設けかつその領域の厚
さをペレット形成領域より厚くすることによって、製造
工程中のウェハーの破損を防止し、同一厚さのペレット
を製造するに当って、より直径の大きいウェハーを利用
できるので、一つの工程で得られるペレットの数を増加
させることが可能で、ペレットの製造原価の低減ができ
る。

更に、この補強領域に写真製版のためのマスク合わせ用
のアライメントマークを設けることによって、ペレット
の収率に影響なく、マスク合わせが可能となる。

【図面の簡単な説明】

第１図はメサ形サイリスタ素子を数多く全面に形成した
半導体ウェハーの構造を示す一部破断斜視図、第２図は
この発明への第１歩の半導体ウェハーの一例を示す平面
図、第３図は第２図の■■線で切断した一方の片の斜視
部分図、第４図はこの発明による半導体ウェハーの一例
を示し第３図に対応する斜視部分図、第５図はこの発明
におけるウェハー上のペレット形成領域と補強領域との
配置パターンの他の例を示す平面図、第６図はこの発明
によるウェハーのパターン上のマスク整合用のアライメ
ントマークの配置例を示す平面図である。図において、１は半導体ウェハー６はメサ溝、Ａ１〜
Ａ５は半導体ペレット形成領域、Ｂは補強領域、Ｅは半
導体ペレット、８はアライメントマークである。なお、図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】１１枚の半導体ウェハー内に上記半導体ウェハーの少く
とも一方の主面に設けられたメサ溝によってそれぞれ区
画され半導体素子を構成する半導体ペレットを複数個形
成する方法において、上記半導体ウェハー内にそれぞれ
上記半導体ペレットを複数個形成すべき半導体ペレット
形成領域を互いに独立して複数個設け、上記半導体ペレ
ット形成領域以外の上記半導体ウェハーの領域には上記
メサ溝を設けることなく補強領域とするとともに上記補
強領域の厚さを上記半導体ペレット形成領域の厚さより
厚くすることを特徴とする半導体装置の製造方法。２補強領域を半導体ウェハーの周縁部と半導体ペレッ
ト形成領域相互間とに設けることを特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。３半導体ペレット形成領域の形状を当該半導体ペレッ
ト形成領域内の半導体ペレットの配列に添って設定する
ことを特徴とする特許請求の範囲第１項もしくは第２項
記載の半導体装置の製造方法。４１枚の半導体ウェハー内に上記半導体ウェハーの少く
とも一方の主面に設けられたメサ溝によってそれぞれ区
画され半導体素子を構成する半導体ペレットを複数個形
成する方法において、上記半導体ウェハー内にそれぞれ
複数個の上記半導体ペレットを形成すべき半導体ペレッ
ト形成領域を互いに独立して複数個設け、上記半導体ペ
レット形成領域以外の上記半導体ウェハーの領域には上
記メサ溝を設けることなく補強領域とするとともに、上
記補強領域の厚さを上記半導体ペレット形成領域の厚さ
より厚くし、かつ上記補強領域に設けられたアライメン
トマークを用いて写真製版工程におけるマスク合わせを
することを特徴とする半導体装置の製造方法。