DE2753207A1 - Verfahren zur bearbeitung von halbleiter-vorrichtungen - Google Patents

Verfahren zur bearbeitung von halbleiter-vorrichtungen

Info

Publication number
DE2753207A1
DE2753207A1 DE19772753207 DE2753207A DE2753207A1 DE 2753207 A1 DE2753207 A1 DE 2753207A1 DE 19772753207 DE19772753207 DE 19772753207 DE 2753207 A DE2753207 A DE 2753207A DE 2753207 A1 DE2753207 A1 DE 2753207A1
Authority
DE
Germany
Prior art keywords
areas
cuboids
thickness
semiconductor
reinforcement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772753207
Other languages
English (en)
Other versions
DE2753207C2 (de
Inventor
Hiroshi Gamo
Shigeru Hokuyo
Takahiko Ichimura
Takeshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP51144312A external-priority patent/JPS5826653B2/ja
Priority claimed from JP14431176A external-priority patent/JPS5368567A/ja
Priority claimed from JP15107576A external-priority patent/JPS5374358A/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE2753207A1 publication Critical patent/DE2753207A1/de
Application granted granted Critical
Publication of DE2753207C2 publication Critical patent/DE2753207C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979—Breaking through weakened portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Bearbeitung von Halbleiter-Vorrichtungen. Insbesondere bezieht sie sich auf ein Verfahren zur Herstellung einer Mehrzahl von Halbleiter-Quadern aus einer blattförmigen Halbleiterscheibe.
Es ist bekannt, bei der Bearbeitung von Halbleiter-Elementen für Halbleiter-Vorrichtungen viele Halbleiter-Quader als Halbleiter-Vorrichtungen in einer blattförmigen Halbleiterscheibe herzustellen. Dieses Verfahren zeichnet sich durch eine bemerkenswerte Verringerung der Herstellungskosten aus, insbesondere bei Planar-Halbleiter-Vorrichtungen, bei deren Scheibenbearbeitung
VII/11
809822/0975
-5- B 3562
viele Arbeitsschritte nötig sind, und bei Glaspassivierungs-Mesa-Halbleiter-Vorrichtungen, die einen Schutz für die an der Oberfläche einer Scheibe freiliegenden Übergänge haben.
Fig. 1 ist eine teilweise gebrochene schematische Ansicht einer Halbleiterscheiben-Struktur mit vielen Mesa-Thyristor-Vorrichtungen, die einen Oberflächenschutz hat, wcbex in einer Oberfläche des n-Substrates 2 einer Halbleiterscheibe 1 eine p-Anodenschicht 3 ausgebildet ist und auf der entgegengesetzten Oberfläche eine p-Basisschicht 4 und n-Kathodenschichten 5 ausgebildet sind, die für jeden der in der p-Basisschicht 4 ausgebildeten Thyristor-Quader E getrennt sind, wobei jeder Quader E eine pnpn-Struktur und übergänge J1, J- und J, hat, die zwischen den Schichten gebildet Liind.
Die in der Halbleiterscheibe 1 ausgebildeten Quader E sind durch Vertiefungen 6 getrennt,die in beiden Oberflächen der Scheibe 1 ausgebildet sind. Die Vertiefungen werden als Mesa-Vertiefungen bezeichnet und reichen tiefer als die Übergänge J1 und J2, um die p-Ariodenschicht 3, p-Basisschicht 4, n-Kathodenschichten 5 und die Übergänge J1, J2 und J- der Quader zu trennen; das n-Substrat 2 für die n-Basisschicht ist jedoch nicht unterteilt, um die Form der Scheibe 1 zu erhalten. Unter diesen Bedingungen wird in den Mesa-Vertiefungen 6 ein Oberflächenschutzmaterial 7 aufgebracht, um die an den Mesa-Vertiefungen 6 freiliegenden Übergänge elektrisch und mechanisch zu schützen und zu stabilisieren. Das Oberflächenschutzmaterial 7 kann ein Siliziumoxid-Film, ein Silikonkautschuk und/oder eine Glasmasse sein. Die Halbleiterscheibe 1 mit dem Oberflächenschutzmaterial wird entlang den Mesa-Vertiefungen 6 unterteilt, um Thyristor-Quader E zu bilden.
809822/0975
Entsprechend dem Verfahren zur Bearbeitung der Halbleiter-Quader kann die Oberflächenschutzbehandlung für viele Halbleiter-Quader einer Scheibe gleichzeitig durchgeführt werden, wodurch die Fertigungsausbeute höher ist und die Bearbeitungskosten für die Bearbeitung der Halbleiter-Vorrichtungen im Vergleich zu dem Verfahren bemerkenswert verringert werden können, bei dem die Oberflächenschutzbehandlunq der Quaderoberflächen nach Unterteilung der Scheibe in Quader während des Schrittes zur Ausbildung der pn-übergänge durchgeführt wird.
Es ist möglich, in einem Schritt die Diffusion und die Ausbildung der Elektroden gleichzeitig durchzuführen, sogar bei Planar-Vorrichtungen. Dementsprechend ist dieses Verfahren zur Bearbeitung der Quader bemerkenswert effektiv.
Um in einem Arbeitsvorgang mehr Quader zu bearbeiten und die Fertigungskosten zu senken, wird durch Vergrößern der Fläche der Halbleiterscheibe die Zahl der in einer blattförmigen Scheibe ausgebildeten Quader vergrößert. Dementsprechend ist es vorteilhaft, eine größere Scheibe zu verwenden. Wenn der Scheibendurchmesser jedoch größer ist, kann die Scheibe während des Verfahrens zur Bearbeitung der Quader leicht zerbrechen, wodurch sich die Fertigungskosten nachteilig erhöhen. Wenn eine Halbleiterscheibe mit Mesa-Vertiefungen hergestellt wird und beispielsweise Glasmasse in die Mesa-Vertiefungen mit einer Tiefe von 50 bis 70 um gegeben wird, die in der Halbleiterscheibe mit einem Durchmesser von 40 mm gebildet sind, ist es notwendig, eine Scheibe mit einer Dicke von mehr als 220 bis 240 um zu benutzen, um das Brechen der Scheibe zu verhindern, da der thermische Ausdehnungskoeffizient der Glasmasse höher ist als der des Siliziums, was beim
809822/0975
-7- H 8562
Aufbringen der Glasmasse eine Spannung verursacht. Eine Scheibe mit einem Durchmesser von 50 mm benötigt eine Dicke von mehr als 250 bis 270 μπι und eine Scheibe mit einem Durchmesser von 75 mm benötigt eine Dicke von mehr als 330 bis 350 um.
Wenn auf einer Halbleiterscheibe Planar-Vorrichtungen ausgebildet sind, benötigt die Scheibe mit einem Durchmesser von 40 mm eine Dicke von mehr als 180 um; die Scheibe mit einem Durchmesser von 50 mm benötigt eine Dicke von mehr als 220 um; die Scheibe mit einem Durchmesser von 65 mm benötigt eine Dicke von mehr als 270 um und die Scheibe mit einem Durchmesser von 75 mm benötigt eine Dicke von mehr als 300 um.
Vom Gesichtspunkt der Kenndaten der Halbleitervorrichtung aus verursacht das Vergrößern der Scheibendicke im Fall von Vorrichtungen wie Dioden und
Thyristoren zum Durchlassen von Strom in Richtung senkrecht zur Scheibenoberfläche nachteiligerweise ein Zunehmen des Spannungsabfalls j η Durchlaßrichtung oder ein Abnehmen der Uberstromdauer und ein beträchtliches Abnehmen der Strombelastbarkeit.
Dementsprechend ist von diesem Gesichtspunkt aus die Scheibendicke begrenzt. Vom Gesichtspunkt anderer Kenndaten aus benötigt ein Thyristor mit einer Stehspannung von 500 bis 600 V eine Scheibendicke von 180 bis 220 um. Wenn die Scheibendicke mehr als 220 um beträgt, nimmt der Spannungsabfall in Durchlaßrichtung nachteilig zu. Dementsprechend ist es schwierig, eine Scheibe mit einem Durchmesser von mehr als 50 mm zur Herstellung von Thyristoren
zu verwenden.
35
809822/0975
D 8552
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Halbleiter-Quadern für Halbleiter-Vorrichtungen mit geeigneten Kenndaten aus einer blattförmigen Scheibe zu schaffen, die einen größeren Durchmesser hat, ohne daß dxe Dicke der Halbleiter-Vorrichtungen zunimmt und wesentliche Verluste auftreten.
Diese Aufgabe wurde durch Aufteilen einer Halbleiterscheibe in eine Mehrzahl von aus Quadern gebildeten Gebieten und durch Bilden von Verstärkungsgebic-Len oder verstärkenden Gebieten mit einem geeigneten Muster der Verstärkungsgebiete qelöst wobei auf einer Halbleiterscheibe nicht gleichförmig HaLbIeiter-Quader gebildet verden.
Anhand der Zeichnung wird das erfindungsgemäße Verfahren erläutert.
Fig. 1 ist eine teilweise gebrochene schematische Ansicht einer Halbleiterscheibenstruktur, die in der ganzen Oberfläche Mesa-Thyristor-Vorrichtungen bildet,
Fig. 2 ist eine Draufsicht eines Ausführungsbeispiels einer nach dem erfindungsgemäßen Verfahren bearbeiteten Halbleiterscheibe,
Fig. 3 ist eine Schnittansicht entlang der Linie III-III in Fig. 2,
Fig. 4 ist eine teils schematische Ansicht eines
weiteren Ausführungsbeispiels der nach dem erfindungsgemäßen Verfahren bearbeiteten Halbleiterscheibe,
Fig. 5 bis 8 sind je teils schematische Ansichten
weiterer Ausführungsbeispiele der nach dem erfindungsgemäßen Verfahren bearbeiteten Halbleiterscheioen,
809822/0975
B 8552
Fig. 9 (A), (B), (C) sind Schnittansichten, die
Arbeitssehritte bei der Bearbeitung der Halbleiterscheibe von Fig. 8 veranschaulichen,
Fig. 10 und 11 sind jeweils Draufsichten weiterer Ausführungsbeispiele von Mustern von aus Quadern gebildeten Gebieten und Verstärkungsgebieten auf der Scheibe und 10
Fjg. 12 ist eine Draufsicht einer Scheibe mit
Justierzeichen zum Anordnen von Zeichen auf dem Muster der Scheibe.
in Fig. 2 hat die Halbleiterscheibe 1 vier aus Quadern gebildete Gebiete A1, A„, A-. und A4 und Ver-Stärkungsgebiete B, die zwischen den aus Ouadern gebildeten Gebieten A1 bis A. und deren Umfangs Abschnitten ausgebildet sind.
In den Verstärkungsgebieten B sind keine Mesa-Vertiefungen 6 und auch keine Quader gebildet , wodurch die Verstärkungsgebiete B im Vergleich zu d«_n aus Quadern gebildeten Gebieten A1 bis A4 eine höhere mechanische Festigkeit haben und die Halbleiterscheibe 1 durch die Verstärkungsgebiete B verstärkt wird. In jedem der aus Quadern gebildeten Gebiete A1 bis A4 ist eine Mehrzahl von Halbleiter-Quadern E ausgebildet. Die Verfahrensschritte bei der Bearbeitung der Quader in den aus Quadern gebildeten Gebieten A1 bis A4 sind dieselben wie bei den in Fig. 1 gezeigten Quadern. Die Be-Schreibung der Verfahrensschritte wird ausgelassen.
809822/0975
B 8562
Gemäß Versuchen ist der durch euch der Scheiben verursachte Prozentsatz an Materialschäden, wenn die Siliziumscheibe 1 mit einem Durchmesser von 65 mm und einer Dicke von 250 um verwendet wird und die Mesa-Vertiefungen 6 mit einer Tiefe von 70 bis 80 um so ausgebildet sind, daß sie Quai: jr E mit einer Länge von 3,6 mm und einer Breite von 3,6 mm bilden und in die Mesa-Vertiefungen die Glasmasse 7 mit einer maximalen Dicke von 4 5 um gegeben ist, wie folgt.
A) Die aus Quadern gebildeten Gebiete A. bis A. sind bis zu dem Umtangs- Abschnitt der Scheibe 1 ausgedehnt und die Verstärkungsgebiete B bleiben in + Form zwischen den aus Quadern gebildeten Gebieten A1 bis A.. Die Prozentsätze an Materialfehlern in Abhängigkeit von der Breite W der Verstärkungsgebiete
B sind folgende: Prozentsatz an Materialschäden
1)W=0 (keine Verstärkungsgebiete) 100 %
2) W = 1 mm 50 - 60 %
3) W = 3 mm 20 - 30 %
4) W = 4 mm weniger als 5 %
5) W = 5 mm 0
B) Das Verstärkungsgebiet B ist auch an dem Umfangs-
Abschnitt ausgebildet. Die Prozentsätze an Materialschäden in Abhängigkeit von der Breite VJ des Verstärkungsgebiets
B sind folgende: Prozentsatz an Materialschäden
1) W= 1 mni 25-50%
2) W= 3 mm weniger als 10 %
3) W = 4 mm 0
Aus den Ergebnissen ist klar, daß die Verstärkungsgebiete B eine deutliche Wirkung haoen , insbesondere falls die Verstärkungsbereiche B an dem Umfanas- Abschnitt
809822/0975
-11- B 8562
wie auch in den inneren Teilen gebildet sind, selbst wenn die Breite W des Verstärkungsbereichs B schmal ist.
Durch Vergrößern der Verstärkungsgebiete B wird das Brechen der Scheibe und der Prozentsatz an Materialschäden verringert; dadurch wird jedoch die Fläche der aus Quadern gebildeten Gebiete A bis A verkleinert und der Ertrag an Quadern E verringert. Dementsprechend ist die Größe der Verstärkungsgebiete B begrenzt.
Wenn in dem oben erwähnten Fall die Breite W 3,5 mm beträgt und die Verstärkungsgebiete B an dem Umfangs - Abschnitt wie auch in den inneren Teilen der Scheibe 1 ausgebildet sind und der Ertrag an Quadern E je blattförmige Scheibe mit einem Durchmesser von 50 mm als 100 gegeben ist, waren im Fall des Scheibendurchmessers von 65 mm und 75 mm die Ei träge 139 und 191. Durch Verwenden einer größeren Scheibe können die Verfahrenskosten und auch die Gesamt- Kosten verringert werden.
Erfindungsgemäß können durch Bilden von Verstärkungsgebieten Scheiben mit einem größeren Durchmesser verwendet werden, wodurch die Verfahrenskosten je Quader reduziert werden können.
Es ist der Fall beschrieben worden, wenn die aus Quadern gebildeten Gebiete A1 bis A. und die Verstärkungsgebiete B die gleiche Dicke haben. Durch Vergrößern der Dicke der Verstärkungsgebiete B kann der Verstärkungseffekt weiter verbessert werden.
609822/0975
-12- B 8562
Fig. 4 zeigt ein weiteres Ausführungsbeispiel der in dem erfindungsgemäßen Verfahren verwendeten Halbleiterscheibe und ist entsprechend Fig. 3 eine teils schematische Ansicht der Halbleiterscheibe.
In Fig. 4 ist die Dicke der Verstärkungsgebiete B
der Scheibe 1 größer als die Dicke der aus Quadern gebildeten Gebiete A1 bis A„.
1 4
In dem Ausführungsbeispiel von Fig. 3 wird eine Scheibe 1 mit einer Dicke von 250 um verwendet. In dem Ausführungsbeispiel von Fig. 4 wird jedoch eine Scheibe mit einer Dicke von 4 10 bis 4 50 um verwendet, wobei die aus Quadern gebildeten Gebiete A1 bis A. chemisch in einer Dicke von 80 bis 100 \xm abgeätzt sind. Daher kann die Dicke der Verstärkimgsgebiete auf 410 bis 450 um gehalten werden, obwohl die Dicke der aus Quadern gebildeten Gebiete A1 bis A„ 250 um beträgt- , was dasselbe ist wie in dem vorhergehenden Fall. Die Arbeitsschritte zum Bilden der Quader E in den aus Quadern gebildeten Gebieten A1 bis A. sind dieselben wie in dem vorhergehenden Fall.
Durch Vergrößern der Dicke der Verstärkungsgebiete B kann, selbst wenn die Fläche der Verstärkungsgebiete B auf der OberfJ >che der Scheibe 1 klein ist, d.h. die Breite W schmal ist, der Verstärkungseffekt beibehalten werden. Entsprechend kann der Ertrag an Quadern E vergrößert werden, um die Verfahrenskosten der Quader E zu reduzieren.
In dem Ausführungsbeispiel von Fig. 4 ist die Dicke der Verstärkungsgebiete B auf beiden Oberflächen der Scheibe 1 größer. Die Dicke der Verstärkungsgebiete B kann jedoch auch nur auf einer Oberfläche größer sein.
809822/0975
"13~ B 8562
In diesem Fall kann bei dem Arbeitsschritt für das Bilden des Musters der Quader E die Oberfläche unter Berücksichtigung des Einsatzes der Photo-Maske ausgewählt werden. Eine unter dieser Berücksichtigung bearbeitete Halbleiterscheibe ist in Fig. 5 gezeigt.
In diesem Fall sind die p-Schichten 3 und 4 durch eine Diffusion in beiden Oberflächen des n-Substrates 2 gebildet und die den Thyristor-Quadementsprechenden n-Schichten5 sind in der Oberfläche der p-Schicht 4 ausgebildet. Dann wird je ein Kontaktloch in der äußeren n-Schicht 5 ausgebildet, um die p-Schicht 4 an den Kontaktlöchern freizulegen.
In diesem Fall werden zwischen den aus Halbleiterquadern gebildeten Gebieten A1 bis A- und am Uratangs-Abschnitt Verstärkungsgebiete B gebildet und die Scheibendicke in den Verstärkungsgebieten B wird vergrößert.
in diesem Fall sollten genaue Abmessungen der Ausbildungen der äußeren n-Schichten 5 und der Kontaktlöcher gegeben sein, wobei die Muster-Maske für deren Ausbildung durch das Photo-Resist-Verfahren hergestellt wird. Um die Photo-Resist-Verfahrenanzuwenden, ist es nachteilig, Unebenheiten auf der Oberfläche zu haben.
Wenn die Oberfläche Unebenheiten hat, ist es schwierig, einen Negativ-Film zum Belichten des Musters auf das Photo-Resist-Material auf der Scheibenoberfläche dicht aufzubringen, wodurch es schwierig ist, ein Form-Muster zu erhalten.
Entsprechend sind die aus Halbleiter-Quadern gebildeten Gebiete A1 bis A. durch Atzen nur einer Scheiben-
i 4
oberfläche gebildet, ohne eine Unebenheit auf der entgegengesetzten Oberfläche zu bilden, um die Verstärkungsbereiche B mit einer größeren Dicke als die aus Quadern
809822/0975
-U-
8562
gebildeten Gebiete A1 bis A4 auszubilden.
Entsprechend diesem Verfahren kann die Erfindung zur Ausbildung von Transistoren komplizierter Struktur genauso wie für Thyristoren verwendet werden.
Fig. 6 ist eine teilweise Schnittansicht eines Ausführungsbeispiels einer nach dem erfindungsgemäßen Verfahren bearbeiteten Diode.
10
In der Halbleiterscheibe 1 sind vier aus Quadern gebildut-e Gebiete A1 bis A4 ausgebildet und zwischen den aus Quadern gebildeten Gebieten und deren Umrangs-Abschnitt sind Verstärkungsgebiete B ausgebildet. 15
Die Dicke der Halbleiterscheibe 1 ist an den Verstärkungsgebieten B größer als die der aus Quadern gebildeten Gebiete A1 bis A4, um die Halbleiterscheibe 1 zu verstärken. Natürlich ist in jedem der aus Quadern gebildeten Gebiete A1 bis A4 eine Mehrzahl von Halbleiterquadern E ausgebildet. Die Herstellung der Halbleiter-Quader E und die Herstellung der Halbleiter-Vorrichtungen unter Verwendung der Halbleiter-Quader kann folgendermaßen durchgeführt werden.
Auf öiner Oberfläche des n-Substrates 2 der Halbleiterscheibe 1 Wi. I die p-Schicht 3 ausgebildet und auf der entgegengesetzten Oberfläche wird durch das Diffusionsverfahren eine niederohmige η -Schicht 8 ausge-30
bildet. Dann werden auf beiden Oberflächen der Halbleiterscheibe 1, d.h. auf den Oberflächen der p-Schicht 3 und der niederohmigen n+-Schicht 8, Elektroden (nicht gezeigt) ausgebildet, die in ohmschen Kontakt stehen. Gewöhnlich werden die Elektroden durch Beschichten mit Nickel und ein weiteres Beschichten mit Gold ausgebüdet. Die Halbleiterscheibe 1 wird entlang der Linien 1 und m in Fig. 6 in Quader E1, E0 . . . .E zer-
i 2. η
schnitten. Der Halbleiterquader wird auf
809822/0975
-15" B 8562
einem Träger montiert, die Elektroden-Anschlußleitungen werden befestigt/ die Oberfläche gereinigt, mit einem Oberflächenschutzmaterial bedeckt und mit einer Kapsel abgedichtet, um die Halbleiter-Vorrichtung herzustellen.
In diesem Fall wird tine Halbleiterscheibe 1 mit einer Dicke von 330 μπι und einem Durchmesser von 75 mm verwendet, und die aus Quadern gebildeten Gebiete A. bis A4 werden durch wahlweises Ätzen ausgebildet, bei dem sich eine Tiefe von 80 bis 100 um ergibt. Die Breite W der ungeätzt bleibenden Verstärkungsgebiete B, die zwischen den aus Quadern gebildeten Gebieten A1 bis A-ausgebildet sind, wird so vorgegeL^n, daß sie ähnlich einer Seite eines Quaders E von etwa 3,6 mm ist und die minimale Breite der Verstärkungsgebiete in dem peripheren Bereich 3,6 mm beträgt.
In der sich ergebenden Halbleiterscheibe 1 haben die aus Quadern gebildeten Gebiete A1 bis A. eine zum Ausbilden von Quadern geeignete Dicke von 230 bis 250 um und werden durch Verstarkungsgebiete B mit einer Dicke von 330 um verstärkt. Dementsprechend kann das Brechen der Scheibe, selbst wenn sie einen Durchmesser von 75 mm hat, während der nachfolgenden Schritte verhindert werden.
Bei 3em Ausführungsbeispiels beträgt der Prozentsatz an Materialschäden, die durch Brechen der Scheibe während der Bearbeitung verursacht werden, nur etwa 5 %, was dem einer ebenen Scheibe mit einem Durchmesser von 50 mm und einer Dicke von 240 bis 260 um entspricht.
Fig. 7 zeigt ein weiteres Ausführungsbeispiel einer zur Herstellung von Dioden geeigneten Halbleiterscheibe und ist eine der Fig. 3 entsprechende teils schematische Ansicht.
809822/0975
-16- B 8j62
Das Ausführungsbeispiel soll den durch Brechen der Scheibe verursachten Prozentsatz an Materialschäden weiter verbessern.
Die aus Quadern gebildeten Gebiete A- bis A. der Halblt iterscheibe 1 werden durch chemisches Ätzen auf eine Tiefe von 80 bis 100 um gebildet.
In dem Ausführungsbeispiel nach Fig. 6 wird eine Halbleiterscheibe mit einer Dicke von 330 um verwendet, in diesem Ausführungsbeispiel kann jedoch >_j.ne Scheibe mit einer Dicke von 4 10 bis 4 30 um verwendet werden.
Entsprechend der Scheibendicke ist die Dicke der Verstärkungsgebiete B größer, wodurch das Brechen der Scheibe weiter verhindert wird und der Prozentsatz an Materialschäden im wesentlichen auf Null reduziert wird.
Der durch Brechen der Scheibe verursachte Prozentsatz an Materialschäden steht im Verhältnis zur Dicke der Verstärkungsgebiete B. Durch Vergrößern der Breite W der Verstärkungsgebiete B kann der Prozentsatz an Materialschäden reduziert werden. Wenn die Breite W groß ist, ist die Zahl der von einer blattförmigen Scheibe erhaltenen Halbleiter-Quader klein und der Vorteil des Benutzens einer größeren Scheibe 1 ist verringert . Dementsprechend kann unter diesen Gesichtspunkten die Breite W der Verstärkungsgebiete B bestimmt werden.
Bei den Ausführungsbeispielen nach Fig. 6 und 7 erhält man etwa 220 Halbleiter-Quaderstücke aus einer blattförmigen Scheibe. Bei dem herkömmlichen Verfahren» das eine Scheibe mit einem Durchmesser von 50 mm verwendet, könnte man nur 120 Halbleiter-Quaderstücke erhalten. Das Vergrößern der Zahl der bei einem Durchgang erhaltenen Quader ist wegen des Verringerns der Her-
809822/0975
-17- η 8502
Stellungskosten und auch der Gesamt-Kosten bemerkenswert vorteilhaft.
Bei den oben erwähnten Ausführungsbeispielen wird durch chemisches Ätzen dei. aus Quadern gebildeten Gebiete aus der dickeren Scheibe einer Scheibe mit einer hohen Festigkeit erhalten. Daher ist es auch möglich, das Brechen der Halbleiterscheibe mit einem großen Durchmesser dadurch zu verhindern, daß pn-Ubergänge in den aus Quadern gebildeten Gebieten der Halbleiterscheibe gebildet werden, dann durch Bilden eine Legierung oder ein expitaxiales Aufwachsenlassen eines Metalls oder eines Halbleiters, welche denselben thermischen Ausdehnungskoeffizienten wie das Substrat der Scheiben haben, lie Dicke der Verstärkungsgebiete vergrößert wird und darin die Mesa-Vertiefungen gebildet werden und ein Oberflächenschutzmaterial aufgeschichtet wird.
Fig. 8 ist eine teils schematische Ansicht eines Ausführungsbeispiels einer nach diesem Verfahren bearbeiteten Halbleiterscheibe. Bei diesem Ausführungsbeispiel hat eine Scheibe 1 in den aus Quadern gebildeten Gebieten A1 bis A. und den Verstärkungsgebieten β dieselbe Dicke, und auf den Verstärkungsgebieten B wird gezielt eine verstärkende Siliziumschicht 9 gebildet, wodurch die Dicke der Verstärkungsgebiete B größer wird als die der aus Quadern gebildeten Gebiete A. bis A..
Die Halbleiterscheibe 1 kann wie folgt bearbeitet werden.
Wie in Fig. 9 (A) gezeigt ist, werden in den aus Quadern gebildeten Gebieten der Siliziumscheibe mit einer Dicke von 240 bis 250 um eine p-Anodenschicht 3, eine p-Basisschicht 4, und eine n-Kathodenschicht 5 ausgebildet. Wie in Fig. 9 (B) gezeigt ist,wird zur Herstellung der verstärkten Siliziumscheibe 100 eine verstärkende Siliziumschicht 9 mit einer Dicke von etwa 300 um unter Legieren
809822/0975
-18- B 8562
mit Aluminium als einem Lötmittel ausgebildet.
Wie in Fig. 9 (C) gezeigt ist, werden in der Silizium-Scheibe 100 an vorbestimmten Stellen Mesa-Verti fungen ausgebildet und die Oberflächen der Vertiefungen mit dem Oberflächenschutzmateri 1 7 aus Glasmasse bedeckt. Die sich ergebende verstärkte Siliziumscheibe 100 hat exne gegen Brechen höhere Festigkeit, wodurch der Prozentsatz des Scheibenbrechens nach Ausbilden der Mesa-Witiefungen geringer als 5 % ist.
Bei diesem Ausi .hrungsbeispiel ist es unter dem Gesichtspunkt desselben thermischen Ausdehnungskoeffizienten vorteilhaft, dasselbe Halbleitermaterial als das das Halbleiter-Substrat verstärkende Material zu benutzen. Es kann jedoch auch ein anderes Metall mit demselben thermischen Ausdehnungkoeffiziente^ /ie z.B. Molybdän, verwendet werden. Der Halbleiter-Einkristall zeigt gewöhnlich Spaltungseigenschaften entlang der Richtungen der kristallographischen Achsen, was zu einem leichten Brechen führt. Wenn dasselbe Halbleiter-Material als verstärkendes Material verwendet wird, kann das Spalten der Scheibe durch Verschieben der kristallographischen Achsen gegeneinander verhindertwerden. Wenn anstelle von einkristallinem Halbleiter-Material polykristallines Halbleiter-Material verwendet wird, kann derselbe Effekt erzielt werden, da der polykristalline Halbleiter keine Spaltungseigei. schäften hat.
Es ist auch möglich, auf den bestimmten Teilen durch epitaxiales Wachstum einkristallines oder polykristallines Material als verstärkendes Material aufwachsen zu lassen oder auch ein
Halbleiter-Material mit einem Oxidfilm zu verbinden, der durch Oxidieren des Halbleiters in einer oxidierenden
809822/0975
-19-· B 8562
Atmosphäre gebildet wird. Im letzteren Fall ist es vorteilhaft, Spiegeloberflächen als Oberflächen des. verstärkenden Materials und des Halbleiter-Substrats zu bilden.
Bei diesen Ausführungsbeispielen wird das wie in Fig. 2 gezeigte Muster der verstärkenden Gebiete des Umfangs- Abschnitts und der ibil dem Umfangs- Abschnitt verbundenen und sich in der Mitte kreuzenden +.förntige Abschnitt betrachtet. Das Muster kann jedoch beliebig geändert werden.
l'ig. 10 ist eine Draufsicht eines weiteren Ausführungsbeispiels des Musters der aus Quadern gebildeten Gebiete und der verstärkenden Gebiete auf der nach dem erfindungsgemäßen Verfahren bearbeiteten Scheibe. In Fig. 10 haben die aus Quadern gebildeten Gebiete A und A^ die gleiche Gestalt und die Gebiete A~ und A4 haben die gleiche Gestalt, wobei das Gebiet A1 größer ist als das Gebiet A2· Die Verstarkungsqebxete B sind an dem Umfangs-Abschnitt und in den* Teilen zwischen den aus Quadern gebildeten Gebieten A1 bis A4 ausgebildet.
In Fig. 11 sind die aus Quadern gebildeten Gebiete A1 bis A5 ausgebildet, wobei die Gebiete A1 und A2 die gleiche Gestalt und die Gebiete A3 und A5 die gleiche Gestalt haben und das Gebiet A1 größer als das Gebiet A3 ist und das Gebiet A4 größer als das Gebiet A1 ist. Die Verstärkungsgebiete B sind auch an dem umfangs-Abschnitt und in den Teilen zwischen den aus Quadern gebildeten Gebieten A1 bis A gebildet.
In beiden Figuren 10 und 11 ist die Gestalt der aus Quadern gebildeten Gebiete zusammen mit den Anordnungen der Quader für ein Vergrößern der Ausbeute an Quadern vorteilhaft.
809822/0975
-20- B 8562
Bei der Bearbeitung der lalbleitur-Quader sind in den Abschru ι ten für die Quader Justierzeichen ausgebildet worden, die zur Anordnung einer Maske bei dem Photo-Resist- Verfahren verwendet werden, und auf einer Scheibe wurden mehr als vier Justierzeichen so gebildet, daß die Ausrichtung der Maske selbst dann erzielt wurde, wenn die Scheibe während des Arbeitsschrittes zerbrochen wurde. Dies verursacht ein Verkleinern des Ertrages an Quadern. Dies war jedoch hinsichtlich der Ausrichtung der Maske und des Sparens bei Scheibenbrechen unerläßlich.
Wenn jedoch Verstärkungsgebiete gebildet werden, können auf den Verstärkungsgebieten ohne Beeinträchtigung des Ertrags an Quadern viele Justierzeichen ausgebildet werden, Fig. 12 ist eine Draufsicht eines Ausführungsbeispiels, das auf das Muster von Fig. 2 angewandt ist.
Die Verstärkungsgebiete B sind in dem Umfang.s-Abschnitt und in den mit dem Unifangs- Abschnitt verbundenen und sich in der Mitte kreuzenden Teilen ausgebildet. Auf den VerstärKungsgebieten B sind neun Justierzeichen 10 ausgebildet, wodurch die Anordnung der Maske erreicht werden kann. Selbst wenn die Scheibe 1 zerbrochen ist, bJeibt in jedem abgebrochenen Stück ein Justierzeichen 10 übrig. Mit dem übriggebliebenen Justierzeichen kann die Anordnung der Maske erreicht werden. Dementsprechend können bei Zerbrechen der Scheibe einige Quader gerettet werden. In den aus Quadern gebildeten Gebieten A1 bis A4 ist kein Justierzeichen 10 gebildet, wodurch die Zeichen den Ertrag an Quadern nicht beeinflussen.
Die Justierzeichen 10 sollten vorzugsweise so in den Verstärkungsgebieten B ausgebildet werden, daß sie durch Zerschneiden der Verstärkungsgebiete B den ·" Verstärkungseffekt nicht verhindern.
809822/0975
-21- B 8562
Wie oben beschrieben, wird entsprechend dem erfindungsgemäßen Verfahren bei der Herstellung einer Mehrzahl von Halbleiter-Quadern aus einer blattförmigen Halbleiterscheibe eine Mehrzahl von aus Halbleiter-Quadern gebildeten Gebieten gebildet; die anderen Abschnitte werden als Verstärkungsgebiete verwendet; unter Konstanthalten der Dicke der aus Halbleiter-Quadern gebildeten Gebiete können Scheiben mit einem großen Durchmesser verwendet werden, ohne daß durch Brechen der Scheiben ein Anwachsen des Prozentsatzes an Materialschäden verursacht wird; dadurch nimmt die Zahl der Quader, die von einer !< Iattförmigen Scheibe erhalten werden, bemerkenswert zu, wodurch die Herstellungskosten reduziert werden.
Das erfindungsgemäße Verfahren kann nicht nur bei der Herstellung von Thyristoren und Dioden, sondern auch von anderen Halbleiter-Vorrichtungen wie bilati t ilen Thyristoren und Transistoren zum Bilden von Quadern aus einer Scheibe verwendet werden.
Zusammengefaßt bezieht sich die Erfindung auf ein Verfahren zur Herstellung von Halbleiter-Quadern aus einer blattförmigen Halbleiterscheibe. Bei dem erfindungsgemäßen Verfahren wird die Halbleiterscheibe in eine Mehrzahl von aus Quadern gebildeten Gebieten unterteilt, während zwischen den aus Quadern gebildeten Gebieten und dem ümfangs- Abschnitt der Scheibe Verstärkungsgebiete ausgebildet werden.
Die Verstarkungsgebiete verhindern ohne Vergrößern der Dicke der Quader ein Brechen der icheibe, wodurch eine Scheibe mit großem Durchmesser verwendet werden kann, um von einer blattförmigen Scheibe ohne wesentlichen Verlust viele Quader mit geeigneten Kenndaten zu erhalten.
809822/0975

Claims (14)

  1. TlEDTKE - BüHLING - KlNNE - GrUPE
    Dipl.-Chem. G. Bühling Dipl.-lng. R. Kinne Dipl,lng.P.Grupe
    Bavarlarlng 4, Postfach 202403 8000 München 2
    Tel.:(0 89)53 96
    Telex: 5-24845 tipat
    cable: Germaniapatent München
    29. November 1977
    B 8562/case ME-336 (F-1539)
    Patentansprüche
    Ätzverfahren zur Herstellung von Halbleiter-Vorrichtungen durch Bilden einer Mehrzahl von Halbleiter-Quadern in einer blattförmigen Halbleiterscheibe und Unterteilen der Scheibe entlang den Begrenzungen der Halbleiter-Quader, gekennzeichnet durch Ausbilden einer Mehrzahl getrennter, aus Quadern gebildeter Gebiete zum Ausbilden von Halbleiter-Quadern und Ausbilden von Verstärkungsgebieten in den Teilen außerhalb der aus Quadern gebildeten Gebiete.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiter-Quader durch Mesa-Vertiefungen getrennt sind, die in wenigstens einer Oberfläche der Halbleiterscheibe ausgebildet sind.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verstärkungsgebiete an den Abschnitten zwischen den aus Quadern gebildeten Gebieten und am Umfangsabschnitt der Scheibe ausgebildet sind.
    VII/11
    809822/0975
    DtMdMr Bank (MOnchM) Kto. 3H»M4 Fetten«* (München) Klo. 87(MM(H
    ORIGINAL INSPECTED
    -2- B 8562
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Verstärkungsgebiete der Halbleiterscheibe größer ist als die Dicke der aus Quadern gebildeten Gebiete.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Unterschied zwischen der Dicke der Verstärkungsgebiete und der Dicke der aus Quadern gebildeten Gebiete durch Vorspringen der Verstärkungs-.
    gebiete aus nur einer Oberfläche der Scheibe gebildet ist.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Unterschied zwischen der Dicke der Verstärkungsgebiete und der Dicke der aus Quadern gebildeten Gebiete durch Vorspringender Verstärkunasqebiete aus beiden Oberflächen der Scheibe gebildet ist.
  7. 7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Unterschied zwischen der Dicke der Verstarkungsgebiete und der Dicke der aus Quadern gebildeten Gebiete durch Ätzen der aus Quadern gebildeten Gebiete der Scheibe geDildet wird.
  8. 8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Unterschied zwischen der Dicke der Verstärkungsgebiete und der Dicke der aus Quadern gebildeten Gebiete durch AuftrageneJnes verstärkenden Materials an den Verstärkungsgebieten gebildet wird.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das verstärkende Material ein einkristalliner Halbleiter ist, der derselbe wie der der Halbleiterscheibe ist.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeich-
    809822/0976
    net, daß das verstärkende Material ein einkristalliner Halbleiter ist, der unter Verschieben der knstallographischen Achsen auf die Halbleiterscheibe aufgebracht wird.
  11. 11. Verfahren nach Anspruch 8, dadurch (^kennzeichnet/ daß das verstärkende Material ein polykiistalliner Halbleiter ist.
  12. 12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das verstärkende Material mit der Halbleiterscheibe mittels eines Lötmittels verbunden wird.
  13. 13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das verstärkende Material durch ein epitaxiales Aufwachsverfahren aufgebracht wird.
  14. 14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an den Verstärkungsgebieten Justierzeichen zum Ausrichten von Photomasken, ausgebildet werden.
    809822/0976
DE2753207A 1976-11-30 1977-11-29 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE2753207C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP51144312A JPS5826653B2 (ja) 1976-11-30 1976-11-30 半導体装置の製造方法
JP14431176A JPS5368567A (en) 1976-11-30 1976-11-30 Production of semiconductor device
JP15107576A JPS5374358A (en) 1976-12-15 1976-12-15 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE2753207A1 true DE2753207A1 (de) 1978-06-01
DE2753207C2 DE2753207C2 (de) 1989-10-12

Family

ID=27318800

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2753207A Expired DE2753207C2 (de) 1976-11-30 1977-11-29 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (4)

Country Link
US (1) US4304043A (de)
DE (1) DE2753207C2 (de)
GB (1) GB1559717A (de)
NL (1) NL177866C (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2082836A (en) * 1980-08-20 1982-03-10 Philips Electronic Associated Corrugated semiconductor devices
JPS63124486A (ja) * 1986-11-13 1988-05-27 Mitsubishi Electric Corp 半導体レ−ザの製造方法
FR2609212B1 (fr) * 1986-12-29 1989-10-20 Thomson Semiconducteurs Procede de decoupe collective, par voie chimique, de dispositifs semiconducteurs, et dispositif decoupe par ce procede
US5017512A (en) * 1989-07-27 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Wafer having a dicing area having a step region covered with a conductive layer and method of manufacturing the same
JP2003510811A (ja) * 1999-09-22 2003-03-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置の製造方法
JP2006140294A (ja) * 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
US20160148875A1 (en) * 2013-08-08 2016-05-26 Sharp Kabushiki Kaisha Semiconductor element substrate, and method for producing same
CN109311141B (zh) * 2016-06-13 2021-01-05 阪东化学株式会社 研磨材
CN109307981B (zh) * 2017-07-26 2022-03-22 天津环鑫科技发展有限公司 一种gpp生产的光刻版工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628107A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with peripheral protective junction
DE2115305A1 (de) * 1971-03-30 1972-10-12 Licentia Gmbh Solarzelle aus einem Halbleiterkörper

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1221363B (de) * 1964-04-25 1966-07-21 Telefunken Patent Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
US3513022A (en) * 1967-04-26 1970-05-19 Rca Corp Method of fabricating semiconductor devices
US3716429A (en) * 1970-06-18 1973-02-13 Rca Corp Method of making semiconductor devices
US3783044A (en) * 1971-04-09 1974-01-01 Motorola Inc Photoresist keys and depth indicator
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US3941625A (en) * 1973-10-11 1976-03-02 General Electric Company Glass passivated gold diffused SCR pellet and method for making
US3928094A (en) * 1975-01-16 1975-12-23 Fairchild Camera Instr Co Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern
US3968563A (en) * 1975-03-27 1976-07-13 E. I. Du Pont De Nemours And Company Precision registration system for leads
JPS5258379A (en) * 1975-11-08 1977-05-13 Toshiba Corp Production of semiconductor element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628107A (en) * 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with peripheral protective junction
DE2115305A1 (de) * 1971-03-30 1972-10-12 Licentia Gmbh Solarzelle aus einem Halbleiterkörper

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Eckoldt,F. und Gebhardt, G. In:"Optoelektronische Bauelemente", Applikationsbericht der Fa. TELEFUNKEN, 1970, S. 3 u. 4 *
In Betracht gezogene ältere Anmeldung: DE-OS 27 18 781 *

Also Published As

Publication number Publication date
US4304043A (en) 1981-12-08
NL7713114A (nl) 1978-06-01
NL177866C (nl) 1985-12-02
GB1559717A (en) 1980-01-23
NL177866B (nl) 1985-07-01
DE2753207C2 (de) 1989-10-12

Similar Documents

Publication Publication Date Title
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE2611363C2 (de) Diffusionsverfahren für eine Halbleiteranordnung
DE1929093C3 (de) Halbleiterflächendiode
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2246115A1 (de) Photovoltazelle mit feingitterkontakt und verfahren zur herstellung
DE2523307C2 (de) Halbleiterbauelement
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE3034894C2 (de)
DE2753207A1 (de) Verfahren zur bearbeitung von halbleiter-vorrichtungen
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
DE3509441C2 (de) Halbleiterlaser-Chip
DE2509585A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE69029936T2 (de) Diodenmatrixtrennung
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE1764180B2 (de) Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69528502T2 (de) Statischer Induktionthyristor und Verfahren zur Herstellung
DE19930781A1 (de) Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung
DE2600319C3 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
EP1284024B1 (de) Bauelement für die optoelektronik
DE2448014A1 (de) Gesteuerter silizium-gleichrichter und verfahren zu dessen herstellung
DE112018003841T5 (de) Schichtelement-herstellungsverfahren

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8339 Ceased/non-payment of the annual fee