DE1800608A1 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE1800608A1
DE1800608A1 DE19681800608 DE1800608A DE1800608A1 DE 1800608 A1 DE1800608 A1 DE 1800608A1 DE 19681800608 DE19681800608 DE 19681800608 DE 1800608 A DE1800608 A DE 1800608A DE 1800608 A1 DE1800608 A1 DE 1800608A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
metal
wafer
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681800608
Other languages
English (en)
Other versions
DE1800608B2 (de
Inventor
Stephen New Providence N.J. Knigth (V.St.A.); Uenohara, Minhiyuki, Tokio (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1800608A1 publication Critical patent/DE1800608A1/de
Publication of DE1800608B2 publication Critical patent/DE1800608B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N80/00—Bulk negative-resistance effect devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

Western Electric Company Incorporated Knight 1-14
Verfahren zum Herstellen von Halbleiterbauelementen.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen durch Erzeugen einer Scheibe aus Halbleitermaterial einer ersten Leitfähigkeit, wobei die Scheibe zu fragil ist, um auf eine Dicke kleiner als ein vorgeschriebener Wert zu polieren.
Der Aufbau und die Wirkungsweise von Volumeffekt-(bulk-effect) Vorrichtungen, auch als Zwei-Täler-Vorrichtungen und als Gunn-Effekt-Vorrichtungen bekannt, sind bekannt. Unter Verwendung dieser Vorrichtungen können Hochfrequenzschwingungen erzeugt werden durch Anlegen eines geeigneten Feldes an ein massives (bulk) Halbleiterstück praktisch gleichförmiger Beschaffenheit, das zwei, nur durch eine kleine Energie differ enz voneinander getrennte Energieband-Täler innerhalb des Leitungsbandes besitzt.
Das bisher für Volumeffekt-Halbleiterdioden beste Material ist nleitendes Galliumarsenid, obgleich Volumeffekt-Dioden unter Verwendung von aus größeren η-leitenden Galliumarsenidkristallen geschnittenen Plättchen hergestellt worden sind, haben solche
609822/0857
Plättchen häufig nicht die für optimalen Betrieb erforderliche homogene Beschaffenheit und Freiheit von kristallinen Defekten. Vertrauenswürdiger gleichförmige η-leitende Galliumarsenidschichten können durch epitaktisches Wachstum auf einer Galüumarsenidunterlage höherer Leitfähigkeit erhalten werden. Epitaktisches Wachstum bezieht sich auf ein Verfahren zum Niederschlagen eines Materials auf einer kristallinen Unterlage derart, daß das niedergeschlagene Material einen Kristall bildet, der, im Effekt, die Fortsetzung der Kristallgitterstruktur der Unterlage ist.
Epitaktisch gezüchtete Plättchen können nach folgendem Verfahren hergestellt werden: Eine 4 bis 40 Mikrometer dicke, aktive, n-leitende Galliumarsenidschicht wird auf einer η -leitenden Galliumarsenidscheibe als Unterlage epitaktisch aufwachsen gelassen; die Scheibe
wird auf eine Dicke von etwa 75 Mikrometer geläppt; eine η ■ -Schicht wird auf der aktiven η-Schicht aufwachsen gelassen; ein etwa 1000 A dicker Indium-Go Id-Film wird auf die η -Scheibe aufgedampft und anlegiert; die Scheibe wird in kleine Elemente von etwa 100 χ 100 Mikrometer durch Ritzen und Auseinanderbrecfaen zerteilt; jedes Element wird in einer einzelnen Fassung befestigt, welche die Diode bildet. Neben der Funktion als Unterlage für das epitaktische Wachstum und als mechanische Stütze für die aktive η-leitende Schicht, liefert die η -Scheibe einen Leitfähigkeitsübergang zwischen der n-Schicht
909822/ÖÖ57
und der Metallschicht, um einen guten ohmschen Kontakt zu erhalten.
I I
In ähnlicher Weise ist die η -Schicht zum Erhalt eines ohmschen Kontaktes erforderlich. Wegen des geschichteten Aufbaus, ist der Teil der Diode innerhalb der Fassung als Sandwich-Struktur bezeichnet.
Wärme kann von der aktiven η-leitenden Schicht durch einen wärmeableitenden Zapfen auf der, der η -Unterlage gegenüberliegenden Seite der Vorrichtung wirksam abgeführt werden. Dieses deshalb, weil die Unterlage, die in der Größenordnung von zumindest 50 bis 75 Mikrometer dick sein muß, um selbsttragend zu sein, zu dick ist, um einen nennenswerten Wärmedurchfluß zu erlauben. Es würde wünschenswert sein, das Verlustwärme-Führungsvermögen in einer Volumeffekt-Diode zu erhöhen, weil dann die Diode mit höherer elektrischer Leistung betrieben werden könnte.
Das Überhitzungsproblem bei Volumeffekt-Dioden war so schwerwiegend, daß es zum Entwurf ziemlich aufwendiger Schaltungen anregte, mit denen eine Reihe von Dioden intermittierend - bei zwischen jedem Betriebszyklus zwischengeschaltetem Abkühlungsintervall - betrieben und die Ausgänge der einzelnen Dioden zu einer Dauer strich-Ausgangsleistung kombiniert wurden.
In seiner allgemeinsten Form ist das Verfahren der einleitend be-
90 9 822/0857
schriebenen. Art gemäß der Erfindung gekennzeichnet durch Verwendung der ersten Metallschicht als mechanische Unterstützung für die Halbleiterscheibe, durch Polieren der Scheibe auf eine Dicke kleiner als der vorgeschriebene Wert, durch Erzeugen einer zweiten Metallschicht auf einer Oberfläche des Halbleitermaterials, die der ersten Metallschicht gegenübersteht, wobei die Metallschichten und die Halbleiterschicht eine Sandwich-Struktur bilden, und durch Unterteilen der Sandwich-Struktur in eine Vielzahl Bauelemente.
Im folgenden ist das erfindungsgenaäße Verfahren anhand der Zeichnung beschrieben; es zeigen:
Fig. 1 ein Verfahrenslaufplan zum Herstellen epitaktischer Halbleiterbauelemente entsprechend einer Ausführungsform des erfindungsgemäßen Verfahrens,
Fig. 2 eine schematische Darstellung einer teilweise hergestellten Halbleiteranordnung entsprechend dem Prozeß nach Fig.1,
Fig. 3 eine schematische Teilansicht der Halbleiteranordnung nach Fig. 2 bei einer anderen Fabrikationsstufe,
Fig. 4 eine schematische Darstellung einer Volumeffekt-Halbleiterdiode, die entsprechend dem Prozeß nach Fig. 1 hergestellt worden ist, und
Fig. 5 ein Laufplan einer alternativen Ausführungsform des Ver-
9098 2 2/0857
fahrens, soweit diese von den entsprechenden Verfahrensschritten des Laufplanes nach Fig. 1 abweichen.
Es wurde gefunden, daß eine Galliumarsenidscheibe von Hause aus nicht auf eine Dicke von weniger als etwa 75 Mikrometer herunter~ geläppt oder poliert werden kann, ohne daß die Scheibe und die zugeordneten epitaktischen Schichten beschädigt oder zerstört würden. Dies trifft zumindest auf den Hauptteil solcherart behandelter Scheiben zu. Es wurde jedoch gefunden, daß durch Elektroplattieren der metallisierten η -Schicht vor dem Polieren die Scheibe auf praktisch jede gewünschte Dicke ohne Beschädigung der aktiven epitaktischen n-leitenden Schicht reduziert werden kann. Tatsächlich kann die ganze η -Unterlage entfernt werden, wie dies später noch beschrieben wird.
Der erste anlegierte Kontakt, Silber-Germanium, hat einen höheren Schmelzpunkt als der zweite anlegierte Kontakt, Indium-Gold, der auf der gegenüberliegenden Fläche der Scheibe gebildet wird. Es kann daher die Indium-Gold-Schicht an den Halbleiter bei einer Temperatur unterhalb des Silber-Germanium-Schmelzpunktes anlegiert werden, ohne daß die Silber-Germanium-Schicht beschädigt würde.
Als Ergebnis erhält man epitaktisch aufgewachsene Galliumarsenid-Bauelemente, die eine viel dünnere Halbleitergesamtdicke als die bekannten Vorrichtungen haben, wodurch es ermöglicht wird, während
909822/0857
des Betriebs die Wärme von beiden Seiten der Sandwich-Struktur her abzuleiten. Demgemäß befindet sich jedes Element, das von der Scheibe abgeschnitten worden ist, zwischen relativ massiven Kupferzapfen, um eine Diode zu bilden, die im Dauerbetrieb bei höherer elektrischer Leistung als ähnliche bekannte Vorrichtungen betrieben werden kann. Dieses wird ohne nennenswerte Erhöhung der Fabrikationskosten erreicht, weil die ganze Halbleiterherstellung auf der ganzen Halbleiterscheibe und nicht auf einzelnen Elementen erfolgt.
Bei einer alternativen Ausführungsform wird die ganze η -Scheibe während des Polierens entfernt, und eine zweite η -Schicht wird auf der durch das Polieren freigelegten η-leitenden Schicht aufwachsen gelassen. Dies führt zu einem gegenüber der vorstehenden Ausführungsform und auch gegenüber ähnlichen, bekannten epitaktischen Vorrichtungen symmetrischeren Enderzeugnis.
Der erste Schritt des vorliegenden Verfahrens (Fig. 1 und 2) ist den bekannten Epitaksieverfahren ähnlich. Eine Scheibe 10 mit einer typischen Dicke von 500 Mikrometer wird von.einem η -Galliumarsenid-Kristallstab eines typischen Durchmessers von 2 bis 3 crn abgeschnitten. Auf der η -Scheibe 10 läßt man eine n-leitende Galliumarsenidschicht 11 epitaktisch aufwachsen. Die η-Schicht wird zumeist 5 bis 25 Mikrometer dick gewählt, ein Wert, der für den
909822/0657
späteren Betrieb der Diode bei Frequenzen ina Gigahertz-Bereich geeignet ist. Die Ladungsträgerkonzentration, die zur η-Leitfähigkeit führt, kann im Bereich von 10 bis 10 Ladungsträger/cm liegen.
Der Zweite Schritt ist die Züchtung einer η -Galliumarsenid-Schicht 12 auf der Oberfläche der η-Schicht. Der Ausdruck η bezeichnet eine gegenüber η-Leitfähigkeit relativ höhere Ladungsträgerkonzen-
tnation, während der Ausdruck η eine höhere Leitfähigkeit als η bezeichnet. Die Ladungsträgerkonzentration der η -Scheibe liegt
17 18 3
typischerweise zwischen 10 und 2x10 Ladungsträger/cm , wäh-
++ 19 20
rend die der η -Schicht in der Größenordnung von 10 bis 10
3 ++
Ladungsträger/cm liegen kann. Der Zweck der η -Schicht ist, einen Leitfähigkeitsübergang zwischen der aktiven η-Zone und einem nachfolgend aufgebrachten Metallkontakt zu bilden, um dadurch einen guten ohmschen Kontakt zu erhalten. Während es im allgemeinen als bequemer gefunden wurde, eine η -Schicht epitaktisch zu züchten, könnte die Schicht 12 auch von irgendeiner η -Leitfähigkeit sein, die geeignet höher ist als die Leitfähigkeit der n-Schicht 11.
Der dritte Schritt ist die Metallisierung der Oberfläche der η -Schicht. Dieses erfolgt durch Aufdampfen einer Mischung von annähernd 95 Gewichtsprozent Silber und 5 Gewichtsprozent Germanium zum Erhalt eines etwa 1000 R. dicken Filmes 13. Das Ganze wird dann auf etwa
909822/0857
6OO°C erhitzt, um den Film 13 an die Schicht 12 zum Erhalt eines niederohmigen Kontaktes anzulegieren. Wie noch verständlich wird, wird die Silber-Germanium-Kombination wegen ihres relativ hohen Schmelzpunktes gewählt. Andere Metallegierungen können gleichfalls verwendet werden, beispielsweise Silber-Indium-Germanium oder auch reines Silizium.
Der vierte Schritt ist die Elektroplattierung der metallisierten Oberfläche mit einer relativ dicken Gold- oder Silberschicht 15. Wie bekannt, sollte die Gold- oder Silberschicht 15 langsam aufplattiert werden, so daß die Kombination der Schichten 12, 13 und 15 einen, guten ohmschen Kontakt mit der aktiven Schicht 11 bilden.
Die Dicke der η -Scheibe 10 wird dann reduziert, typischerweise durch Läppen oder Polieren der oberen Oberfläche 16 mit einer sich drehenden Läpp-Platte 17 und mit einer geeigneten chemischen Schleifmittelmischung auf der oberen Oberfläche 16, Die Läpp-Platte 18 hat üblicherweise eine Dicke von 0, 64 cm, einen Durchmesser von 20, 3cm und wird mit 50 Umdrehungen pro Minute gedreht. Das Polieren reduziert die Dicke der η -Scheibe auf etwa 5 Mikrometer, so daß die Scheibe nach dem Polieren die in Fig. 2 gestrichelt gezeichnete obere Oberfläche 161 besitzt. Es ist nur wegen der mechanischen Unter- , Stützung durch die vorher aufgebrachte relativ dicke Metallschicht 15
909822/0857
möglich, die Halbleiterscheibe auf eine sehr kleine Dicke herunter zu polieren. Untersuchungen haben gezeigt, daß die Schicht 15 zumindest 10 Mikrometer dick sein muß, um eine Beschädigung der Sandwich-Struktur während des Polierens zu vermeiden, obgleich, wie erwähnt, eine Dicke von etwa 50 Mikrometer vorgezogen wird.
Die Oberfläche 161 wird als nächstes mit einem dünnen Film 18 aus 90 Gewichtsprozent Indium und 10 Gewichtsprozent Gold metallisiert, und zwar durch Aufdampfen in einer annähernden Dicke von 1000 A. Das Ganze wird dann auf 500 C erhitzt, um die Indium-Gold-Schicht in die η -Scheibe 10 einzulegieren. Da der Schmelzpunkt der Silber-Germanium-Schicht 13 (Fig. 2) bei 600 C liegt, wird diese Schicht nicht durch das Anlegieren des Indium-Gold-Films beeinträchtigt.
Der nächste Schritt (Fig. 3)'ist die Elektroplattierung der metallisierten Oberfläche 161 mit einer Gold- oder Silberschicht 19, die ähnlich wie die Schicht 15 annähernd 50 Mikrometer dick ist. Wie vorhin, sollte das Elektroplattieren langsam erfolgen, um gute Haftung sicherzustellen.
Zu diesem Zeitpunkt ist die Scheibe zum Erhalt der Sandwich-Struktur vollständig verarbeitet worden, und der nächste Schritt ist das Zerschneiden der Anordnung in einzelne Elemente, von denen ein jedes zur Konfektionierung als gesonderte Volumeffekt-Diode geeignet ist.
909822/0857
AO
Die Metallschichten 19 und 15 können wegen ihrer Dicken nicht mit Hilfe eines Gravierstiftes oder dgl. geschnitten werden, sie müssen vielmehr geätzt werden.
Eine Maske 20 wird zur Definition der einzelnen Elemente verwendet, sie hat, wie bekannt, typischerweise Matrix- oder Gitterform. Da die Metallschichten 19 und 15 einzeln geätzt werden müssen, werden Ausrichtbohrungen 21 und 22 gleichzeitig durch die Maske 20 und die Sandwich-Struktur gebohrt. Die Bohrungen 21 und 22 werden vorzugsweise in bekannter Weise durch Laser-Bohren mit einem Durchmesser von 100 Mikrometer hergestellt. Die obere Oberfläche 24 wird mit einem Fotolack-Film beschichtet und durch die Maske 20 hindurch zur Definierung des Ätzmusters auf dem Fotolack-Film belichtet. Die Maske 20 wird dann zur Belichtung eines ähnlichen Fotolack-Films auf der Oberfläche 25 der Metallschicht 15 benutzt, wobei die Bohrungen 21 mit den Bohrungen 22 in der Sandwich-Struktur ausgerichtet werden.
Nach Belichtung des Fotolacks erfolgt die erste Ätzung mit Hilfe eines geeigneten Ätzmittels, beispielsweise einer wässrigen Jod-Kalium- · jodid-Lösung, um die Metallschichten 19 und 15 durchzuätzen. Danach wird die Scheibe einem Halbleiterätzmittel ausgesetzt, beispielsweise einer Lösung aus 3 Teilen Schwefelsäure, 1 Teil Wasserstoffperoxyd
909822/0857
und 1 Teil Wasser oder alternativ einer wässrigen Lösung von Metanol und Brom. In jedem Fall ätzt das Ätzmittel den Halbleiter durch, wobei die geätzten Metallschichten 19 und 15 als Masken wirken. Die auf diese Weise definierten einzelnen Elemente haben typischerweise Quadratform der Größe 100 χ 100 Mikrometer.
Jedes einzelne Element 28 (siehe Fig. 4) kann dann durch Warmpreßschweißung zwischen einer Gold- oder Silberkappe 29 und einem Goldoder Silber-plattierten Kupferzapfen 30 befestigt werden. Die Goldoder Silberkappe 2 9 wird dann an einen Kupferzapfen 31 angelötet, um die dargestellte Anordnung zu erhalten. Das Ganze wird dann vorzugsweise mit einer geeigneten Verkapselungsverbindung, \rtie die bekannten Siliziummischungen verkapselt.
Die aktive n-Zone 11 der fertigen Diode ist von ihren gegenüberliegenden Metallkontakten durch inaktive halbleitende Schichten 10 und 12 getrennt, die je nur in der Größenordnung von 1 bis 5 Miktometer dick sind. Als Ergebnis erhält man Wege niedrigen thermischen Widerstands von der aktiven Zone 11 zu den Kupfer zapfen 30 und 31, die beide als Wärmesenken wirken. Wegen dieser Wärmesenken auf beiden Seiten kann gezeigt werden, daß die Diode nach Fig. 4 annähernd das doppelte Verlustwärme-Führungsvermögen gegenüber den gegenwärtigen epitaktisch gezüchteten Volumeffekt-Galliumarseniddioden besitzt, diese
909822/0857
Diode ist daher in der Lage bei viel höheren Leistungswerten betrieben zu werden. Diese Vorteile erhält man, ohne daß die den Epitaxie Verfahren eigene Qualität beeinträchtigt wird und ohne wesentliche Verkomplizierung oder Kostenerhöhung.
Fig. 5 zeigt die Verfahrensschritte, die alternativ zu den Schritten 4, 5 und 6 des Verfahrenslaufplans nach Fig. 1 verwendet werden können. So kann gleichzeitig mit dem Einlegieren des Gold-Germanium-Films dieser an eine 50 Mikrometer dicke Gold- oder Silberfolie bei 600 C befestigt werden. Beim Verfahrensschritt 5 wird, statt die Dicke der η -Scheibe 10 der Fig. 2 lediglich zu reduzieren, die ganze η -Scheibe durch Polieren entfernt, bis die η-leitende Schicht 11 freiliegt. So-
I ι
dann läßt man eine η -Schicht auf der freiliegenden Oberfläche der n-Schicht 11 epitaktisch aufwachsen. Als nächstes wird der Indium-Gold-Film auf die η -Schicht für die nachfolgende Elektroplattierung und für die weitere Verarbeitung wie nach Fig. 1 aufgedampft. Diese alternative Verfahrensweise führt zu Volumeffekt-Vorrichtungen wie nach Fig. 4, bei denen die inaktive Schicht 10 die gleiche Leitfähigkeit wie die Schicht 12 besitzt. Hierdurch wird die Vorrichtung symmetrisch, und es wird die Möglichkeit ausgeschlossen, daß die Schicht 10 als Bestandteil des aktiven Elementes während des Betriebs der Diode wirken kann.
909822/0857

Claims (6)

Al Patentansprüche
1. Verfahren zum Herstellen von Halbleiterbauelementen durch Erzeugen einer Scheibe aus Halbleitermaterial einer ersten Leitfähigkeit, wobei die Scheibe zu fragil ist, um auf eine Dicke kleiner als ein vorgeschriebener Wert zu polieren, durch Erzeugen einer Schicht aus Halbleitermaterial auf einer Oberfläche der Scheibe sowie einer ersten zumindest 10 Mikrometer dicken Metallschicht auf der Halbleiter schicht, gekennzeichnet durch Verwendung der ersten Metallschicht (15) als mechanische Unterstützung für die Halbleiterscheibe (10), durch Polieren der Scheibe auf eine Dicke kleiner als der vorgeschriebene Wert, durch Erzeugen einer zweiten Metallschicht (19) auf einer Oberfläche (161) des Halbleitermaterials, die der ersten Metalischicht (15) gegenübersteht, wobei die Metallschichten (15, 19) und die Halbleiterschichten (11,12) eine Sandwich-Struktur bilden, und durch Unterteilen der Sandwich-Struktur in eine Vielzahl Bauelemente {28).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht erzeugt wird durch Erzeugen einer ersten Halbleiterschicht (11) auf der Scheibe (10) mit einer gegenüber der Scheibe verschiedenen Leitfähigkeit und durch Erzeugen einer zweiten HaIb-
909822/0857
leiter Schicht (12) auf der ersten Halbleiter schicht (11) mit einer gegenüber der ersten Halbleiter schicht (11) verschiedenen Leitfähigkeit.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch den Polierschritt alles Material der ersten Leitfähigkeit der Halbleiterscheibe (10) entfernt wird, wodurch eine Oberfläche der Schicht aus Halbleitermaterial (11, 12) freigelegt wird.
4. Verfahren nach Anspruch 3, bei dem die Halbleitermaterial-Schicht aus einer ersten und einer zweiten Schicht von unterschiedlicher Leitfähigkeit aufgebaut ist, gekennzeichnet durch Erzeugen einer dritten
I I
Halbleiterschicht (n ) auf der freiliegenden ersten Halbleiter schicht (11), und zwar mit praktisch der gleichen Leitfähigkeit wie die zweite Halbleiter schicht (12).
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht (15) erzeugt wird durch Erhitzen eines ersten Metalls zur Anlegierung desselben an die Schicht aus halbleitendem Material (11,12) und daß die zweite Metallschicht (19) erzeugt wird durch Erhitzen eines zweiten Metalls auf eine Temperatur, die oberhalb des Schmelzpunktes dieses Metalles, aber unterhalb des Schmelzpunktes des ersten Metalles liegt, und durch Anlegieren des zweiten Metalls
909822/0857
an eine Oberfläche (16!) der Halbleitermaterialscheibe (10) die der ersten Metallschicht (15) gegenübersteht.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die Scheibe (10) η -leitendes Galliumarsenid verwendet wird und daß die erste Halbleiterschicht (11) erzeugt wird durch epitaktisches Aufwachsenlassen einer η-leitenden Galliumarsenidschicht auf der Oberfläche der Scheibe.
909822/0857
DE19681800608 1967-10-05 1968-10-02 Verfahren zum Herstellen von Halbleiterbauelementen Pending DE1800608A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67313967A 1967-10-05 1967-10-05

Publications (2)

Publication Number Publication Date
DE1800608A1 true DE1800608A1 (de) 1969-05-29
DE1800608B2 DE1800608B2 (de) 1971-02-11

Family

ID=24701463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681800608 Pending DE1800608A1 (de) 1967-10-05 1968-10-02 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (7)

Country Link
US (1) US3490140A (de)
BE (1) BE721623A (de)
DE (1) DE1800608A1 (de)
FR (1) FR1587794A (de)
GB (1) GB1228199A (de)
NL (1) NL6814238A (de)
SE (1) SE333611B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6900787A (de) * 1969-01-17 1970-07-21
GB1286674A (en) * 1969-06-10 1972-08-23 Secr Defence Transferred electron devices
JPS5510993B1 (de) * 1969-08-07 1980-03-21
JPS5624369B2 (de) * 1971-11-25 1981-06-05
JPS499165U (de) * 1972-04-28 1974-01-25
DE2327878C3 (de) * 1973-06-01 1978-09-28 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
US4186410A (en) * 1978-06-27 1980-01-29 Bell Telephone Laboratories, Incorporated Nonalloyed ohmic contacts to n-type Group III(a)-V(a) semiconductors
JPS5784135A (en) * 1980-11-14 1982-05-26 Toshiba Corp Manufacture of semiconductor element
GB2245421A (en) * 1990-06-20 1992-01-02 Philips Electronic Associated Gunn effect device having a heat sink

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3391023A (en) * 1965-03-29 1968-07-02 Fairchild Camera Instr Co Dielecteric isolation process
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
US3457123A (en) * 1965-06-28 1969-07-22 Motorola Inc Methods for making semiconductor structures having glass insulated islands
US3400309A (en) * 1965-10-18 1968-09-03 Ibm Monolithic silicon device containing dielectrically isolatng film of silicon carbide
US3423823A (en) * 1965-10-18 1969-01-28 Hewlett Packard Co Method for making thin diaphragms

Also Published As

Publication number Publication date
GB1228199A (de) 1971-04-15
NL6814238A (de) 1969-04-09
US3490140A (en) 1970-01-20
DE1800608B2 (de) 1971-02-11
BE721623A (de) 1969-03-03
SE333611B (de) 1971-03-22
FR1587794A (de) 1970-03-27

Similar Documents

Publication Publication Date Title
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2258444A1 (de) Verfahren und herstellung von elektrischisolierenden zonen in optischen bauelementen
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2040911A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE1800608A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE68922293T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE2002810A1 (de) Halbleiterbauelement zum Erzeugen oder Verstaerken von Mikrowellen
DE2509585A1 (de) Halbleiterelement und verfahren zu dessen herstellung
DE1113035B (de) Flaechendiode mit einem scharfen pn-UEbergang und Tunneleffekt sowie Verfahren zu ihrer Herstellung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2130624A1 (de) Verfahren zur Herstellung ultraduenner Halbleiter-Wafer
DE1911335A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2153196A1 (de) Elektrolumineszenz-Anzeigevorrichtung
DE1292758B (de) Elektrisches Halbleiterbauelement
DE69001016T2 (de) Verfahren zur herstellung von wolfram-antimon ohmischen kontakten mit niedrigem widerstand auf iii-iv halbleitermaterialien.
DE3604260A1 (de) Fluessigkeitsepitaxieverfahren
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht
DE2709628A1 (de) Verfahren zum herstellen von halbleitern
DE1035780B (de) Transistor mit eigenleitender Zone
DE1061907B (de) Verfahren zur Herstellung von Flaechen-Halbleiterkristalloden mit mindestens zwei verschmolzenen Halbleiterteilen vom entgegengesetzten Leitfaehigkeitstyp

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971