DE1439935A1 - Halbleitereinrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitereinrichtung und Verfahren zu deren Herstellung

Info

Publication number
DE1439935A1
DE1439935A1 DE19621439935 DE1439935A DE1439935A1 DE 1439935 A1 DE1439935 A1 DE 1439935A1 DE 19621439935 DE19621439935 DE 19621439935 DE 1439935 A DE1439935 A DE 1439935A DE 1439935 A1 DE1439935 A1 DE 1439935A1
Authority
DE
Germany
Prior art keywords
conductivity
oxide
layer
exposed
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19621439935
Other languages
English (en)
Inventor
Roger Edwards
Iwersen John Eric
Loar Howard Hunt
Ross Ian Munro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1439935A1 publication Critical patent/DE1439935A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

WEbTERIi ELECTRIC COMPAlTi, Incorporated Edwards-Iwersen-
Loar-Jioss 1-2-2-17
195 Broadway, Sew York 7, N. Y., ÜÖA
HalbleitereinriGhtung und Verfahren zu deren Herstellung
Die Erfindung bezieht sich auf Halbleitereinrichtungen und Verfahren zu deren Herstellung. Insbesondere befasst sich die Erfindung mit Ausbildungen von öilizium-Halbleitereinrichtungen, die durch Verfahren erhalten werden, die in neuer Weise die Schritte des Oxydmaskierens, des Wachsens eines Halbleiterfilmes, der tfremdstoff-Diffusion und des Metallniederscnlages zusammenfassen.
Der Zweck der Erfindung bezieht sich deshalb allgemein auf verbessert· Halbleitereinricntungen. Ein weiterer Zweck besteht In leichteren Verfahren zur Herstellung von Halbleitereinrichtungen· Darüberhinaus bezweckt die Erfindung ein Verfahren zur Herstellung von Einrichtungen, die bisher praktisch nicht verwirklicht werden konnten.
einem Merkmal enthält das Verfahren nach der Erfindung das Hiedersohlagen von filmen aus Halbleitermaterial, von denen Teile als Einkristallmaterial wachsen und andere Teile in polykristalliner form wachsen.
Bei einer besonderen Ausführungsform des Verfahrens nach der Erfindung ist eine Siliziumscheibe aus einem Einkristall mit n-Leitfahigkeit auf einer größeren fläche mit einem Überzug
809813/036$
aus Siliziumoxyd .verseilen, mit Ausnahme einer besonders freigelassenen Fläche, die vorteilhafterweise in der Mitte angeordnet Ist. Ein Silizium-Halbleitermaterial mit p-Leitfählgkeit wird dann aus dem Dampfzustand auf die größere, oxydmaskierte Fläche der Scheibe niedergeschlagen,. Diese niedergeschlagene. Halbleitersciilelit ist in ihrer Struktur Iia allgemeinen in den Teilen, die auf dem Oxydüberzug niedergeschlagen sind, polykristallin* jedoch in dem Teil, der auf der freigelassenen iiinkristallunterlage ist, einkristallin oder epitaxial.
.Daraufhin wird ein weiterer Oxjdüberzug auf dieser gesamten niedergeschlagenen HalbleiterschlcJat gebildet, mit Ausnahme eines Mittelstückes des Einkristallteiles, das kleiner als der gesamte Teil ist. Dieses mittlere freigelassene Stück wird dann vorzugsweise durch Dampfdiffusion in n-Leitfähigkeit bis zu einer Tiefe umgewandelt,, die kleiner als die Dicke der vorher niedergeschlagenen p-ScIalcht ist. Der Fläohenoxydüberzug wird dann entfernt. Eine metallische, punktförmige Elektrode wird an der Fläche des diffundierten η-Teiles angebracht, die nun die Emitterzone eines Transistars bildet. Ein metallischer Ring wird dann, an der großen Fläche des polykristallinen Bereiches angebracht, um die p-Schicht, die als Basiszone dient» su kontaktieren«, Zuletzt stellt eine Elektrode geringen Widerstandes an der fiückfläche der Scheibe In gleicher ffeise einen Kontakt mit der n-Unterläge her, welche als Kollektorzone des Transistors bildet·
Das Verfahren nach der Erfindung stellt somit in einfacher Waise Einrichtungen mit einem p-n—Übergang her, bei denen das
Ausmaß des Kollektorübergänges durch, eine Oxydüberzug-Maske bestimmt wird, die ein Teil der fertigen Anordnung wird. Ein Merkmal des Verfahrens bestellt darin, daß ein Transistor mit Emitter- und Kollektor-p-n-Übergängen von im wesentlichen derselben Fläche hergestellt werden kann. Diese symmetrische i'ransistoranordnung ermöglicht eine niedrige Sättigungsspannung (V ), was die Fähigkeiten der Einrichtung mit einer Schaltung erhöht.
Darüberhinaus wird durch Umkehr der vorstehend beschriebenen Anordnung, so daß die ursprüngliche Unterlage den Emitterbereich bildet, und durch Herstellen einer Mehrzahl von unterschiedlichen Basisbereichen und Kollektorbereichen eine sehr zweckmäßige Einrichtung mit gemeinsamemEmitter]« erhalten. Eine solche Anordnung mit gemeinsamem Emitter ermöglicht eine Einrichtung einheitlicher Art, die insbesondere für Anwendungen bei logischen Schaltungen zweckmäßig ist. Brauchbare Anordnungen mit gemeinsamem Emitter sind, vom praktischen Standpunkt gesehen, bisher tatsächlich nicht verwirklicht worden.
Ein weitere» Merkmal des Verfahrens nach der Erfindung stellt eine Ausführungsart dar, bei der wenigstens ein p-n-Übergang mit einer Grenzschicht hergestellt wird, die vollständig abgedeckt ist und von der umgebenden Atmosphäre geschützt ist.
Beispielhafte Ausführungsforiaen der Erfindung sind in der Zeichnung dargestellt, und zwar sind
Fig. 1-4 schematiscne Schnitte einer Halbleiterscheibe, die die aufeinanderfolgenden Herstellungsschritte nach dem erfindungsgemäßen Verfahren zeigen, Pig. 5 eine Aufsicht auf den in Fig. 4 im Schnitt
dargestellten Tranaistor p
• · ' BADORIQINAL
.601013/0361
. 6 ein schnitt eines gemäß der Erfindung hergestellten Transistors mit einem zusätzlichen Bereich hohen spezifischen Widerstandes und
Fig, 7 und 8 Schnitte anderer Halbleitereinrichtungen, die nach dem erfindungsgemäßen Verfahren hergestellt sind*
Die Herstellung einer Einrientung nach der Erfindung beginnt gemäß Pig. 1 mit einer Mnkristallscheibe 11 aus Silizium einer bestimmten Leitfähigkeit, bei der besonderen Ausführungsform aus stark dotiertem η-Silizium. Das Verfahren kann im allgemeinen mit einem relativ großen Materialstreifen ausgeführt werden , auf dem eine Mehrzahl von einzelnen Einrichtungen hergestellt wird. In der Zeichnung ist nur ein Teil des Streifens dargestellt, was jedoch ausreicht, um die Herstellung einer einzelnen Einrichtung zu zeigen;
Auf einer großen Fläche des Streifens wird ein Überzug 12 aus Siliziumoxyd (SiO2) gebildet, der auf dem Teil 15 nicht durchläuft, sondern vielmehr die Einkristall-Unterlage freiläßt. Diese Anordnung kann zweokmäßigerweise durch Anwendung eines Verfahrens der thermalen Oxydfilmbildung oder durch Niederschlag eines Siliziumoxydes mittels Dampf hergestellt werden. Der freigelassene Teil 13 wird dann, vorzugsweise durch Anwenden eines Photowiderstandsverfahrens hergestellt. Die teilweise maskierte Siliziumunterlage wird dann einem Dampfniederschlag aus Silizium ausgesetzt, um die in Fig« 2 dargestellte Anordnung zu erhalten. Vorzugsweise ist der*Mittelteil 15 dta niedergeschlagenen Materials, der auf der Einkristall-Unterlage ruht, gleichermaßen monokristallin. Der Umfangeteil 14-dee Filmes, der epitaxial auf der Oxidschicht niedergeschla-
bad omsrnmo
U39935
gen ist, besteht vorzugsweise aus poly kristallinem Silizium. Bei einer "bevorzugten Ausfünrungsform wird der niedergeschlagene Film 0,002 mm stark gemacht. Bis zu diesem Punkt ist mit dem erfindungsgemäßen Verfahren ein Halbleiterelement hergestellt worden, das nur das Anbringen metallischer Elektroden an den gegenüberligenden Flächen und die Zuführung von leitungen erfordert, um eine Diode zu bilden, Eine solche Diode hat den Vorteil, daß die Grenzen des p-n-Überganges nicht eine Fläche durchschneiden und somit stabiler sind als bei Anordnungen, bei denen eine p-n-Überg'angsgrenze freigelassen wird. Insbesondere kann ein zufriedenstellender elektrischer Kontakt mit der niedergeschlagenen p-Zone dadurch erhalten werden, daß metallische Elektroden auf einem beliebigen Teil der oberen Fläche der Scheibe, der den polykristallinen Teil enthält, angebracht werden.
Gemäß der Erindung kann die Herstellung fortgesetzt werden, um eine Halbleitereinrichtung mit drei Bereichen herzustellen, die durch Anbringen eines weiteren Überzuges 16 aus Siliziumoxyd auf die obere Seite der vorher niedergeschlagenen Filme und Schiohten als Transistor verwendbar gemacht wird. Wiederum wird ein Teil des Oxydüberzuges entfernt, um die darunterliegende Silizium-Unterlage freizulegen.Diese freigelegte !fläche ist kleiner als die Fläch· des Einkriatall-Jdittelteiles· Das Halbleiterelement wird dann einer Dampfdiffusion mit einem n-Fremdetoff, vorzugsweise Phosphor ausgesetzt, welche die Leitfähigkeit des Teiles 17 des Einkristallmaterials, das unter der freigelassenen Mittelfläohe liegt, ändert. Vorzugsweise hat der η-Bereich eine Tiefe von 0,001 mm. Daraufhin wird das Element in Flußsäure behandelt, um den Fläohenoxyd-
BAD OWGJNAiI 809813/0361
überzug 16 zu entfernen.·Eine metallische Mittelelektrode wird auf der Fläche des n-Bereiches 17 und eine Hingelektrode an der polykristallinen Schicht 14 angebracht. Vorteilhafter-■ weise kann die Oxydschicht lediglich teilweise durch ein Photowiderstands-Verfahren entfernt werden, um die Bildung der Basiselektrode zu ermöglicnen. In einem solchen Falle bildet die Oxydschicht einen Schutzüberzug über einem, i'eil der Fläche der Einrichtung. Die Elektrode 18 bildet somit die Emitterverbindung und die Elektrode·19 die .Basisverbindung. Eine zusätzliche metallische schicht kann auf die Bodenfläche der Scheibe plattiert werden, um eine Elektrode zu der Kollektorzone 11 zu bilden, welche die ursprüngliche Silizium-Unterlage enthält. Die Hing- und'Punktform der Elektrode ist in der in Fig. 5 dargestellten Ansicht der oberen Fläche der vollständigen .Einrichtung zu sehen. Wie schematisch, in Fig. 4 dargestellt ist, kann der Halbleiter in eine Umhüllung eingebaut und eingekapselt werden.
Eine Betrachtung der Darstellungen zeigt die Vorteile dieser besonderen Anordnung und das Verfahren zu deren Herstellung. Im besonderen ist die Fläche des Kollektorüberganges durch das Ausmaß der ursprünglichen Oxydmaske 12 und der freigelassenen Fläche 13 bestimmt. Diese Fläche ist mit der Fläche dta diffundierten Teiles 17 vergleichbar, die gleichermaßen durch eine Oxydmaske bestimmt wird. Gleichzeitig ermöglicht das Verfahren die Verwendung einer Diffusion aus dem festen Zustand, um die Dicke des Basisbereiches genau zu bestimmen, der für den Betrieb bei hohen Frequenzen vorzugsweise klein ist; Die Anbringung von Elektroden, insbesondere an dem Basisbereich, wird des weiteren dadurch vereinfacht, daß ein relativ großer Bereich der großen. Fläche der Scheibe zum An-
BAD ORIGINAL
bringen der Ringelektrode * 19 verfügbar ibt.
Darüberhinaus können bei einem anderen Verfahren zum Herstellen einer Halbleitereinrichtung mit drei Bereichen, insbesondere für Anwendungen bei Hochfrequenztransistoren, die aufeinanderfolgenden Schritte des Wachsens des Halbleiterfilmee und der Diffusion vorteilhafterweise umgekehrt werden. Insbesondere kann das Unterlagematerial 11 der Fig. 1 ursprünglich einen p-n-Übergang enthalten, der durch eine anfängliche Diffusion erzeugt worden ist. Bei einer solchen Anordnung bildet der Leitfähigkeitebereich nahe der oberen Fläche den Basisbereicn des '.Transistors. Auf dieser oberen Fläche werden mehrere .'.leine Emitterbereiche durch Wachsen eines Halbleitermateriala einer Leitfähigkeit, die der Leitfähigkeit des Basisbereiches entgegengesetzt ist, hergestellt, ümitterbereiche können sehr klein sein und sind durch Flächen bestimmt, die aus dem Qacydüberzug ausgeätzt worden sind.
Wenn es erwünscht ist, den querschnitt des Kollektorüberganges von solchen !Transistoren zu verringern, kann die Notwendigkeit, eine solcne Verringerung durch Ätzen zu erreichen, durch ein anfängliches Diffundieren vermieden werden, das lediglich auf die Basisbereiche beschränkt ist, vorzugsweiseJdurctsjVerwendung von Oxydmaskierung. Daraufhin können die Emitterbereiche von geringerer Fläche als die Basisbereicne auf der oberen Fläche der Basisbereiche wacnsen, wie dies oben beschrieben worden ist.
Obwohl die vorangehend beschriebenen Anordnungen die Aufteilung von mehreren Elementen in getrennte Transistoren bein-
"·.■·■■■ BAD ORIGINAL
haltet, worauf often. Bezug genommen worden ist, kann die ungeteilte Anordnung als eine Einrichtung mit gemeinsamem Emitter verwendet werden, wobei der Unterlagebereich 11 als Emitter dient und mehrere Leitungen an den verschiedenen Basis- und Kollektor!)ereichen angebracht sind. Eine solche Anordnung hat wegen ihrer Übergangssymmetrie besondere Vorteile für Schaltzweeke.
Weitere Änderungen dieses besonderen Verfahrens der Erfindung können verwendet werden, um umfangreichere Einrichtungen mit besonderen Anwendungen herzustellen. In Fig. 6 ist ein !Transistor dargestellt, der Im allgemeinen nach dem oben be— . sehriebenen Verfahren mit dem zusätzlichen Merkmal,, daß das anfänglich niedergeschlagene Halbleitermaterial ein n-Material (v) hohen spezifischen rfiderstandes ist, hergestellt worden ist. Dies ergibt eine Anordnung mit besonders vorteilhaften Eigenschaften für hohe Schaltgeschwindigkeiten und für eine Verstärkung im Hochfrequenzbereich.
Die Erfindung bezieht sich darüberhinaus insbesondere auf die Herstellung von mehrschichtigen Einrichtungen, bei denen die Anbringung der Elektroden in einfacher Weise erfolgen kann. Fig. 7 zeigt eine andere Ausführungsform der Herstellung einer Transistoranordnung, die mit einer Silizium-Unterlage 71 aus einem Material (n+) geringen spezifischen Widerstandes beginnt, Eine Oxydschieht 72 ist auf einer Fläche dieser Unterlage gebildet und eine Schicht 74 aus einem Metall mit einer relativ honen Schmelztemperatur (schwtr schmelzbares Metall)·, vorzugsweise Tantal oder Molybdän, wird dann auf die obere Fläche der Oxydschicht gespritzt. Eine Photowiderstandsmaske wird
BADORIGfNAL 809813/0361
dann auf der Fläche der Metallschicht 741 die alles außer einem Mittelteil bedeckt, gebildet. Durch chemisches Ätzen werden der unmaskierte Teil der Metallschicht und die darunterliegende Oxydschicht entfernt, um einen Teil der Einkristall-Unterlage freizulegen. Eine Schicht aus Silizium mit einer p-Leitfähigkeit wächst dann durch Dampf nie der schlag auf dieser Fläche der Scheibe, wobei der Mittelteil 75 eine Einkristallanordnung bildet, während der Umfangsteil 76 aus polykristallinen! Material besteht. Der Film wächst bis zu einer ausreichenden Tiefe, um eine nachfolgende Diffusion eines n-Fremdstoffes, z, B. Phosphor, in den Flächenteil 77 zum Herstellen einer Emitterzone zu ermöglichen.
Der Einschluß der Schicht 74 aus schwer schmelzbarem Metall zusätzlich zur Erzeugung einer geeigneten Anordnung zum Anbringen einer Leitung an einen Bereich mit einer Zwischen— leitfähigkeit ermöglicht bei dieser besonderen Ausführungsform eine verbesserte seitliche Leitfähigkeit für den Basiskontakt und einen Schutz für die darunterliegende Oxydsohlent.
Ein anderes Verfahren, um diese Anordnung zu erhalten, beinhaltet den Niederschlag einer ersten Oxydschicht auf dem Unterlagematerial , woraufhin ein Niederschlag der Metallschicht und zuletzt die Bildung einer darüberliegenden Oxydschicht folgt. Ein "Fenster" durch alle drei Schichten wird dann durch eine Photowiderstandsmaske und eine Reihe von chemischen Ätzvorgängen erzeugt, so daß ein Teil der Fläche der Unterlage freigelegt wird. Diesem Vorgang folgen dann die oben erwähnten-Schritte ohne einen weiteren Niederschlag auf Oxyd- oder Metall-
BAOOWGfNAt 809813/0381
schichten. Insbesondere wird der n++Teil 73 durch Diffusion hergestellt und der epitaxlale Mittelteil durch Niederschlag, wie vorstehend beschrieben worden ist, erzeugt, woraufhin die ' letzte Diffusion des n-Bereiches 77 folgt. Dieses abgewandelte Verfahren ergibt vom Standpunk't der .Registrierung Vorteile, da dasselbe "fenster" sowohl für die Diffusion als auch für das epitaxiale Wachsen verwendet wird.
Bei der Einricntung der Fig. 8 ist eine Vierschicht-Anordnung mit einer 'Trägerschicht hohen spezifischen voider Standes zwischen zwei Bereichen hergestellt, wobei die elektrischen Kontakte an allen leitfähigen Zonen gewünschtenfalls angebracht werden. Der Aufbau der Anordnung ist im allgemeinen der Anordnung gleichartig, die oben im Zusammenhang mit !'ig. 7 mit Zwischenschichten aus schwer schmelzbarem Metall zum Herstellen von Kontakten zu den Bereichen mit einer Zwischenleitfähigkeit beschrieben worden ist. Die Anbringung der Leitungen an diese Schichten 84 und 88 aus schwer schmelzbarem Metall kann durch Entfernen der Umfangsteile der Scheibe, z. B. mittels Ätzen oder Ultraschallschneiden, erleichtert werden, wodurch die Umfangsflache der Metallschichten freigelegt wird.
Das beschriebene Verfahren kann lediglich auf einen begrenzten Bereich eines großen Halbleiterkörpers, ζ. B. bei der Herstellung einer zusammengefaßten Schaltungseinrichtung, angewendet werden. Die Scheibe kann ein besonderer Teil eines großen Halbleiterkörpera sein.
BAD 809813/03Ct

Claims (2)

  1. /Patentansprüche
    Verfahren sur Herstellung einer Halbleltereinriohtung, bei de« eine Scheibe και «onokristttlllnea Halbleitermaterial einer Leitfähigkeit alt ersten and «weiten gegenüberliegende« grosser en Flächen hergestellt wird und ein erster Gxydöber-■ttg «of einer der flächen gebildet wird, der eine kleine Fläche unbedeckt lässt, dadurch gekenne«lehnet, dass auf der kleinen Fläche and den ersten OxydÜberaug ein erster film eaa nalbleltermaterial niedergeschlagen wird, dessen Leitfähigkeit von der Leitfähigkeit des !Teiles der Scheibe verschieden 1st, der unmittelbar an dem niedergeschlagenes Film anliegt, und dass gesonderte Kontakte geringen \r !Geratendes an beide flachen der £ciieil>s angebracht werden*
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach de« Bledersohlagen des Halblelterfllmes ein aweiter Oxyd-Bbersug eof de« FiIa alt Ausnehme einer fläche koaxial su der anfänglich freigelassenen Fläche der Scheibe niedergeschlagen wird, dass ein Fremdstoff von dem nledergesehlftgana« 711a entgegengesetzter Leitfähigkeit in den frelgelasaeaait ttalbleiterfila eindiffundiert wird, dass ein ieil des swelt·« QxydBbersuges entfernt wird und dass gesonderte obajtche Koatakte an de« diffundiertes Bereich, an eine« IeIl des aaf ie« ersten OxydÖbenuf sledergesohlsgenen Ealbleiterfil«· und an der Seheibe angebracht werden«
    BAD ORfGHNAL 609813/0369
    β Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor dem Niederschlagen des Halbleiterfilmes in die freigelassene Fläche der Scheibe ein bedeutender Betrag eines Fremdstoffes einer solchen Art eindiffundiert wird, dass die Leitfähigkeit des diffundierten Bereiches geändert wird·
    4· Verfahren naoh Anspruch I9 dadurch gekennzeichnet, dass nach dem niederschlagen des Ealbleiterfilmes auf dem ersten Oxydüberzug eine erste Schicht aus schwer schmelzbarem Metall, auf der' ersten Metallschicht ein zweiter Oxydüberzug, auf dem zweiten Oxydüberzug und dem freigelassenen Halbleitermaterial eine zweite Schicht aus Halbleitermaterial einer Leitfähigkeit, die von der Leitfähigkeit des anliegenden freigelassenen Teiles verschieden ist, auf der zweiten Ealbleitersohioht mit Ausnahme einer zu der anfänglich freigelassenen Fläche koaxialen Mittelfläch« eins sweite Schicht eines sohwer schmelzbaren Metalls, auf der zweiten Metallschicht eine dritte Oxydschicht und auf der dritten Oxydschicht und auf dem freigelassenen Mittelteil ein« weitere Schicht aus Halbleitermaterial niedergeschlagen werden.
    BAD 809813/0369
DE19621439935 1961-11-27 1962-11-22 Halbleitereinrichtung und Verfahren zu deren Herstellung Pending DE1439935A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US154958A US3189973A (en) 1961-11-27 1961-11-27 Method of fabricating a semiconductor device

Publications (1)

Publication Number Publication Date
DE1439935A1 true DE1439935A1 (de) 1968-12-19

Family

ID=22553537

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19621439935 Pending DE1439935A1 (de) 1961-11-27 1962-11-22 Halbleitereinrichtung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US3189973A (de)
DE (1) DE1439935A1 (de)
GB (1) GB972512A (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437890A (en) * 1963-05-10 1969-04-08 Ibm Diffused-epitaxial scanistors
US3829889A (en) * 1963-12-16 1974-08-13 Signetics Corp Semiconductor structure
GB1071294A (en) * 1963-12-17 1967-06-07 Mullard Ltd Improvements in and relating to the manufacture of transistors
GB1030540A (en) * 1964-01-02 1966-05-25 Gen Electric Improvements in and relating to semi-conductor diodes
US3409483A (en) * 1964-05-01 1968-11-05 Texas Instruments Inc Selective deposition of semiconductor materials
US3313988A (en) * 1964-08-31 1967-04-11 Gen Dynamics Corp Field effect semiconductor device and method of forming same
US3379584A (en) * 1964-09-04 1968-04-23 Texas Instruments Inc Semiconductor wafer with at least one epitaxial layer and methods of making same
DE1439736A1 (de) * 1964-10-30 1969-03-27 Telefunken Patent Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung
DE1439760B2 (de) * 1964-12-19 1976-06-24 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Transistor und verfahren zu seiner herstellung
US3372063A (en) * 1964-12-22 1968-03-05 Hitachi Ltd Method for manufacturing at least one electrically isolated region of a semiconductive material
US3518636A (en) * 1965-01-26 1970-06-30 North American Rockwell Ferrite memory device
US3398335A (en) * 1965-03-31 1968-08-20 Ibm Transistor structure with an emitter region epitaxially grown over the base region
GB1061506A (en) * 1965-03-31 1967-03-15 Ibm Method of forming a semiconductor device and device so made
US3421205A (en) * 1965-04-14 1969-01-14 Westinghouse Electric Corp Fabrication of structures for semiconductor integrated circuits
US3421055A (en) * 1965-10-01 1969-01-07 Texas Instruments Inc Structure and method for preventing spurious growths during epitaxial deposition of semiconductor material
DE1544273A1 (de) * 1965-12-13 1969-09-04 Siemens Ag Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3440498A (en) * 1966-03-14 1969-04-22 Nat Semiconductor Corp Contacts for insulation isolated semiconductor integrated circuitry
US3979768A (en) * 1966-03-23 1976-09-07 Hitachi, Ltd. Semiconductor element having surface coating comprising silicon nitride and silicon oxide films
US3791882A (en) * 1966-08-31 1974-02-12 K Ogiue Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions
DE158928C (de) * 1966-09-26
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3447235A (en) * 1967-07-21 1969-06-03 Raytheon Co Isolated cathode array semiconductor
NL163372C (nl) * 1967-11-14 1980-08-15 Sony Corp Halfgeleiderinrichting, omvattende een monokristallijn halfgeleiderlichaam met een door aangroeien vanuit de dampfase verkregen halfgeleidende laag, die een gebied van monokristallijn materiaal en een gebied van polykristallijn materiaal omvat.
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
US3550260A (en) * 1968-12-26 1970-12-29 Motorola Inc Method for making a hot carrier pn-diode
US3624467A (en) * 1969-02-17 1971-11-30 Texas Instruments Inc Monolithic integrated-circuit structure and method of fabrication
US3632436A (en) * 1969-07-11 1972-01-04 Rca Corp Contact system for semiconductor devices
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
US3717514A (en) * 1970-10-06 1973-02-20 Motorola Inc Single crystal silicon contact for integrated circuits and method for making same
US3748543A (en) * 1971-04-01 1973-07-24 Motorola Inc Hermetically sealed semiconductor package and method of manufacture
JPS555704B1 (de) * 1971-06-15 1980-02-08
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
US3742192A (en) * 1972-02-02 1973-06-26 J Brzuszek Electrical heating device and method
US3959812A (en) * 1973-02-26 1976-05-25 Hitachi, Ltd. High-voltage semiconductor integrated circuit
GB1447675A (en) * 1973-11-23 1976-08-25 Mullard Ltd Semiconductor devices
FR2337431A1 (fr) * 1975-12-29 1977-07-29 Radiotechnique Compelec Perfectionnement a la structure des circuits integres a transistors bipolaires et procede d'obtention
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
JPS55128869A (en) * 1979-03-26 1980-10-06 Mitsubishi Electric Corp Semiconductor device and method of fabricating the same
JPS561556A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Semiconductor device
GB2060252B (en) * 1979-09-17 1984-02-22 Nippon Telegraph & Telephone Mutually isolated complementary semiconductor elements
WO1981002222A1 (en) * 1980-01-21 1981-08-06 Mostek Corp Composit gate interconnect structure
JPS59126671A (ja) * 1983-01-10 1984-07-21 Mitsubishi Electric Corp 半導体装置
US4996584A (en) * 1985-01-31 1991-02-26 Gould, Inc. Thin-film electrical connections for integrated circuits
JPS6252963A (ja) * 1985-09-02 1987-03-07 Fujitsu Ltd バイポ−ラトランジスタの製造方法
US4696097A (en) * 1985-10-08 1987-09-29 Motorola, Inc. Poly-sidewall contact semiconductor device method
US4764801A (en) * 1985-10-08 1988-08-16 Motorola Inc. Poly-sidewall contact transistors
NL190388C (nl) * 1986-02-07 1994-02-01 Nippon Telegraph & Telephone Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting.
US5017990A (en) * 1989-12-01 1991-05-21 International Business Machines Corporation Raised base bipolar transistor structure and its method of fabrication
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL251064A (de) * 1955-11-04
NL251614A (de) * 1959-05-28 1900-01-01
US3089794A (en) * 1959-06-30 1963-05-14 Ibm Fabrication of pn junctions by deposition followed by diffusion
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure

Also Published As

Publication number Publication date
GB972512A (en) 1964-10-14
US3189973A (en) 1965-06-22

Similar Documents

Publication Publication Date Title
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69616043T2 (de) Verfahren mit einem maskierungsschritt zur herstellung eines halbleiterbauelements mit einer sic halbleiterschicht
DE68928087T2 (de) Substratsstruktur für zusammengesetztes Halbleiterbauelement
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE3689705T2 (de) Zener-Diode.
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente