DE1127488B - Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung - Google Patents
Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE1127488B DE1127488B DEW24913A DEW0024913A DE1127488B DE 1127488 B DE1127488 B DE 1127488B DE W24913 A DEW24913 A DE W24913A DE W0024913 A DEW0024913 A DE W0024913A DE 1127488 B DE1127488 B DE 1127488B
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gold
- silver
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/645—Combinations of only lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/50—Alloying conductive materials with semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S228/00—Metal fusion bonding
- Y10S228/903—Metal to nonmetal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/923—Physical dimension
- Y10S428/924—Composite
- Y10S428/926—Thickness of individual layer specified
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/9265—Special properties
- Y10S428/929—Electrical contact feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/9335—Product by special process
- Y10S428/938—Vapor deposition or gas diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12889—Au-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12896—Ag-base component
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
DEUTSCHES
PATENTAMT
W 24913 VIHc/21g
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 12. APRIL 1962
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 12. APRIL 1962
Die Erfindung_ betrifft Halbleiteranordnungen aus Silizium oder Germanium mit mindestens einer einlegierten,
aus einem dünnen Goldfilm bestehenden Elektrode.
Bei Halbleiteranordnungen mit dünnen Bereichen unterschiedlichen Leitfähigkeitstyps, die z. B. ganz
oder zum Teil durch Diffusion hergestellt werden, ist es bisher schwierig gewesen, Elektroden anzubringen,
welche gute elektrische und mechanische Eigenschaften besitzen, insbesondere wenn die Elektrode
bei Anordnungen, die im Vergleich zu ihrer räumlichen Größe verhältnismäßig hohe Leistungsfähigkeit
besitzen sollen, eine große Leitfähigkeit in Seitwärtsrichtung haben soll.
Es hat sich gezeigt, daß Gold hinsichtlich der elektrischen Leitfähigkeit und der machanischen
Bindung für die Herstellung von Elektroden an Halbleiterkörpern, ζ. B. aus Germanium oder Silizium,
am meisten geeignet ist. Wenn jedoch eine Elektrode an sehr dünnen diffundierten Bereichen
hergestellt wird, welche beispielsweise eine Dicke von etwa 0,0025 mm besitzen, so entsteht beim Niederschlagen
einer genügend schweren Goldschicht, welche die erwünschte niedrige Leitfähigkeit in
Seitwärtsrichtung hat, eine Legierung zwischen dem Gold und dem Halbleitermaterial und somit eine
Schmelze, die in den Diffusionsbereich eindringt und diesen zerstört. Ein gewisser Erfolg konnte dadurch
erzielt werden, daß man die Goldelektrode in zwei Stufen anbringt. Dabei wird die Anordnung nach
dem ersten Niederschlagen abgekühlt und die Legierungsbildung auf einen sehr dünnen Goldfilm
beschränkt. Anschließend wird die Anordnung auf eine Temperatur unterhalb der vorher angewandten
Temperatur wieder erhitzt und eine abschließende schwere Goldschicht niedergeschlagen. Diese Technik
hat im allgemeinen hinsichtlich der Bindung zwischen dem Anfangsfilm und der schwereren
Goldschicht nicht befriedigt.
Bei den Halbleiteranordnungen nach der Erfindung sind diese Mängel behoben. Deren Elektroden
besitzen einen geringen Widerstand, eine hohe Temperaturbeständigkeit und einen hohen mechanischen
Widerstand.
Dies wird dadurch erreicht, daß auf der dünnen Goldschicht eine vorwiegend aus Silber bestehende
Schicht aufgebracht ist, die mit dem Halbleitermaterial eine Legierung mit höherer eutektischer
Temperatur als die des Systems Halbleitermaterial— Gold bildet, und an welcher die metallische Zuführung
mittel- oder unmittelbar angeschlossen ist. Bei diesem Aufbau der Elektroden ist ein konti-Halbleiteranordnung
aus Silizium oder Germanium
und Verfahren zu ihrer Herstellung
Anmelder:
Western Electric Company, Incorporated, New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Fecht, Patentanwalt,
Wiesbaden, Hohenlohestr. 21
Beanspruchte Priorität: V. St. v. Amerika vom 3. Februar 1958 (Nr. ?12 804)
John Eric Iwersen, Morristown, N. J.,
und James Thomas Nelson, Gillette, N. J. (V. St. A.), sind als Erfinder genannt worden
nuierliches Aufdampfen möglich, ohne daß es notwendig ist, die Temperatur während der Herstellung
der Elektrode zu erniedrigen; es können außerdem an solchen Elektroden Anschlüsse angebracht werden,
welche aus einem Metall, insbesondere aus Gold, bestehen können, welches mit Silber ein System mit
vergleichsweise niedriger eutektischer Temperatur bildet. Die Anschlüsse können demgemäß bei einer
Temperatur unterhalb derjenigen hergestellt werden, welche entweder die Struktur der Elektrode oder die
durch Diffusion hergestellten Übergänge innerhalb des Halbleiterkörpers beeinträchtigen würde.
Besonders zweckmäßig ist eine Halbleiteranordnung, bei welcher der dünne Goldfilm eine Dicke
von etwa 200 Ängström und die Silberschicht, eine Stärke von 0,5 bis 15 Mikron haben. — Die Silberschicht
kann eine weitere Goldschicht tragen, welche die Anschlußschicht für die Zuführung bildet. Die
zusätzliche Goldschicht erleichtert die Anbringung der Zuführung unter Anwendung von Druck.
Für die Herstellung der Halbleiteranordnungen nach der Erfindung kann vorteilhaft die dünne
Goldschicht aufgedampft und durch gleichzeitiges Erhitzen auf eine Temperatur zwischen 400 und
500° C mit dem Halbleiterkörper legiert werden, und unmittelbar anschließend an das Aufdampfen des
Goldes erfolgt ohne Unterbrechung das Aufdampfen der Silberschicht.
Für die Herstellung von Elektroden mit zusätzlicher Goldschicht kann dieses Verfahren dadurch
ergänzt werden, daß die weitere Goldschicht
209 559/423
durch Aufdampfen auf die Silberschicht hergestellt wird und daß eine metallene, zweckmäßig aus Gold
bestehende Zuführung mit der weiteren Goldschicht unter Druck verbunden wird.
Es können auch miteinander abwechselnde Schichten aus Gold und Silber angebracht werden,
wobei die Schichtung mit einer anfänglichen sehr dünnen Schicht aus Gold beginnt und sich nacheinander
verhältnismäßig schwerere Schichten aus Silber und Gold anschließen.
Die Erfindung soll an Hand der Zeichnung näher erläutert werden; in der Zeichnung zeigt
Fig. 1 eine schematische Draufsicht auf eine Halbleiteranordnung mit diffundiertem p-n-Übergang
und erfindungsgemäßer Ausbildung der Elektroden,
Fig. 2 einen Querschnitt nach Linie 2-2 der Fig. 1,
Fig. 3 eine perspektivische Teilansicht einer Halbleiteranordnung mit diffundiertem p-n-Übergang und
mit Elektroden nach der Erfindung sowie einer typischen Ausführung der Zuführungen,
Fig. 4 in Blockform ein Schaubild mit den wesentlichen
Schritten des erfindungsgemäßen Verfahrens.
Für die Herstellung der Halbleiteranordnung nach aus der Oxydschicht in den Halbleiterkörper diffundiert.
Die Trägerkonzentration der Emitterbereiche ist etwa die gleiche wie die Konzentration in dem
Kollektorbereich. Auf diese Weise wird entsprechend BlockI der Fig.4 z.B. eine Siliziumscheibe gewonnen,
welche auf der Bodenseite eine p-leitende Schicht, eine eigenleitende Zwischenschicht und eine
η-leitende Basisschicht auf der Oberseite hat, wobei sich auf der Basisschicht mehrere flächenmäßig
ίο beschränkte Emitterbereiche in gleichförmigem Abstand
befinden.
Wie Block Π der Fig. 4 erkennen läßt, besteht der
nächste Verfahrensschritt im Aufdampfen der ersten Metallschicht für den ohmschen Elektrodenanschluß
an die Emitter- und Basisbereiche mit Hilfe einer entsprechenden Maske auf bekannte Weise. Dabei
entsteht eine Elektroden, welche etwas kleiner ist als der Emitterbereich 12 und mitten in dem Emitterbereich
liegt (Fig. 1). Bei diesem speziellen Transistor wird der Basiswiderstand durch zwei Basiselektrodenstreifen
13 und 14 herabgesetzt, die beiderseits des Emitterbereiches liegen. Für das Aufdampfen wird
Gold mit 0,1% Antimon und Silber verwendet. Hierbei wird die Scheibe auf eine Temperatur von
der Erfindung können zunächst die Kollektor-, 25 etwa 500° C erhitzt. Die Goldschicht soll eine Dicke
Basis- und Emitterbereiche auf an sich bekannte Weise durch Diffusion hergestellt werden.
Hierzu werden zweckmäßig einkristalline Scheiben aus z. B. Germanium oder Silizium mit einer Dicke
zwischen 100 und 300 Ängström besitzen. Die die Dicke des Goldfilms bestimmenden Faktoren sind
folgende: Vermeidung einer so dünnen Schicht, die mechanisch oder elektrisch unwirksam ist, bzw. die
von etwa 00,25 bis 00,51 mm benutzt. Die Scheiben 30 Vermeidung einer so dicken Schicht, welche die
können angenähert runde Form haben mit einem Radius von etwa 12,7 mm. Die Halbleiterscheibe aus
angenähert eigenleitendem p-leitendem Material mit einer TrägerKonzentration von etwa 5 · 1014/cm3
wird zunächst mechanisch mit Hilfe eines Schleifmittels
poliert und danach Bor als die Leitfähigkeit bestimmende Verunreinigung eindiffundiert, um
p-leitende Schichten mit einer Trägerkonzentration von etwa 1020/cm3 bis zu einer Tiefe von etwa
0,041 mm auf beiden Seiten der Scheibe herzustellen. Die Scheibe wird dann auf beiden Seiten geläppt
und mechanisch poliert. Auf einer Seite wird Oberflächenmaterial in Stärke von 0,005 bis 0,01 mm,
welches einen hohen Borgehalt hat, entfernt, um Bildung einer Legierung, die die diffundierte Schicht
durchdringt, ermöglicht. Unter bestimmten Bedingungen kann ein Film von 20 Ängström oder ein
Film von 2000 Ängström Dicke wünschenswert sein.
Eine Goldschicht von etwa 200 Ängström Stärke läßt sich leicht bestimmen, indem man den Augenblick
beobachtet, in welchem der Film bei Betrachtung durch eine Glasscheibe, die an der Vakuumkammer
angeordnet ist, undurchsichtig wird. Ein solcher Film sollte in etwa einer Minute niedergeschlagen
sein.
Sobald die gewünschte Stärke des Goldfilms angenähert erreicht ist, wird Silber aufgedampft. Wenn
das Silber merklich verdampft, wird das Aufdampfen
eine unkontrollierte Rückdiffusion von Bor bei 45 des Goldes unterbrochen. Es ist vorteilhaft, daß das
nachfolgenden Diffusionsschritten zu verhindern. Aufdampfen kontinuierlich abläuft und der Metall-
Dampfstrom nicht unterbrochen wird.
Die Silberschicht hat etwa 5 Mikron Dicke. Die Dicke der Silberschicht kann jedoch schwanken; sie
50 hängt von den elektrischen Besonderheiten der Anordnung
und von der Notwendigkeit der Unterbrechung des Silberaufdampfens ab, bevor das Silber
die Fläche des anfänglichen Goldfilms überschreitet.
Augenscheinlich verhindert schon eine Silberschicht 55 von etwa 0,5 Mikron die Bildung einer Legierung
zwischen einer äußeren Goldschicht und z. B. dem Silizium. Andererseits kann auch eine Silberschicht
von etwa 15 Mikron Stärke notwendig sein, um die benötigte hohe Seitwärtsleitfähigkeit herbeizuführen,
beträgt 60 Die Stärke läßt sich leicht dadurch steuern, daß eine
begrenzte Silbermenge gerade vollständig verdampft wird. Wenn sämtliches Silber oder nahezu sämtliches
Silber verdampft worden ist, wird erneut Gold aufgedampft und eine abschließende Schicht oder ein
hergestellt, indem Boroxyd durch eine Maske auf die 65 abschließender Überzug aus Gold auf der Oberfläche
begrenzende Fläche des Emitterbereiches aufge- des Silbers aufgebracht. Diese Vorgänge sind in
dampft und anschließend eine Erhitzung auf Diffu- Block III und Block IV der Fig. 4 veranschaulicht,
sionstemperatur vorgenommen wird, damit das Bor Es können auch nach dem anfänglichen Goldnieder-
Ein wesentlich größerer Teil des Materials wird von der anderen Seite der Scheibe abgetragen, so
daß nun eine dotierte Randschicht von etwa 0,025 mm Stärke verbleibt und die Gesamtstärke der Scheibe
etwa 0,063 mm beträgt. Dann wird Antimon eindiffundiert, um einen η-leitenden Basisbereich zu
schaffen, indem ein Teil des angrenzenden eigenleitenden Bereiches bis zu einer Tiefe von etwa
0,0051 mm umgewandelt wird. Infolge der benutzten relativen Konzentrationen beeinträchtigt das Antimon
den Leitfähigkeitstyp der mit Bor dotierten Schicht auf der gegenüberliegenden Seite nicht
wesentlich. Die Elektronenkonzentration des mit Antimon dotierten η-leitenden Bereiches
etwa 10i8/cm3.
Schließlich wird eine p-leitende Emitterschicht in der Form eines rechteckigen Streifens von etwa
0,128 ■ 1,524 mm mit einer Tiefe von etwa 0,003 mm
schlag das Silber und das Gold gleichzeitig verdampft werden. Wegen seiner höheren Verdampfungsgeschwindigkeit
schlägt das Silber sich rascher nieder als das Gold, und durch geeignete Mengenbemessung
der beiden Metalle entsteht eine vorwiegend aus Silber bestehende Schicht, die durch einen äußeren
Überzug aus Gold abgeschlossen ist.
Nach dem Aufdampfen wird dann die Scheibe in eine Mehrzahl getrennter Blättchen von etwa
2,54 · 1,143 mm Größe geteilt werden, wobei jedes Blättchen auf einer Fläche die Elektroden und den
in der Mitte liegenden diffundierten Emitterbereich trägt, wie es die Fig. 1 und 2 veranschaulichen.
Ein Sockelteil IS wird dadurch hergestellt, daß man Teile des Blättchens 10 durch Ätzen entfernt.
Auf der Oberseite des Sockelteils befinden sich die Emitterelektrode 11 und die Basiselektroden 13 und
14. Entsprechend Fig. 2 besteht das Halbleiterblättchen aus dem p-leitenden Emitterbereich 12,
dem η-leitenden Basisbereich 16, der durch die p-n-Übergänge 18 und 19 begrenzt ist, und dem
Kollektorbereich 17. Die gestrichelte Linie 20 deutet den flachen Übergang von dem ursprünglichen
nahezu eigenleitenden Teil 21 zu dem Kollektorbereich 17 mit höherer p-Leitfahigkeit an.
Wie weiter oben angegeben wurde, sind die diffundierten Schichten, welche in dem Querschnitt
der Fig. 2 veranschaulicht sind, extrem dünn. Der Kollektorbereich 17, der wegen der Darstellung im
größeren Maßstab teilweise weggelassen ist, kann eine Dicke von etwa 0,41 mm haben. Die nahezu eigenleitende Schicht 21 hat eine Dicke von etwa 0,010 mm
und der Basisbereich 16 eine solche von 0,005 mm oder weniger. Der mit Bor diffundierte Emitterbereich
12 reicht in den Basisbereich 16 bis zu einer Tiefe von etwa 0,003 m hinein.
Wie in schematischer, aber nicht maßstabgerechter Form veranschaulicht ist, können die Elektroden bei
der Halbleiteranordnung nach der Erfindung als vielschichtige Elemente betrachtet werden. Die
Basiselektrode 14 besteht aus dem Goldfilm 22. Dieser Film 22 wird sich wenigstens in gewissem
Ausmaß mit dem halbleitenden Grundmaterial legieren. Eine solche Legierungsschicht mag vielleicht
eine Stärke von 200 Angstrom haben und ist daher in Schnittdarstellung selbst bei starker Vergrößerung
nicht darzustellen. Die nächste und stärkste Schicht 23 besteht aus Silber, welches den größten Anteil der
metallischen Elektrode bildet. Eine wiederum aus Gold bestehende äußere Schicht M ist vorteilhafterweise
vorgesehen, um die Anbringung von Drahtanschlüssen unter Druck zu erleichtern. Nach dem
Sockelätzen wird das Halbleiterblättchen unter Anwendung an sich bekannter Reinigungs- und Ätzverfahren
weiterbehandelt.
Entsprechend Fig. 3 wird das Blättchen 10 auf einer Montageplatte 31 festgelegt, und zwar zweckmäßig
mittels einem Goldlot, was sich leicht bei einer Temperatur von etwa 400° C durchführen läßt,
ohne daß dadurch die Halbleiteranordnung gefährdet wird.
Anschlußdrähte, die zweckmäßig aus Gold bestehen, werden an die Basis- und Emitterelektroden
angebracht, und zwar durch Andrücken an die Goldoberfläche. Zwei der Anschlußdrähte 33 und 34
sind an einem Schaft 40 angebracht, welcher als Hauptanschlußteil für den Transistor dient; der
Anschluß 32 ist an die mittlere Emitterelektrode 11 angeschlossen und ist mit einem anderen Schaft 41
verbunden, welcher den Emitteranschluß bildet. Die Montageplatte 31 als Kollektorzuführung kann aus
dem Metallmantel oder Metallgehäuse des Transistors bestehen. Die Schaftteile 40 und 41 sind von
der Platte 31 durch Glaseinsätze 42 und 43 isoliert.
ίο Anordnungen der beschriebenen Art können eine
Leistung von 5 Watt bei einer Frequenz von 10 Megahertz und relativ hohem Wirkungsgrad abgeben und
bei einer Frequenz von 100 Megahertz noch 1 Watt bei einem Wirkungsgrad von etwa 15%.
Bei Germanium als Halbleiter werden zweckmäßig niedrigere Temperaturen zwischen 390 und
400° C angewandt.
Claims (5)
1. Halbleiteranordnung aus Germanium oder Silizium mit mindestens einer einlegierten, aus
einem dünnen Goldfilm bestehenden Elektrode, gekennzeichnet durch eine auf der dünnen Goldschicht
angebrachten, vorwiegend aus Silber bestehenden Schicht, die mit dem Halbleitermaterial
eine Legierung mit höherer eutektischer Temperatur als die des Systems Halbleitermaterial—Gold
bildet und an welcher die metallische Zuführung mittel- oder unmittelbar angeschlossen ist.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der dünne Goldfilm
eine Dicke von etwa 200 Ängström und die Silberschicht eine Stärke von 0,5 bis 15 Mikron
aufweisen.
3. Halbleiteranordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine weitere, auf der
Silberschicht angebrachte Goldschicht, welche die Anschlußschicht für die Zuführung bildet.
4. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die dünne Goldschicht aufgedampft und durch gleichzeitiges Erhitzen auf
eine Temperatur zwischen 400 und 500° C mit dem Halbleiterkörper legiert wird und unmittelbar
anschließend an das Aufdampfen des Goldes ohne Unterbrechung das Aufdampfen der Silberschicht
erfolgt.
5. Verfahren nach Anspruch 4 zur Herstellung einer Halbleiteranordnung nach Anspruch 3, dadurch
gekennzeichnet, daß die weitere Goldschicht durch Aufdampfen auf die Silberschicht
hergestellt wird und daß eine metallene, zweckmäßig aus Gold bestehende Zuführung mit der
weiteren Goldschicht unter Druck verbunden wird.
In Betracht gezogene Druckschriften:
Deutsche Patentanmeldung S 32974 VIII c/21 g (bekanntgemacht am 8. 7. 1954);
Deutsche Patentanmeldung S 32974 VIII c/21 g (bekanntgemacht am 8. 7. 1954);
deutsche Auslegeschrift S 42219 VIII c/21 g (bekanntgemacht am 30. 8. 1956);
deutsche Auslegeschrift Nr. 1018 557;
USA.-Patentschrift Nr. 2 695 852.
deutsche Auslegeschrift Nr. 1018 557;
USA.-Patentschrift Nr. 2 695 852.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US712804A US3028663A (en) | 1958-02-03 | 1958-02-03 | Method for applying a gold-silver contact onto silicon and germanium semiconductors and article |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1127488B true DE1127488B (de) | 1962-04-12 |
Family
ID=24863620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEW24913A Pending DE1127488B (de) | 1958-02-03 | 1959-01-27 | Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3028663A (de) |
| BE (1) | BE575275A (de) |
| DE (1) | DE1127488B (de) |
| FR (1) | FR1226492A (de) |
| GB (1) | GB911667A (de) |
| NL (1) | NL235742A (de) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1235434B (de) * | 1962-08-15 | 1967-03-02 | Ass Elect Ind | Verfahren zum Ausbilden eines Kurzschlusses zwischen der Emitterzone und der benachbarten Zone entgegengesetzten Leitungstyps eines steuerbaren Siliziumgleichrichterelementes |
| DE1236081B (de) * | 1963-02-06 | 1967-03-09 | Itt Ind Ges Mit Beschraenkter | Verfahren zur Herstellung von ohmschen Kontakten an Halbleiterbauelementen |
| DE1274735B (de) * | 1964-08-21 | 1968-08-08 | Ibm Deutschland | Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern |
| DE1276826B (de) * | 1964-01-29 | 1968-09-05 | Itt Ind Ges Mit Beschraenkter | Verfahren zum Herstellen von Halbleiterbauelementen |
| DE1286642B (de) * | 1964-03-30 | 1969-01-09 | Gen Electric | Verfahren zur Herstellung einer Halbleiteranordnung |
| DE1514806B1 (de) * | 1965-04-10 | 1970-04-23 | Telefunken Patent | Verfahren zur Herstellung einer sperrenden oder nichtsperrenden Elektrode an einem Halbleiterkoerper sowie einer diese Elektrode kontaktierenden Leitbahn |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3155936A (en) * | 1958-04-24 | 1964-11-03 | Motorola Inc | Transistor device with self-jigging construction |
| US3108209A (en) * | 1959-05-21 | 1963-10-22 | Motorola Inc | Transistor device and method of manufacture |
| GB930091A (en) * | 1960-06-24 | 1963-07-03 | Mond Nickel Co Ltd | Improvements relating to the production of semi-conductor devices |
| US3158504A (en) * | 1960-10-07 | 1964-11-24 | Texas Instruments Inc | Method of alloying an ohmic contact to a semiconductor |
| NL270517A (de) * | 1960-11-16 | |||
| DE1131811B (de) * | 1961-05-17 | 1962-06-20 | Intermetall | Verfahren zum sperrfreien Kontaktieren des Kollektors von Germanium-Transistoren |
| DE1172378B (de) * | 1961-07-14 | 1964-06-18 | Siemens Ag | Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung |
| FR1306701A (fr) * | 1961-09-04 | 1962-10-19 | Electronique & Automatisme Sa | Perfectionnements aux potentiomètres |
| DE1174912B (de) * | 1962-01-09 | 1964-07-30 | Bosch Gmbh Robert | Verfahren zum Behandeln von Einschmelz-draehten fuer Elektronenroehren |
| DE1251871B (de) * | 1962-02-06 | 1900-01-01 | ||
| US3266137A (en) * | 1962-06-07 | 1966-08-16 | Hughes Aircraft Co | Metal ball connection to crystals |
| US3271636A (en) * | 1962-10-23 | 1966-09-06 | Bell Telephone Labor Inc | Gallium arsenide semiconductor diode and method |
| US3349476A (en) * | 1963-11-26 | 1967-10-31 | Ibm | Formation of large area contacts to semiconductor devices |
| US3370207A (en) * | 1964-02-24 | 1968-02-20 | Gen Electric | Multilayer contact system for semiconductor devices including gold and copper layers |
| US3323956A (en) * | 1964-03-16 | 1967-06-06 | Hughes Aircraft Co | Method of manufacturing semiconductor devices |
| US3290570A (en) * | 1964-04-28 | 1966-12-06 | Texas Instruments Inc | Multilevel expanded metallic contacts for semiconductor devices |
| US3325704A (en) * | 1964-07-31 | 1967-06-13 | Texas Instruments Inc | High frequency coaxial transistor package |
| US3733685A (en) * | 1968-11-25 | 1973-05-22 | Gen Motors Corp | Method of making a passivated wire bonded semiconductor device |
| US3751293A (en) * | 1969-04-04 | 1973-08-07 | Bell Telephone Labor Inc | Method for reducing interdiffusion rates between thin film components |
| US3654694A (en) * | 1969-04-28 | 1972-04-11 | Hughes Aircraft Co | Method for bonding contacts to and forming alloy sites on silicone carbide |
| US3869260A (en) * | 1971-08-04 | 1975-03-04 | Ferranti Ltd | Manufacture of supports for use with semiconductor devices |
| JPS59213145A (ja) * | 1983-05-18 | 1984-12-03 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4702941A (en) * | 1984-03-27 | 1987-10-27 | Motorola Inc. | Gold metallization process |
| US4822641A (en) * | 1985-04-30 | 1989-04-18 | Inovan Gmbh & Co. Kg | Method of manufacturing a contact construction material structure |
| US4753897A (en) * | 1986-03-14 | 1988-06-28 | Motorola Inc. | Method for providing contact separation in silicided devices using false gate |
| US4998158A (en) * | 1987-06-01 | 1991-03-05 | Motorola, Inc. | Hypoeutectic ohmic contact to N-type gallium arsenide with diffusion barrier |
| RU2564685C1 (ru) * | 2014-08-25 | 2015-10-10 | Олег Петрович Ксенофонтов | Способ сплавления |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2695852A (en) * | 1952-02-15 | 1954-11-30 | Bell Telephone Labor Inc | Fabrication of semiconductors for signal translating devices |
| DE1018557B (de) * | 1954-08-26 | 1957-10-31 | Philips Nv | Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2446254A (en) * | 1942-12-07 | 1948-08-03 | Hartford Nat Bank & Trust Co | Blocking-layer cell |
| US2531660A (en) * | 1949-08-27 | 1950-11-28 | Bell Telephone Labor Inc | Fabrication of piezoelectric crystal units |
| US2782492A (en) * | 1954-02-11 | 1957-02-26 | Atlas Powder Co | Method of bonding fine wires to copper or copper alloys |
| NL204361A (de) * | 1955-04-22 | 1900-01-01 | ||
| US2763822A (en) * | 1955-05-10 | 1956-09-18 | Westinghouse Electric Corp | Silicon semiconductor devices |
| US2824269A (en) * | 1956-01-17 | 1958-02-18 | Bell Telephone Labor Inc | Silicon translating devices and silicon alloys therefor |
| BE555318A (de) * | 1956-03-07 | |||
| US2922092A (en) * | 1957-05-09 | 1960-01-19 | Westinghouse Electric Corp | Base contact members for semiconductor devices |
-
0
- BE BE575275D patent/BE575275A/xx unknown
- NL NL235742D patent/NL235742A/xx unknown
-
1958
- 1958-02-03 US US712804A patent/US3028663A/en not_active Expired - Lifetime
-
1959
- 1959-01-27 DE DEW24913A patent/DE1127488B/de active Pending
- 1959-01-30 GB GB3368/59A patent/GB911667A/en not_active Expired
- 1959-01-31 FR FR785474A patent/FR1226492A/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2695852A (en) * | 1952-02-15 | 1954-11-30 | Bell Telephone Labor Inc | Fabrication of semiconductors for signal translating devices |
| DE1018557B (de) * | 1954-08-26 | 1957-10-31 | Philips Nv | Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1235434B (de) * | 1962-08-15 | 1967-03-02 | Ass Elect Ind | Verfahren zum Ausbilden eines Kurzschlusses zwischen der Emitterzone und der benachbarten Zone entgegengesetzten Leitungstyps eines steuerbaren Siliziumgleichrichterelementes |
| DE1236081B (de) * | 1963-02-06 | 1967-03-09 | Itt Ind Ges Mit Beschraenkter | Verfahren zur Herstellung von ohmschen Kontakten an Halbleiterbauelementen |
| DE1276826B (de) * | 1964-01-29 | 1968-09-05 | Itt Ind Ges Mit Beschraenkter | Verfahren zum Herstellen von Halbleiterbauelementen |
| DE1286642B (de) * | 1964-03-30 | 1969-01-09 | Gen Electric | Verfahren zur Herstellung einer Halbleiteranordnung |
| DE1274735B (de) * | 1964-08-21 | 1968-08-08 | Ibm Deutschland | Verfahren zum Herstellen von Legierungskontakten an Halbleiterkoerpern |
| DE1514806B1 (de) * | 1965-04-10 | 1970-04-23 | Telefunken Patent | Verfahren zur Herstellung einer sperrenden oder nichtsperrenden Elektrode an einem Halbleiterkoerper sowie einer diese Elektrode kontaktierenden Leitbahn |
Also Published As
| Publication number | Publication date |
|---|---|
| BE575275A (de) | 1900-01-01 |
| US3028663A (en) | 1962-04-10 |
| GB911667A (en) | 1962-11-28 |
| FR1226492A (fr) | 1960-07-13 |
| NL235742A (de) | 1900-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1127488B (de) | Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung | |
| DE961469C (de) | Verfahren zur Herstellung von Halbleiterkoerpern fuer elektrische UEbertragungsvorrichtungen | |
| DE977615C (de) | Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements | |
| DE1018557B (de) | Verfahren zur Herstellung von gleichrichtenden Legierungskontakten auf einem Halbleiterkoerper | |
| DE2041497B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE1093484B (de) | Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren | |
| DE1236660B (de) | Halbleiteranordnung mit einem plattenfoermigen, im wesentlichen einkristallinen halbleiterkoerper | |
| DE3419225A1 (de) | Gaas-halbleitervorrichtung | |
| DE1113519B (de) | Siliziumgleichrichter fuer hohe Stromstaerken | |
| DE112017005206T5 (de) | Verfahren zur herstellung einer halbleitereinheit | |
| DE1188209B (de) | Halbleiterbauelement | |
| DE1170082B (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2409395C3 (de) | Halbleiterbauelement | |
| DE1029936B (de) | Legierungs-Verfahren zum Herstellen von p-n-Schichten | |
| DE1262388B (de) | Verfahren zur Erzeugung eines nicht-gleichrichtenden UEbergangs zwischen einer Elektrode und einem dotierten thermoelelktrischen Halbleiter fuer ein thermoelektrisches Geraet | |
| DE102018204376B4 (de) | Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben | |
| DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
| DE1130525B (de) | Flaechentransistor mit einem scheibenfoermigen Halbleiterkoerper eines bestimmten Leitungstyps | |
| DE1097571B (de) | Flaechentransistor mit drei Zonen abwechselnden Leitfaehigkeitstyps | |
| DE1218621B (de) | Siliziumgleichrichterelement mit einem kreisscheibenfoermigen Siliziumplaettchen | |
| DE2855972A1 (de) | Halbleiteranordnung | |
| DE1489191C3 (de) | Transistor | |
| AT232132B (de) | Halbleiteranordnung | |
| DE1035780B (de) | Transistor mit eigenleitender Zone | |
| DE1808666B2 (de) | Halbleiterelement |