DE1172378B - Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung

Info

Publication number
DE1172378B
DE1172378B DES74813A DES0074813A DE1172378B DE 1172378 B DE1172378 B DE 1172378B DE S74813 A DES74813 A DE S74813A DE S0074813 A DES0074813 A DE S0074813A DE 1172378 B DE1172378 B DE 1172378B
Authority
DE
Germany
Prior art keywords
semiconductor
carrier plate
gold
eutectic
alloyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES74813A
Other languages
English (en)
Inventor
Dipl-Phys Dr Reimer Emeis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL279651D priority Critical patent/NL279651A/xx
Priority to BE620118D priority patent/BE620118A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES74813A priority patent/DE1172378B/de
Priority to CH552562A priority patent/CH400371A/de
Priority to US208988A priority patent/US3233309A/en
Priority to GB26729/62A priority patent/GB975987A/en
Priority to FR903841A priority patent/FR1374985A/fr
Priority to JP37029995A priority patent/JPS4820946B1/ja
Publication of DE1172378B publication Critical patent/DE1172378B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOU
Deutsche Kl.: 21g-11/02
Nummer: 1172 378
Aktenzeichen: S 74813 VIII c / 21g
Anmeldetag: 14.JuIi 1961
Auslegetag: 18. Juni 1964
Die Erfindung betrifft ein Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung mit im wesentlichen symmetrischem mechanischem Aufbau. Es ist bereits ein Verfahren zur Herstellung derartiger Halbleiteranordnungen durch die deutsche Auslegeschrift 1 018 557 bekanntgeworden. Gemäß diesem Verfahren werden auf die beiden Flachseiten eines scheibenförmigen Halbleiterkörpers Legierungselektroden, z. B. Gold bzw. Aluminium, aufgebracht, wobei ein Kompensator an die Legierungselektrode angeschmolzen wird, welcher wenigstens ebenso groß ist wie die Legierungsfiäche mit dem Halbleiter und höchstens den doppelten Ausdehnungskoeffizienten wie der Gleichrichter aufweist. Als derartige Kompensatoren bzw. Trägerplatten sind in Verbindung mit halbleitenden Körpern aus Germanium und Silizium insbesondere Platten aus Chrom, Molybdän und Wolfram geeignet. Die nach dem bekannten Verfahren hergestellte Halbleiteranordnung ist elektrisch unsymmetrisch und mechanisch weitgehend symmetrisch.
Es ist auch bereits ein Verfahren zum Herstellen einer Halbleiteranordnung bekanntgeworden, bei dem auf Nickelelektroden eines Siliziumkörpers aus Molybdän oder Wolfram bestehende Trägerplatten, welche mit einer Silberauflage versehen sind, mit Hilfe eines Zinn-, Blei- oder Silberlotes angelötet werden.
Es ist außerdem bekanntgeworden, bei einer Halbleiteranordnung aus Germanium oder Silizium mit mindestens einer einlegierten, aus einem dünnen Goldfilm bestehenden Elektrode auf der dünnen Goldschicht eine vorwiegend aus Silber bestehende Schicht und darauf wiederum eine weitere Goldschicht anzubringen und zweckmäßig aus Gold bestehende Anschlußdrähte an der Goldoberfläche durch Andrücken zu befestigen.
Gemäß der Erfindung werden elektrisch unsymmetrisch leitende Halbleiteranordnungen auf einem anderen Wege hergestellt. Hierdurch werden gewisse Nachteile der bekannten Verfahren vermieden. Die Erfindung betrifft deshalb ein Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung mit im wesentlichen unsymmetrischem, mechanischem Aufbau aus einem scheibenförmigen einkristallinen Halbleiterkörper und mit auf dessen beiden Flachseiten aufgebrachten metallenen Trägerplatten, insbesondere aus Molybdän. Erfindungsgemäß wird auf eine aus dem scheibenförmigen Halbleiterkörper mit einer anlegierten Trägerplatte bestehende Anordnung, die auf der der Trägerplatte abgewandten Flachseite des Halbleiter-Verfahren zur Herstellung einer elektrisch
unsymmetrisch leitenden Halbleiteranordnung
Anmelder:
Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Dipl.-Phys. Dr. Reimer Emeis, Ebermannstadt - -
körpers eine aus einem Gold-Halbleiter-Eutektikum bestehende einlegierte Elektrode besitzt, eine zweite Trägerplatte, die mindestens auf einer Flachseite mit einer Silberschicht versehen ist, mit dieser Silberschicht auf das Gold-Halbleiter-Eutektikum aufgebracht und das Ganze mehrere Stunden lang auf einer erhöhten Temperatur unter Preßdruck gehalten, welche unterhalb der Schmelztemperatur des GoId-Halbleiter-Eutektikums liegt.
Das erfindungsgemäße Verfahren hat den Vorteil, daß das aus dem Halbleiterkörper mit der anlegierten Trägerplatte und den einlegierten Elektroden bestehende Aggregat vor dem Aufbringen der zweiten Trägerplatte weiteren Behandlungsarten zugänglich ist, beispielsweise Ätzvorgängen od. dgl., so daß eine wesentlich höhere Qualität der so entstehenden Halbleiteranordnung erzielt werden kann.
An Hand eines Ausführungsbeispieles soll die Erfindung näher erläutert werden. In den Zeichnungen ist in den Fig. 1 und 2 eine derartige Halbleiteranordnung vor und nach dem Zusammenbau dargestellt.
Das aus der Trägerplatte, dem Halbleiterkörper und den einlegierten Elektroden bestehende Aggregat gemäß F i g. 1 kann beispielsweise in folgender Weise hergestellt werden:
Auf eine Molybdänscheibe 2 von etwa 22 mm Durchmesser wird eine Aluminiumscheibe 3 von etwa 19 mm Durchmesser aufgelegt. Auf diese Aluminiumscheibe wird ein Plättchen 4 aus p-leitendem Silizium mit einem spezifischen Widerstand von etwa 1000 Ohm cm und einem Durchmesser von etwa 18 mm aufgelegt. Darauf folgt eine Gold-Antimon-Folie, die einen kleineren Durchmesser, z.B. 14mm, als die Siliziumscheibe aufweist. Das Ganze wird in ein mit diesen Materialien nicht reagierendes, nicht schmelzendes Pulver, beispielsweise Graphitpulver,
409 600/278
eingepreßt und auf etwa 800° C unter Anwendung von Druck erhitzt. Diese Erwärmung kann beispielsweise in einem Legierungsofen durchgeführt werden, welcher evakuiert bzw. mit einem Schutzgas gefüllt ist. Das Ergebnis ist das aus der Trägerplatte 2 und dem mit ihr durch eine Aluminiumlegierung verbundenen Halbleiterscheibchen 4 sowie der einlegierten Elektrode 5 bestehende Aggregat.
In der F i g. 1 ist eine weitere Trägerplatte 6 dargestellt, welche die gleiche Flächengröße und zweckmäßig auch die gleiche Dicke wie die Trägerplatte 2 besitzt und beispielsweise ebenfalls aus Molybdän bestehen kann. Eine Silberfolie 7 von beispielsweise 0,1 mm Dicke kann auf die Flachseite der Trägerplatte 6, welche dem Gold-Halbleiter-Eutektikum 5 zugewendet ist, aufgebracht, z. B. aufgewalzt oder aufgelötet werden.
Anschließend wird die Trägerplatte 6 mit der Silberschicht 7 auf das Gold-Halbleiter-Eutektikum 5 aufgepreßt, z. B. mit einem Druck von 300 kg/cm2, und das Ganze wird mehrere Stunden lang, z. B. 5 Stunden, auf einer Temperatur gehalten, welche unterhalb der Schmelztemperatur des Gold-Halbleiter-Eutektikums liegt, beispielsweise 250° C. Zweckmäßig werden vorher die einander berührenden Flächen der Silberschicht und des Eutektikums plangeläppt, damit sie einander großflächig berühren. Nach der Beendigung dieses Erwärmungsvorganges sind die Silberschicht und das Eutektikum fest miteinander verbunden, was auf Diffusions- bzw. Sintervorgänge zurückzuführen ist. Druck, Temperatur und Zeitdauer des Erwärmungsvorganges können in verhältnismäßig weiten Grenzen verändert werden. Dies liegt in der Natur der Sache, da eine Diffusion von Silber in das Gold-Halbleiter-Eutektikum bzw. von Gold in das Silber bei höheren Temperaturen in geringerer Zeit und umgekehrt bei niedrigeren Temperaturen in einem längeren Zeitraum auch noch in ausreichendem Maße erfolgt. Als technisch brauchbare Grenzen haben sich 200 bis 300° C erwiesen. Bei niedrigeren Temperaturen dauert die Erwärmungsbehandlung zu lange oder zeigt ungenügende Ergebnisse, bei höheren Temperaturen tritt gegebenenfalls durch Schmelzpunkterniedrigung infolge des angewandten Drucks zunächst an wenigen Stellen ein Schmelzen des Gold-Halbleiter-Eutektikums auf (Schmelzpunkt des Gold-Silizium-Eutektikums = etwa 370° C, des Gold-Germanium-Eutektikums = etwa 360° C), was nicht im Sinne der Erfindung ist.
Das aus den Teilen 2 bis 5 bestehende Aggregat kann vor dem Aufbringen der Teile 6 und 7 auf der Oberfläche des freiliegenden Halbleitermaterials geätzt werden. Dieses Ätzen wird zweckmäßigerweise auf einer sogenannten Ätzschleuder durchgeführt, auf welcher das Aggregat um seine Symmetrieachse gedreht wird, während ein Strahl einer Ätzflüssigkeit auf die Halbleiteroberfläche geleitet wird. Ein nachfolgender Strahl einer Neutralisierungs- bzw. Verdünnungsflüssigkeit, z. B. von destilliertem Wasser, beendet den Ätzangriff in kurzer Zeit, so daß weitere Teile, insbesondere die Trägerplatte, durch die Ätzflüssigkeit nicht angegriffen werden.
Nach dem Ätzen kann die so behandelte «Halbleiteroberfläche mit einem Schutzlack, beispielsweise einem Silikonlack mit einem Alizarinzusatz bedeckt werden.
Das Gold-Halbleiter-Eutektikum, welches ein wenig über die Halbleiteroberfläche hervorragt, wird durch den Ätzvorgang mit seiner oberen Ebene noch weiter von der Ebene der Halbleiteroberfläche entfernt. Ein Durchschlagen des Luftraumes zwischen der Silberschicht 7 und der Aluminiumschicht 3 kann deshalb, insbesondere wenn ein Lack aufgetragen wurde, sicher verhindert werden. Es hat sich als zweckmäßig erwiesen, nach der Herstellung der mechanisch symmetrischen Halbleiteranordnung in der beschriebenen Weise den Hohlraum zwischen den beiden Trägerplatten auszufüllen, beispielsweise mit einem Gießharze. Hierdurch ist der Halbleiterkörper vor mechanischen und anderen Angriffen sicher geschützt und auch der mechanische Aufbau der gesamten Anordnung verstärkt.
Vorteilhaft wird in die Silberschicht 7 vor dem Läppen ein erhabenes Muster, z. B. ein Waffelmuster, eingepreßt. Die erhabenen Teile des Musters werden durch den Läppvorgang in eine Ebene gebracht. Die vertieften Teile bilden nach dem Zusammenpressen der Silberschicht 7 mit dem Eutektikum 5 ein feines Kanalsystem, welches beim Vergießen mit Gießharz sich ebenfalls mit Gießharz füllt. Das Gießharz kann also auch zum Wärmeübergang zwischen den beiden Teilen beitragen, insbesondere wenn ihm ein Füllstoff, z. B. Quarzmehl, zugesetzt ist.
Die erfindungsgemäß hergestellte mechanisch symmetrische und elektrisch unsymmetrische Halbleiteranordnung weist den Vorteil auf, daß bei der Herstellung gekapselter Gleichrichter auf einfache Weise Gleichrichter mit unterschiedlicher Durchlaßrichtung, aber gleichem äußerem Aufbau gefertigt werden können. Da der mechanische Aufbau vollkommen symmetrisch ist, braucht eine derartige Gleichrichteranordnung lediglich einmal mit der Trägerplatte 6 und das andere Mal mit der Trägerplatte 2 auf den Boden der Gehäusekapsel aufgebracht zu werden.
Die Trägerplatten können an ihrer Außenseite vorher beispielsweise mit einer Silberschicht versehen werden, wodurch sie sich leicht an Kühlkörper bzw. Stromzu- und -abführungskörper anlöten lassen. Die Halbleiteranordnungen können auch lediglich durch Flächenpressung zwischen zwei Druckteilen, welche gleichzeitig als Stromzuführung- bzw. -abführung dienen, innerhalb einer Gehäusekapsel befestigt werden.

Claims (10)

Patentansprüche:
1. Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung mit im wesentlichen symmetrischem mechanischem Aufbau aus einem scheibenförmigen, einkristallinen Halbleiterkörper und mit auf dessen beide Flachseiten aufgebrachten metallenen Trägerplatten, insbesondere aus Molybdän, dadurch gekennzeichnet, daß auf eine aus dem scheibenförmigen Halbleiterkörper mit einer anlegierten Trägerplatte bestehenden Anordnung, die auf der der Trägerplatte abgewandten Flachseite des Halbleiterkörpers eine aus einem Gold-Halbleiter-Eutektikum bestehende einlegierte Elektrode besitzt, eine zweite Trägerplatte, die mindestens auf einer Flachseite mit einer Silberschicht versehen ist, mit dieser Silberschicht auf das Gold-Halbleiter-Eutektikum aufgebracht und das Ganze mehrere Stunden lang auf einer erhöhten Temperatur unter Preßdruck gehalten wird, welche unterhalb der Schmelztemperatur des Gold-Halbleiter-Eutektikums liegt.
2. Verfahren nach Ansprach 1, dadurch gekennzeichnet, daß das Ganze auf etwa 200 bis 300° C erwärmt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Trägerplatte mit einem Druck von etwa 300 kg/cm2 aufgepreßt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufpressen der zweiten Trägerplatte die Silberschicht mit einem erhabenen Muster versehen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufpressen der zweiten Trägerplatte die einander berührenden Oberflächen der Silberschicht und des Gold-Halbleiter-Eutektikums geläppt werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Aufpressen der zweiten Trägerplatte die aus dem Halbleiterkörper mit anlegierter Trägerplatte und einlegierten Elektroden bestehende Anordnung geätzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Ätzen lediglich auf der Flachseite des Halbleiterkörpers, welche das Gold-Halbleiter-Eutektikum trägt, durchgeführt wird.
8. Verfahren nach Ansprach 6, dadurch gekennzeichnet, daß ein Schutzlack auf die geätzte Halbleiteroberfläche aufgebracht wird.
9. Verfahren nach Ansprach 1, dadurch gekennzeichnet, daß der Zwischenraum zwischen zweiter Trägerplatte und dem nicht durch das Gold-Halbleiter-Eutektikum bedeckten Teil der Halbleiteroberfläche mit einem Gießharz gefüllt wird.
10. Halbleiteranordnung, die gemäß dem Verfahren nach Ansprach 1 hergestellt wurde, dadurch gekennzeichnet, daß beide Trägerplatten die gleiche Flächengröße aufweisen.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1110 321;
USA.-Patentschrift Nr. 2 863 105;
französische Patentschrift Nr. 1 233 332;
zum belgischen Patent Nr. 575 275 gehörende ausgelegte Unterlagen;
»Proc. of the I.R.E.«, 1953, S. 1728 bis 1734.
Hierzu 1 Blatt Zeichnungen
409 600/278 6.54 © Bundesdruckerei Berlin
DES74813A 1961-07-14 1961-07-14 Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung Pending DE1172378B (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL279651D NL279651A (de) 1961-07-14
BE620118D BE620118A (de) 1961-07-14
DES74813A DE1172378B (de) 1961-07-14 1961-07-14 Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
CH552562A CH400371A (de) 1961-07-14 1962-05-09 Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung
US208988A US3233309A (en) 1961-07-14 1962-07-11 Method of producing electrically asymmetrical semiconductor device of symmetrical mechanical design
GB26729/62A GB975987A (en) 1961-07-14 1962-07-11 A process for use in the production of a semi-conductor device
FR903841A FR1374985A (fr) 1961-07-14 1962-07-12 Procédé de fabrication d'un système à semi-conducteur électriquement asymétrique
JP37029995A JPS4820946B1 (de) 1961-07-14 1962-07-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES74813A DE1172378B (de) 1961-07-14 1961-07-14 Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1172378B true DE1172378B (de) 1964-06-18

Family

ID=7504914

Family Applications (1)

Application Number Title Priority Date Filing Date
DES74813A Pending DE1172378B (de) 1961-07-14 1961-07-14 Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung

Country Status (7)

Country Link
US (1) US3233309A (de)
JP (1) JPS4820946B1 (de)
BE (1) BE620118A (de)
CH (1) CH400371A (de)
DE (1) DE1172378B (de)
GB (1) GB975987A (de)
NL (1) NL279651A (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL136731C (de) * 1965-06-23
US3409809A (en) * 1966-04-06 1968-11-05 Irc Inc Semiconductor or write tri-layered metal contact
US3648121A (en) * 1967-09-06 1972-03-07 Tokyo Shibaura Electric Co A laminated semiconductor structure
DE1935143C3 (de) * 1969-07-11 1975-04-17 Semikron Gesellschaft Fuer Gleichrichterbau Und Elektronik Mbh, 8500 Nuernberg Hartlotverbindung bei Halbleiter-Bauelementen und Verfahren zu ihrer Herstellung
GB1337283A (en) * 1969-12-26 1973-11-14 Hitachi Ltd Method of manufacturing a semiconductor device
US3614547A (en) * 1970-03-16 1971-10-19 Gen Electric Tungsten barrier electrical connection
US4552301A (en) * 1984-05-17 1985-11-12 U.S. Philips Corporation Method of bonding ceramic components together or to metallic components
JPS6196410A (en) * 1984-10-17 1986-05-15 Asahi Chem Ind Co Ltd Production of disc for rotary encoder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE575275A (de) * 1958-02-03 1900-01-01
US2863105A (en) * 1955-11-10 1958-12-02 Hoffman Electronics Corp Rectifying device
FR1233332A (fr) * 1958-09-30 1960-10-12 Siemens Ag Procédé de fabrication d'un semi-conducteur à base de silicium

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE505958A (de) * 1950-09-21
NL177655B (nl) * 1952-04-19 Johnson & Johnson Chirurgisch laken.
US2763822A (en) * 1955-05-10 1956-09-18 Westinghouse Electric Corp Silicon semiconductor devices
US2794942A (en) * 1955-12-01 1957-06-04 Hughes Aircraft Co Junction type semiconductor devices and method of making the same
US2960419A (en) * 1956-02-08 1960-11-15 Siemens Ag Method and device for producing electric semiconductor devices
NL219101A (de) * 1956-10-31 1900-01-01
US2930950A (en) * 1956-12-10 1960-03-29 Teszner Stanislas High power field-effect transistor
US2964830A (en) * 1957-01-31 1960-12-20 Westinghouse Electric Corp Silicon semiconductor devices
NL111799C (de) * 1957-03-01 1900-01-01
US2994627A (en) * 1957-05-08 1961-08-01 Gen Motors Corp Manufacture of semiconductor devices
NL241492A (de) * 1958-07-21

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2863105A (en) * 1955-11-10 1958-12-02 Hoffman Electronics Corp Rectifying device
BE575275A (de) * 1958-02-03 1900-01-01
FR1233332A (fr) * 1958-09-30 1960-10-12 Siemens Ag Procédé de fabrication d'un semi-conducteur à base de silicium
DE1110321B (de) * 1958-09-30 1961-07-06 Siemens Ag Legierungsverfahren zur Herstellung einer Halbleiteranordnung mit einem Siliziumkoerper

Also Published As

Publication number Publication date
NL279651A (de)
GB975987A (en) 1964-11-25
BE620118A (de)
US3233309A (en) 1966-02-08
JPS4820946B1 (de) 1973-06-25
CH400371A (de) 1965-10-15

Similar Documents

Publication Publication Date Title
EP0242626B1 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE1046198B (de) Legierungs-Verfahren zur Herstellung von elektrischen Halbleitergeraeten unter Pulvereinbettung
DE1170558B (de)
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1128924B (de) Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1149826B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
DE1208824B (de) Verfahren zum Herstellen einer ohmschen metallischen Kontaktelektrode an einem Halbkoerper eines Halbleiterbauelements
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE1236660B (de) Halbleiteranordnung mit einem plattenfoermigen, im wesentlichen einkristallinen halbleiterkoerper
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE1263190B (de) Halbleiteranordnung mit einem in ein Gehaeuse eingeschlossenen Halbleiterkoerper
DE1282195B (de) Halbleiterbauelement mit gesinterter Traeger-Zwischenplatte
DE2418101A1 (de) Verfahren zur herstellung einer verbindung zwischen diamanten und einem metall
DE1083936B (de) Elektrische Halbleitervorrichtung fuer groessere Leistungen und Verfahren zur Herstellung einer solchen Vorrichtung
DE1116827B (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einer Legierungselektrode
AT229424B (de) Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung
DE1275208B (de) Steuerbarer Halbleitergleichrichter
DE1266510B (de) Halbleitervorrichtung mit einem Halbleiterkoerper mit mindestens einem Kontakt und Verfahren zum Herstellen
AT234842B (de) In ein Gehäuse eingeschlossene Halbleiteranordnung
AT201666B (de) Verfahren zur Herstellung von elektrischen Halbleitergeräten
DE1276210B (de) Halbleiterbauelement
DE1191044B (de) Verfahren zur Herstellung von Halbleiteranordnungen, wie Silizium-Flaechengleichrichter, -Transistoren oder Halbleiterstromtore
AT239376B (de) In ein Gehäuse eingeschlossene Halbleiterdiode mit einem scheibenförmigen, im wesentlichen einkristallinen Halbleiterkörper
AT232132B (de) Halbleiteranordnung