DE1276826B - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES Wfflt^k PATENTAMT Int. Cl.:

HOIl

AUSLEGESCHRIFT

Deutsche KI.: 21 g -11/02

Nummer: 1276 826

Aktenzeichen: P 12 76 826.2-33 (St 23249)

Anmeldetag: 23. Januar 1965

Auslegetag: 5. September 1968

Das Verfahren nach der Erfindung geht von einem Verfahren zum Herstellen von Halbleiterbauelementen aus, bei dem eine eine Mehrzahl von Halbleiterelementen aufweisende Halbleiterplatte in die einzelnen Halbleiterelemente zerteilt wird und die Halbleiterelemente vor dem Anbringen weiterer Zuleitungen einzeln auf einen Träger mittels Gold gelötet werden. Ein derartiges Verfahren war bereits aus der deutschen Auslegeschrift 1127 488 und der Zeitschrift »Scientia Electrica« (I960), Heft 2; S. 80 bis 91, bekannt, wonach Mesatransistoren nach dem Herstellen sämtlicher Emitter- und Basiselektroden an einer Oberflächenseite einer Halbleiterplatte nach dem Zerteilen der Halbleiterplatte in Einzelelemente mittels eines Goldlotes mit den Kollektorseiten auf je einem Gehäusesockel als Träger unter Bildung von ohmschen Kontakten der Kollektorelektroden gelötet werden. Im allgemeinen wird zu diesem Zweck das Goldlot in Form einer Folie mit einem Dotierungsmaterial vom Leitfähigkeitstyp der zu verlötenden Halbleiteroberfläche verwendet, wie beispielsweise aus den deutschen Auslegeschriften 1104 072, 1133 834 und 1110321 bekannt war. Derartige Verfahren sind relativ aufwendig, da einzelne Folienstücke hergestellt und zum Kontaktieren durch Verlöten einzeln gehandhabt werden müssen.

Die ohmschen Kontakte der Kollektorelektroden können dagegen nach der französischen Patentschrift 1 335 554 zweckmäßigerweise bereits vor dem Zerteilen der Halbleiterplatte dadurch hergestellt werden, daß ein Material aufgedampft wird, welches einen ohmschen Kontakt mit der Halbleiterplatte über die gesamte Oberflächenseite der Kollektorzonen bildet. Die Erfindung betrifft ein derartiges Verfahren zum Herstellen von Halbleiterbauelementen, bei dem eine eine Mehrzahl von Halbleiterelementen aufweisende Halbleiterplatte in die einzelnen Halbleiterelemente zerteilt wird und die Halbleiterelemente vor dem Anbringen weiterer Zuleitungen einzeln auf einen Träger mittels Gold gelötet werden, welches als zusammenhängende Schicht auf die Halbleiterplatte auf der Seite der zu verlötenden Oberflächen der Halbleiterelemente zusammen mit einem Dotierungsmaterial vom Leitfähigkeitstyp der zu verlötenden Halbleiteroberflächen aufgedampft wird. Im Hinblick auf eine verbilligte Massefertigung wird ein solches Verfahren erfindungsgemäß dadurch verbessert, daß die Schicht auf die erhitzte Halbleiterplatte aufgebracht wird, so daß eine geschmolzene Legierungsschicht von Gold mit dem Halbleitermaterial entsteht, daß nach Abkühlen der Legierung unter ihren Schmelzpunkt die Legierungsschicht Verfahren zum Herstellen von
Halbleiterbauelementen

Anmelder:

Deutsche ITT Industries
Gesellschaft mit beschränkter Haftung,
7800 Freiburg, Hans-Bunte-Str. 19

Als Erfinder benannt:

Jack Rowland Peters, Wallington, Surrey

(Großbritannien)

Beanspruchte Priorität:

Großbritannien vom 29. Januar 1964 (3783) - -

ao durch weiteres Aufbringen von Gold verstärkt wird, daß danach die Halbleiterplatte mit der aufgebrachten Schicht in die einzelnen Elemente zerteilt wird und daß anschließend die einzelnen Halbleiterelemente unter Verwendung der verstärkten Legierungsschicht als Lot mit dem Träger verlötet werden.

Aus den vorveröffentlichten Unterlagen zur deutschen Patentanmeldung S 32974 VIII c/ 21 g war zwar ein Verfahren zum Herstellen eines Halbleiterbauelements mit sperrfreien geschichteten Kontakten bekannt. Die Zwischenschicht zum Halbleiterkörper besteht dabei aber aus Halbleitermaterial und wird im Gegensatz zum Verfahren nach der vorliegenden Erfindung bei der Herstellung mehr oder weniger stark gekühlt. Auch wird das aufgebrachte Kontaktmaterial nicht als Lot verwendet.

Aus der USA.-Patentschrift 2 695 852 war zwar bekannt, Dotierungsmaterial auf einen erhitzten Halbleiterkörper derartig aufzudampfen, daß eine geschmolzene Legierungsschicht entsteht. Durch dieses Verfahren soll aber das Problem der Herstellung verbesserter pn-Übergänge gelöst werden und nicht das Problem der Massenkontaktierung von Halbleiterelementen, welche in der Mehrzahl auf einer Halbleiterplatte hergestellt worden sind.

Die Erfindung soll an Hand der Figuren näher beschrieben werden, in denen ein Fließbild für die einzelnen Verfahrensstufen zur Herstellung von planaren Halbleiterbauelementen dargestellt ist. Die Verfahrensstufen des Fließbildes sind fortlaufend numeriert, und bei jeder Verfahrensstufe ist ein Schnitt durch die Vorrichtung bei dieser Stufe dargestellt.

809 599/428

Claims (1)

1. 3 4

   Planare Transistoren werden auf einer Seite einer Halbleitern, wie z. B. bei intermetallischen Verbin-Platte aus Silizium vom η-Typ durch eine Festkörper- düngen, sind jedoch Abwandlungen des beschriebediffusion hergestellt (Verfahrensstufe I). Die Scheibe nen Verfahrens erforderlieh.

   wird dann auf eine Dicke von etwa 0,125 mm ge- An Stelle einer Legierung aus Gold mit 1%

   bracht, indem die Rückseite geläppt wird (Ver- 5 Antimon können andere Legierungen oder andere fahrensstufe Π). Nach sorgfältiger Reinigung und Legierungsverhältnisse verwendet werden. Der An-Trockmmg in der Verfahrensstufe ΠΙ wird die Halb- teil von Antimon kann verändert werden, da seine leiterplatte in eine Vakuumapparatur gebracht und Hauptfunktion darin besteht, sicherzustellen, daß ein der Druck auf 10 ~⁵ Torr erniedrigt (Verfahrens^. nicht gleichrichtender Kontakt an dem Silizium vom stufe IV). Die Platte wird dann auf 400° C erhitzt io η-Typ erhalten wird, daß es sich also um einen und eine Schicht aus einer Legierung von Gold Donatorstörstoff handelt. Ein Gehalt von mehr mit 1 °/o Antimon auf der Rückseite niedergeschlagen, als 1% trägt hierzu nicht mehr bei und kann die wo sich eine geschmolzene Legierungsschicht aus Bildung einer genügend gleichmäßigen Schicht auf einer Gold-Silizium-Legierung bildet, welche Antimon dem Silizium beeinträchtigen. Ein Gehalt von weniger als Dotierungsmaterial enthält. Die Menge der nieder- 15 als 1% hat einen geringeren Effekt auf die physigeschlagenen Legierung entspricht einer Goldschicht kaiischen und elektrischen Eigenschaften der Schicht von 0,5 μ Dicke. Nach dem Abkühlen der Platte bis zu einem Gehalt von 0,1 %, bei dem sich noch unter 200° C in Verfahrensstufe V wird eine weitere zufriedenstellende elektrische Kontakte ergeben. Der Menge der Legierung auf die inzwischen erstarrte Gehalt in dem obengenannten Ausführungsbeispiel Gold-Antimon-Silizium-Legierungsschicht von der 20 stellt den optimalen Wert dar. An Stelle von Gold in vorhergegangenen Verfahrensstufe niedergeschlagen. der Legierung kann auch ein Gemisch von Gold und Die Dicke der zweiten Schicht beträgt 1,5 μ. Dies ist Silizium verwendet werden. Eine zuvor hergestellte in der Verfahrensstufe VE dargestellt. Mischung aus Gold und Silizium wurde erfolgreich

   Die Platte wird dann aus der Aufdampfapparatur erprobt. Durch dieses Gemisch wird die Gleichmäßigentnommen und in einzelne Halbleiterelemente zer- as keit der Schicht auf dem Silizium verbessert, teilt (Verfahrensstufe VII). Die Halbleiterelemente Es ist nicht unbedingt erforderlich, daß Antimon

   werden auf Träger aufgelegt (Verfahrensstufe VIII), als Donatorstörstoff verwendet wird, denn andere die aus einer Kovarlegierung bestehen, welche mit Störstoffe, wie z. B. Arsen, haben den gleichen Effekt, einer Goldschicht von 2 μ Dicke überzogen ist. Die Der relative Anteil von Gold und Störstoff muß je-Legierungsschicht der Halbleiterelemente liegt auf 30 doch in diesem Fall geändert werden, der Goldschicht des Trägers. Diese Anordnung wird Wenn Halbleiterplatten vom p-Typ verwendet

   durch einen Ofen von 450° C geschickt (Verfahrens- werden, ist es erforderlich, in der aufgebrachten Lestufe IX), in dem eine Atmosphäre von trockenem, - gierung einen Akzeptorstörstoff, wie z. B. Bor, zu sauerstofffreiem Stickstoff vorhanden ist, um die verwenden.

   Halbleiterelemente an dem Träger anzulöten. Als 35 Das Verfahren ist auch anwendbar für Halbleiter-Lot dient die Legierungsschicht, die auf die Rück- bauelemente mit Germanium als Halbleiter, wobei seite der Halbleiterelemente aufgebracht wurde. An ähnliche Legierungen verwendet werden, jedoch die Stelle des Stickstoffs kann bei dieser Verfahrensstufe Temperaturen für das Niederschlagverfahren und auch eine Mischung von Stickstoff mit nicht mehr den Legierungsofen anders sind. Sie werden in der als 10% Wasserstoff verwendet werden. 40 Regel niedriger sein als bei Silizium. Die Bedeutung

   Nachdem die Anordnungen den Ofen verlassen des Verfahrens ist jedoch bei Germanium nicht so haben, werden sie gemäß den Verfahrensstufen X groß, weil es hier möglich ist, nicht vorbehandelte und XI weiterbehandelt, d. h., es werden Zuleitungs- Halbleiterelemente in einem Ofen anzulegieren. drähte angebracht, und sie werden in eine Umhüllung Die Erfindung wurde für das Anbringen von

   eingebaut. 45 planaren Transistorelementen beschrieben, sie kann

   Der Vorteil, den das Verfahren nach der Erfindung jedoch bei allen Halbleiterelementen verwendet gegenüber den bekannten Verfahren bietet, besteht werden, die auf einer Seite einer Halbleiterplatte anin verminderten Kosten und größerer Festigkeit des geordnet sind nnd die für diese Behandlung noch-Erzeugnisses. Es ist nur möglich, Halbleiterelemente mais erhitzt werden können. Zu diesen Vorrichtungen auf einem Träger in einem Ofen anzulegieren, wenn 50 gehören Mesatransistoren, Dioden, Tunneldioden, die Siliziumoberfläche gegenüber dem Legierungs- gesteuerte Siliziumgleichrichter und Festkörpermetall frei von einer natürlichen Oxydschicht ist, was schaltungen.

   nach der Erfindung dadurch erreicht wird, daß das Als Träger für die Halbleiterelemente können die

   Silizium mit der Silizium-Gold-Mischung vorbenetzt bekannten Träger verwendet werden, die sich für wird. 55 solche Elemente eignen. Solche Träger werden im

   Es können auch verschiedene Abwandlungen des allgemeinen vor der Verwendung mit einer Goldbeschriebenen Verfahrens vorgenommen werden. Es schicht überzogen, um das Anlegieren zu erleichtern ist z. B. möglich, die Temperatur der Halbleiter- und eine Oxydation zu verhindern. Das beschriebene platte während der Vakuumbedampfung langsam zu Verfahren läßt sich mit den so überzogenen Trägern vermindern und die Legierung anders als in zwei 60 gut ausführen, wie auch mit Trägern, die mit Nickel Verfahrensschritten niederzuschlagen. Es ist auch überzogen sind oder auch solchen, die keinen Übermöglich, die Temperatur der Halbleiterplatte auf zug haben. Bei den letzteren ist es erforderlich, eine andere Werte als die obengenannten zu erniedrigen sorgfältige Vorreinigung und Lagerung vorzunehmen, und mehr als zwei Verfahrensschritte zu benutzen.

   Die genannten Abwandlungen beeinflussen nicht 65 Patentansprüche:

   wesentlich die Qualität des Endproduktes, wenn 1. Verfahren zum Herstellen von Halbleiter-

   Siliziumplatten benutzt werden, können jedoch das bauelementen, bei dem eine eine Mehrzahl von

   Verfahren komplizierter machen. Bei verschiedenen Halbleiterelementen aufweisende Halbleiterplatte

   in die einzelnen Halbleiterelemente zerteilt wird und die Halbleiterelemente vor dem Anbringen weiterer Zuleitungen einzeln auf einen Träger mittels Gold gelötet werden, welches als zusammenhängende Schicht auf die Halbleiterplatte auf der Seite der zu verlötenden Oberflächen der Halbleiterelemente zusammen mit einem Dotierungsmaterial vom Leitfähigkeitstyp der zu verlötenden Halbleiteroberflächen aufgedampft wird, dadurch gekennzeichnet, daß die Schicht auf die erhitzte Halbleiterplatte aufgebracht wird, so daß eine geschmolzene Legierungsschicht von Gold mit dem Halbleitermaterial entsteht, daß nach Abkühlen der Legierung unter ihren Schmelzpunkt dieLegierungsschicht durch weiteres Aufbringen von Gold verstärkt wird, daß danach die Halbleiterplatte mit der aufgebrachten Schicht in die einzelnen Elemente zerteilt wird und daß anschließend die einzelnen Halbleiterelemente unter Verwendung der verstärkten Legierungsschicht als Lot mit dem Träger verlötet werden.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Halbleiterplatte aus Silizium mit einer Legierungsschicht versehen wird.

   3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Gold mit einem Dotierungsmaterial unter Zusatz von Silizium aufgedampft wird.

   4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß eine Halbleiterplatte mit Planartransistoren auf der einen Seite der Platte auf der anderen Seite mit einer zusammenhängenden Legierungsschicht versehen wird.

   5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Träger vor dem Verlöten mit den Halbleiterelementen mit Überzügen aus Gold oder Nickel versehen werden.

   In Betracht gezogene Druckschriften:

   Deutsche Auslegeschriften Nr. 1104 072,
   321, 1127 488, 1133 834;

   deutsche Patentanmeldung S 32974 VUIc 21g (bekanntgemacht am 8. 7.1954);

   USA.-Patentschrift Nr. 2 695 852;

   französische Patentschrift Nr. 1335 554;

   »Scientia electrica«, 1960, Heft 2, S. 80 bis 91.

   Hierzu 1 Blatt Zeichnungen

   809 599/428 8.68 © Bundesdruckerei Berlin