DE1639262A1 - Halbleiterbauelement mit einer Grossflaechen-Elektrode - Google Patents

Halbleiterbauelement mit einer Grossflaechen-Elektrode

Info

Publication number
DE1639262A1
DE1639262A1 DE19681639262 DE1639262A DE1639262A1 DE 1639262 A1 DE1639262 A1 DE 1639262A1 DE 19681639262 DE19681639262 DE 19681639262 DE 1639262 A DE1639262 A DE 1639262A DE 1639262 A1 DE1639262 A1 DE 1639262A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
electrode
zone
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681639262
Other languages
English (en)
Inventor
Shepheard Robert George
Collins Robert Henry
Castrucci Paul Philip
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1639262A1 publication Critical patent/DE1639262A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Halbleiterbauelement mit einer Großflächen-Elektrode
Die Erfindung betrifft ein Halbleiterbauelement, bei dem eine Zone mit einer großflächigen Elektrode versehen ist, die sowohl eine sehr gute galvanische Verbindung zwischen Halbleiter zone und der Elektrodenzuleitung gewährleistet als auch eine einwandfreie mechanische Verbindung zwischen Halbleiter ι und Elektrodenzuleitung bereitstellt.
In der Vergangenheit sind verschiedene ohmische Kontaktmetalle zur Bereitstellung einer guten elektrischen Verbindung als Elektrodenmaterial vorgeschlagen worden und zwar sowohl für das Anbringen einer Elektrode auf einer
009886/0618
N- oder einer P-Zone. Es hat sich jedoch gezeigt, daß verschiedene als ohmische Kontaktmetalle verwendete Materialien von inhärentem P- oder N-Leitfähigkeitstyp sind, so daß diese nicht ohne weiteres zur Herstellung einer galvanischen Verbindung zu einer N-Zone und wahlweise zu einer P-Zone Verwendung finden können, ohne daß sich ein gleichrichtender Übergang ergibt, wenn die benachbarte Halbleiterzone gegenüber dem Elektrodenmaterial vom entgegengesetzten Leitfähigkeitstyp ist. Es ist deshalb erforderlich, eine sorgfältige Auswahl des jeweils zu verwendenden Elektrodenmaterials vorzunehmen, das sowohl in Verbindung mit einer N- als auch einer P-Zone Verwendung finden kann.
Die Anforderungen an das zu wählende Elektrodenmaterial werden noch gesteigert, wenn außerdem eine zu erwartende größere mechanische Zugbeanspruchung des zu verwendenden Elektrodenxnaterials berücksichtigt werden muß wie es z. B. der Fall ist, wenn der Halbleiter mit seiner Elektrode auf eine leitende Fläche aufgelötet werden soll. Die Auswahlschwierigkeiten für ein Elektrodenmaterial, das beiden obengenannten Aufgaben gerecht werden soll, sind damit wesentlich erhöht. Als zusätzliche Forderung kommt im zuletzt genannten Fall noch hinzu, daß das Elektrodenmaterial zur Befestigung des Halbleiters auf der leitenden Fläche aus einem solchen Metall bestehen soll, daß eine einwandfreie mechanische Verbindung durch Löten in sehr kurzer Zeit zustande kommt, indem nicht zu hohe Temperaturen angewendet wer -den müssen, um einerseits die Isolation vor Schäden zu bewahren und ander-
Docket FI 9-66-013
009886/0618
seits zu verhindern, daß Fremdatome in die Halbleiterzonen oder Ladungsträgerlebensdauer-verkürzende Materialien eindringen.
Weiterhin ist zu berücksichtigen, daß bei Anwendung vonaif leitenden Flächen anzulötenden Halbleiterelektroden, die sich über den gesamten Oberflächenbereich einer Halbleiterseite erstrecken, hierüber erhebliche elektrische Ströme fließen, so daß der spezifische elektrische Widerstand auf ein Minimum gehalten werden muß, indem gleichzeitig eine sehr starke mechanische Verbindung oder Haftung zwischen Halbleiter und der leitenden Fläche wie z. B. i
einem gedruckten Leitungszug auf einem Modul sichergestellt sein muß.
Weiterhin ist zu beachten, daß das Elektrodenmaterial in der Lage sein muß, zufriedenstellend den Halbleiter zu benetzen und daran zu haften sowie ebenso auf der anzulötenden leitenden Fläche. Bisher haben sich Schwierigkeiten ergeben, um ein solches Haften sowohl zwischen dem Halbleiter als auch zwischen dem als Anschluß dienenden Leitungszug und zwar auf Grund der Tatsache, daß das Lot im allgemeinen entweder den Halbleiter oder den Leitungszug benetzt und dort anhaftet aber nicht beide zugleich·
Die Aufgabe der Erfindung besteht deshalb darin, eine Elektrode unter Vermeidung der obengenannten Nachteile bereitzustellen, die sehr wohl geeignet ist-ein Halbleiterbauelement mit einer leitenden Fläche wie z. B. einem Leitungszug auf einem Modul in zufriedenstellender Weise mechanisch und elek-
Docket FI 9-66-013
009886/0618
trisch zu verbinden. Diese Verbindung soll in einem kurzen Lötvorgang bei relativ geringer Temperatur auszuführen sein.
Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß der Halbleiter im Oberflächenbereich, der der Elektrodenoberfläche gegenüberliegt, mit einer
to" _o
Störstellenkonzentration von mindestens 10 cm entartet dotiert ist und daß die Elektrode aus mindestens zwei Metallschichten besteht, wovon die mit dem Halbleiter in Berührung stehende, erste Schicht aus Chrom, Aluminium, Titan oder dergleichen und die unmittelbar darauf angebrachte zweite Schicht aus Kupfer, einer Chrom-Kupfer-Legierung, Nickel, Silber oder dergleichen besteht. Vorzugweise ist der genannte Oberflächenbereich des HaIb-
20 -3 leiters mit einer Störstellenkonzentration von annähernd 10 cm entartet dotiert. Die erste Schicht besteht vorzugsweise aus Chrom während die zweite Schicht aus Kupfer besteht.
In vorteilhafter Weiterbildung der Erfindung wird auf der zweiten Schicht als ψ Korrosionsschutz eine Goldschicht angebracht.
Das erfindungsgemäße Halbleiterbauelement läßt in vorteilhafter Weise die Verwendung in einem Modul zu, bei dem die großflächige Elektrode auf einem auf dem Modul angebrachten Leitungszug aufgelötet ist. Dabei hat sich gezeigt, daß das Halbleiterbauelement in zufriedenstellender Weise und einem sehr raschen Lötvorgang sowohl eine gute elektrisch leitende Verbindung mit dem
Docket FI 9-66-013
009886/0618
Leitungszug herstellt als auch in mechanischer Hinsicht mit selbst größeren Zugbeanspruchungen gewachsenen Festigkeit auf der Unterlage befestigt ist»
Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die anhand bevorzugter Ausführungsbeispiele die Erfindung mit Hilfe der nachstehend aufgeführten Zeichnungen näher erläutert, und aus den Patentansprüchen.
Es zeigen:
Fig. 1 den Querschnitt eines erfindungsgemäßen Halbleiterbauelements
jeweils nach einem Ve rf ahrens schritt seiner Herstellung,
Fig. 2 den Querschnitt durch einen erfindungsgemäß aufgebauten Transistor,
Fig. 2A den Querschnitt durch eine erfindungsgemäß aufgebaute Diode,
Fig. 3 die Draufsicht auf ein Modul mit dem erfindungsgemäß hergestellten Halbleiterbauelement,
Fig. 4 einen Querschnitt durch das Modul nach Fig. 3,
Docket FI 9-66-013
009886/0618
Fig. 5 eine graphische Darstellung für die Zugstärke in Abhängigkeit
von der Zeit bei einem rückwärtigen Kontaktsystem gemäß der Erfindung.
In Fig. 1 ist unter A ein N -dotiertes Substrat 10 dargestellt, das auf einen eine N-Zone 12 darstellenden Halbleiter epitaxial aufgewachsen ist· Das Halbleitersubstrat ist z* B. antimondotiertes Silizium mit einer Stärke von etwa 0, 2 mm und einem spezifischen Widerstand von 0, 012 - 0, 003 Ohm cm. Die Epitaxialschicht besteht aus phosphordotiertem Silizium und ist 8, 0 ± 0, 5 jum dick wie genaue Messungen ergeben haben. Der spezifische Widerstand der Epitaxialschicht 12 beträgt 7 ± 1 Ohm cm.
Auf die Oberfläche der Epitaxialschicht 12 ist eine vorzugsweise thermisch aufgewachsene Oxydschicht 14 aufgebracht, indem zunächst das Substrat mit der epitaxial aufgewachsenen Schicht in einen geschlitzten Quarzhalter eingebracht ist, um dann in einem Ofen bei einer Temperatur von 1050 C erhitzt zu werden, anschließend 10 Minuten lang in einer trockenen Sauer stoff atmosphäre oxydiert zu werden und 60 Minuten einer Dampf atmosphäre ausgesetzt zu sein. Die resultierende Oxyddicke der Schicht 14 beträgt etwa 5300A. Je nach Bedarf läßt sich die Oxyd- oder Isolierschicht 14 auch niederschlagen oder durch Kathodenzerstäubung auf die Halbleiterobexläche aufbringen. Es lassen sich auch andere Isoliermaterialien wie z. B. Aluminium- oder Siliziumnitrid usw. verwenden.
Docket FI 9-66-013
009886/0618
Durch Anwendung üblicher photolito graphischer Maskenverfahren und Ätztechniken wird eine öffnung 16 in die Siliziumdioxydschicht 14 eingebracht, indem als Ätzlösung gepufferte Flußsäure verwendet wird.
In der Darstellung B ist eine P-Zone 18 in der Epitaxialschicht 12 eingebracht, indem z. B. Bor-Fremdatome Verwendung finden. Die Epitaxialschicht 12 ist dabei als Kollektor-Zone vorgesehen, während die eindiffundierte P-Zone 18 als Basiszone dienen soll. Das Eindiffundieren dieser Basiszone hinterläßt
18 -3 ύ
eine diffundierte Zone mit einem C von etwa 8 · 10 cm . ™
Im Verfahrensschritt C wird in einer wiederum aufgewachsenen Oxydschicht 20 auf der Halbleiteroberfläche durch photolithographisches Masken- und Ätzverfahren eine öffnung 22 eingebracht, die sich genau oberhalb der eindiffundierten P-Basiszone 18 befindet.
Im V erfahr en s schritt D wird in die P-Basiszone 18 durch Diffusion eine N entartet dotierte Emitterzone 24 gebildet, indem z. B. Phosphor-Fremdatome j
durch die öffnung 22 in die P-Zone 18 eingebracht werden. Da die rückwärtige Seite des N Halbleitersubstrats 10 unbedeckt ist, wird durch den Phoephordiffusionsvorgang eine eindiffundierte plan are N++-Zone 26 an diesem Oberflächenbereich gebildet. Die Fremdatomkonzentration der Emitterzone 24 und
20 3
der eindiffundierten planar en Zone 26 beträgt etwa 5 · 10 cm .
Docket FI 9-66-013
009886/0618
Im Verfahrens schritt E wird wiederum eine Oxydschicht 28 auf den entsprechenden Halbleiterdberflächenbereich aufgebracht und durch photolithographische Masken- und Ätzverfahren öffnungen hierin eingebracht, die sich dann oberhalb der Basis-18 und der Emitterzone 24 befinden. Diese öffnungen dienen zum Anbringen entsprechender Elektroden 30 und 32 an die Basis- 18 bzw. Emitterzone 24 der Transistoranordnung, indem zunächst Metall,wie z. B. Aluminium, niedergeschlagen und danach überschüssige Metallteile beseitigt werden. Vorzugsweise wird hierbei eine 1500A dicke Aluminiumschicht bei einer Oberflächentemperatur von 200 C und anschließend eine 4500A dicke Aluminiums chi cht bei einer Temperatur von 60 C oder weniger auf die Halbleiteroberfläche aufgedampft. Dies geschieht vorzugsweise unter Vakuum von etwa 5 * 10 Torr, überschüssige Aluminiumkontaktteile werden mit Hilfe einer warmen Lösung von HPO. + HNO + HO weggeätzt.
Der Halbleiter wird anschließend dann in einer Sticketoffatmoephäre unter 440°C während 15 Minuten gesintert, so daß sich gute ohmische Kontakte ergeben.
Im Verfahreneschritt F wird eine Isolationsschicht 34 auf die Oberseite des •o gebildeten Halbleiterbauelemente niedergeschlagen, um die vorher aufgebrachten Aluminiumleitung β züge vor Korrosion zu schützen. Diese Isolationsschicht 34 besteht vorzugsweise aus zwei Glasüberzügen·
Docket FI 9-66-013
009886/0618
Der erste Überzug wird während 11 Minuten aufgeheizt, während der zweite für. etwa 12 Minuten aufgeheizt wird. Die Aufheiztemperatur für beide Überzüge beträgt etwa 565 C. Als Dicke ergibt sich vorzugsweise 1,5 /Um, Die Isolationsschicht 34 wird gemäß bekannten Verfahren niedergeschlagen, wie z. B. Kathodenzerstäubung.
Im Verfahrens schritt G wird das Halbleiterbauelement um 180 gedreht und dann in ein Verdampfungsgefäß eingegeben, das anschließend auf ein Vakuum
-5
von etwa 10 Torr evakuiert wird. Hierauf wird eine Chromschicht 36 mit
Dicke von 1500A - 200A auf die Rückseite des Halbleiterbauelements
aufgebracht. Während des Niederschlags der Chromschicht sollte der Halbleiter auf eine Temperatur von 200 bis 250 C gehalten werden. Auf diese Weise ist gewährleistet, daß sich ein guter ohmischer Kontakt mit der N Oberflächenzone 26 ergibt.
Im Verfahrensschritt H wird auf die Chromschicht 36 eine Kupferschicht 38 von 5000A * 500A aufgebracht. Die Chrom- und Kupferverdampfungsvorgänge überlappen sich, wie es als Ergebnis hiervon durch die gestrichelten Linien 39 und 40 dargestellt ist, um sicherzustellen, daß sich eine festere Bindung zwischen den Schichten 36 und 38 ergibt. Die Niederschlagstemperatur liegt bei etwa 200 - 10°C.
Im Verfahrensechxitt I wird eine Goldschicht 42 von etwa 2800A auf die Kupfer-Docket FI 9-66-013
009886/0618
schicht 3d niedergeschlagen, so daß hiermit die Elektrodenerstellung an der Rückseite des Halbleiters beendet ist. Hierbei dient die Metallschicht 36 als gute ohmische Kontaktverbindung zum Halbleiter, die Metallschicht 38 als lötbare Schicht und die Metallschicht 42 dient als Sperrschicht zur Verhinderung einer Oxydbildung.
Im Ve rf ahrens schritt J wird das Halbleiterbauelement wieder um 180 zurückgedreht, um dann die öffnungen 44 in die Glasschicht 34 mit Hilfe einer HF-HNO -Lösung durch Anwenden eines photolithographischen Maskenverfahrens einbringen zu können.
Im Ve rf ahrens schritt K wird das Halbleiterbauelement in ein Verdampfungsgefäß eingebracht, nachdem Masken zum Aufbringen von Leitungszügen auf die Anschlußöffnungen 44 einjustiert und befestigt worden sind. Dae Verdampfungsgefäß wird auf einen Druck von < 10 Torr evakuiert. Das Verdampfungsgefaß wird dann bis auf einen Druck von annähernd 30 · 10 Torr aufgefüllt und dann mit einer Gleichspannungszerstäubung während einer Dauer von 15 Minuten gereinigt. Das Verdampfungsgefäß wird dann wiederum auf einen Druck von weniger als 10 Torr evakuiert, um dann anschließend auf das Halbleiterbauelement eine Chromschicht von 1500 - 200A aufzutragen« danach eine Kupferschicht von 5000 - 500A und schließlich eine Goldschicht von 1400 - 200A4 um die Leitungezüge 46 und 48 mit den Elektroden 30 und 32 in guten elektrischen Kontakt zu bringen. Auch hier wiederum sind die Chrom- und Kupferver-
Docket FI 9-66-013
009886/0618
dampfungsvorgänge vorzugsweise überlappt. Die Halbleiteroberflächentemperatur muß höher sein als 150 C bevor das Chrom verdampft wird.
Im Ve rf ahrens schritt L wird das Halbleiterbauelement in ein Verdampfungsgefäß zur Verdampfung von Blei und Zinn montiert, das bis auf einen Druck von 10 Torr evakuiert ist. Anschließend wird dann die Blei-Zinn-Legierung mit den jeweiligen Anteilen von 95% und 5% in einer Särke von etwa 43-5 ^m durch die öffnungen in einer Maske aufgetragen, um so die Anschluß lot stellen 5Z und 54 anzubringen, die in Kontakt mit den Leitungszügen 46 und 48 stehen. f
Als nächstes wird eine weitere Maske mit den Blei-Zinn-Anschlußlötetellen so in Verbindung gebracht, daß zwei 0, 1Z7 dicke nickelplattierte Kupferkugeln 56 und 58 durch die Maskenöffnungen auf die Anschlußlötstellen zu liegen kommen. Schließlich wird das Ganze in einer Stick stoff atmosphäre auf etwa 370 C aufgeheizt. Die Blei-Zinn-Anschlußlötstellen schmelzen bei dieser Temperatur, so daß jeder Ball auf diese Weise angelötet wird. Damit sind dann die Elektrodenanschlüsse zur Basis- und Emitterzone des Halbleiterbauelemente angebracht, sowie auf der Rückseite die Elektrode zur Kollektorzone.
Docket FI 9-66-013
009886/06.18
TABELLE I Querschnittsabmessungendes Halbleiterbauelements nach Fig. 1 Parameter Wert' Tiefe der Kollektorzone 2, 54 - 0, 076 jütm. Tiefe der Emitterzone 1,65 - 0,058 jUm Basisbreite 1,07 - 0,01 Um.
Bor <^ S 150 ί 15 SL /u
Phosphor ^S 6 ί 0,5 Λ /□ Oxyd s chi chtdi cke Emitter-Übergang 5760 X Kollektor-übergang 7820 Ä
Die in Fig. 2 im Querschnitt gezeigte Transistorvorrichtung besitzt lediglich eine Zweimetallschicht an der rückseitigen Elektrode. In dieser Darstellung werden die gleichen Bezugs zeichen wie in Fig. 1 verwendet, allerdings unter dem Zusatz des Buchstabens A. Der Transistor nach Fig. 2 enthält demnach den Emitter 24A, die Basis 18A und den Kollektor 12A, entweder in NPN- oder in PNP-Konfiguration. An der lötbaren Metallschicht 38A ist keine Schutzschicht gegen Oxydbildung angebracht.
Docket FI 9-66-013
009886/061 8
Die Anordnung nach Fig. 2 A stellt eine Diode im Querschnitt dar, die ebenfalls als rückwärtige Elektrode eine Zweimetallschicht aufweist. Hier tragen die gleichen Bezugszeichen wie in Fig. 1 als weitere Kennzeichnung jeweils den Buchstaben. Die Elektrode 60 steht im elektrischen Kontakt mit der eindiffundierten Zone 62 vom ersten Leitfähigkeitstyp, während die rückwärtige Elektrode 36B in elektrischem Kontakt mit der Zone 64 steht, die vom entgegengesetzten Leitfähigkeitstyp ist. Es dürfte ohne weiteres klar sein, daß verschiedene Halbleiterbauelemente gemäß der Erfindung aufgebaut und verwendet werden können.
In der nachstehend gebrachten Tabelle sind verschiedene Metallzusammenstellungen zum Aufbau der rückwärtigen Elektrode aufgeführt.
Docket 9-66-013
009886/061 8
TABELLE II
A. Elektrodenmetall -
schicht zur Adhä
sion am N - oder
P -Halbleiter		 B. Lötbare Metall
schicht in Kontakt
mit der Elektrode
Cr Cu
Cr Cu
Al (Cr - Cu)
Al (Cr- Cu)
Ti Cu
Ti Cu
Cr Ni
Cr Ni
Ti Ni
Ti Ni
Al Ni
Al Ni
Cr Ag
C. Oxyd-Schutz schicht in Kontakt mit der lötbaren Metallschicht
Au
Au
Au
Au
Au
Au
Die in den Kolonnen A und B obenstehender Tabelle aufgeführten Metallschichten lassen sich für Zweimetall-Elektroden gemäß Fig. 2 und 2A verwenden. Für Dreimetall-Elektroden lassen sich die in den Kolonnen A, B und C aufgeführten Metalle verwenden.
Docket FI 9-66-013
009886/06 18
In der Draufsicht nach Fig. 3 ist eine Ecke eines Moduls 70 gezeigt. Hierauf ist ein Halbleiterplättchen 72 mit seiner rückwärtigen Elektrode auf einem Leiterzug 74 aufgebracht, der vorzugsweise auf den Oberflächenbereich 76 des Moduls 70 aufgedruckt ist. Die Leitungszüge 78 und 80 sind in gleicher Weise auf den Oberflächenbereich 76 des Moduls 70 aufgetragen, während die Stifte 82, 84 und 86 mit den Leitungszügen 78, 74 und 80 in Verbindung stehen. Die Stifte 82, 84 und 86 werden in Bohrungen des Moduls 70 gehalten, dae vorzugsweise aus Isoliermaterial wie Aluminiumoxyd besteht. Auf diese Weise läßt sich ein elektrischer Kontakt zwischen den Stiften eines Moduls und der f
gedruckten Schaltung einer Mutterkarte herstellen, die entsprechende Bohrungen zur Aufnahme der Stifte einer größeren Anzahl von Moduls enthält. Die Leiterzüge 74, 78 und 80 bestehen vorzugsweise aus einer Silber (80%)-Palladium (20%)-Legierung. Die Oberflächen der Leitungszüge sind mit einer Blei (90%)-Zinn (10%)-Legierung überzogen.
In Fig. 4 ist ein Querschnitt längs der Linie 4-4 der Anordnung nach Fig. 3 gezeigt, so daß die Anschlußleitungen 88 und 90 in ihrer Verbindung mit den λ
Elektrodenanschlüssen in Form der Kugeln 56 und 58 der Basis- und Emitterzone des Transistors klar hervorgehen. Beim Herstellungsverfahren der elektrischen Verbindung mit Hilfe des Lötzinnüberzugs auf jedem Leitungszug werden zunächst das Halbleiterplättchen 72 und die Anschlußleitungen 88 und 90 mit den entsprechenden Leitungs zügen 74, 78 und 80 während eines Aufheiz-Vorgangs unter 370 C in einer Stickstoff atmosphäre angebracht. In gleicher
Docket FI 9-66-013
009886/0618
Weise werden durch Aufbringen von JLötbatzen an den entsprechenden Enden der Verbindungsleitungen 88 und 90 die Lötverbindungen zu den Kugeln 56 und 58 während des gleichen Aufheizvorgangs erstellt.
Aus der graphischen Darstellung nach Fig. 5 gehen die Vorteile der erfindungsgemäß verwendeten Metalle der rückwärtigen Elektrode hervor. Es zeigt sich dabei, daß eine typische Au-Cu-Au-Metallelektrode nicht so gut ist für vorliegenden Zweck im Vergleich zu einer Elektrode, die entweder aus Al-(Cr-Cu)-Au oder aus Cr-Cu-Au besteht. Es ergibt sich hieraus, daß eine Elektrode bestehend aus Cr-Cu-Au am besten für den vorliegenden Zweck geeignet ist, da eine solche Elektrode einer Zugbeanspruchung von annähernd 250 Gramm während eines Zeitraums von mindestens 1000 Stunden widersteht.
Docket FI 9-66-013
009886/0618

Claims (3)

  1. Docket FI 9-66-013
  2. 2. Januar 1968 bu-he
    " PATENTANSPRÜCHE
    1. Halbleiterbauelement, bei dem eine Zone mit einer großflächigen Elektrode versehen ist, die sowohl eine sehr gute galvanische Verbindung zwischen Halbleiterzone und der Elektrodenzuleitung gewährleistet als auch eine einwandfreie mechanische Verbindung zwischen Halbleiter und Elektrodenzuleitung bereitstellt, dadurch gekennzeichnet, daß der Halbleiter im Oberflächenbereichjder der Elektrodenoberfläche gegenüberliegt, mit einer
    18 —3 Stör Stellenkonzentration von mindestens 10 cm entartet dotiert ist und daß die Elektrode (36, 38, 42) aus mindestens zwei Metallschichten (36, 38) besteht, wovon die mit dem Halbleiter in Berührung stehende erste Schicht (36) aus Chrom, Aluminium, Titan oder dergleichen und die unmittelbar darauf angebrachte zweite Schicht (38) aus Kupfer, einer Chrom-Kupfer Legierung, Nickel, Silber oder dergleichen besteht. "
    2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der zweiten Schicht (38) eine Goldschicht (42) als Korrosionsschutz angebracht ist.
    009886/061 8
  3. 3. Halbleiterbauelement nach Anspruch 1 und Anspruch 2, gekennzeichnet durch die Verwendung in einem Modul (70), indem die großflächige Elektrode (36, 38, 42) auf einem auf dem Modul (70) angebrachten Leitungs zug (74) aufgelötet ist.
    Docket FI 9-66-013
    009886/0618
    4I
    Leerseite
DE19681639262 1967-01-13 1968-01-05 Halbleiterbauelement mit einer Grossflaechen-Elektrode Pending DE1639262A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60907167A 1967-01-13 1967-01-13

Publications (1)

Publication Number Publication Date
DE1639262A1 true DE1639262A1 (de) 1971-02-04

Family

ID=24439242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681639262 Pending DE1639262A1 (de) 1967-01-13 1968-01-05 Halbleiterbauelement mit einer Grossflaechen-Elektrode

Country Status (4)

Country Link
US (1) US3480841A (de)
DE (1) DE1639262A1 (de)
FR (1) FR1548766A (de)
GB (1) GB1193532A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3011660A1 (de) * 1980-03-26 1981-10-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Mehrschichtiger ohmscher anschlusskontakt
DE3122387A1 (de) * 1981-06-05 1982-12-23 Deutsche Itt Industries Gmbh, 7800 Freiburg "glasumhuellte halbleiterdiode und verfahren zur herstellung"
DE3232837A1 (de) * 1982-09-03 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer 2-ebenen-metallisierung fuer halbleiterbauelemente, insbesondere fuer leistungshalbleiterbauelemente wie thyristoren

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571913A (en) * 1968-08-20 1971-03-23 Hewlett Packard Co Method of making ohmic contact to a shallow diffused transistor
US4042954A (en) * 1975-05-19 1977-08-16 National Semiconductor Corporation Method for forming gang bonding bumps on integrated circuit semiconductor devices
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
US4404658A (en) * 1980-03-12 1983-09-13 Harris Corporation Mesa bipolar memory cell and method of fabrication
US4292730A (en) * 1980-03-12 1981-10-06 Harris Corporation Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization
GB2139248A (en) * 1983-05-04 1984-11-07 Gen Electric Co Plc Copper alloy solderable contact pad produced by vapour deposition
IL110261A0 (en) * 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
US6020646A (en) * 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL292995A (de) * 1962-05-25 1900-01-01
US3241931A (en) * 1963-03-01 1966-03-22 Rca Corp Semiconductor devices
GB1023532A (de) * 1964-01-07
US3370207A (en) * 1964-02-24 1968-02-20 Gen Electric Multilayer contact system for semiconductor devices including gold and copper layers
US3268309A (en) * 1964-03-30 1966-08-23 Gen Electric Semiconductor contact means
US3401055A (en) * 1964-12-31 1968-09-10 Ibm Vapor depositing solder
FR1483574A (de) * 1965-06-24 1967-09-06
US3368124A (en) * 1965-12-09 1968-02-06 Rca Corp Semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3011660A1 (de) * 1980-03-26 1981-10-01 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Mehrschichtiger ohmscher anschlusskontakt
DE3122387A1 (de) * 1981-06-05 1982-12-23 Deutsche Itt Industries Gmbh, 7800 Freiburg "glasumhuellte halbleiterdiode und verfahren zur herstellung"
DE3232837A1 (de) * 1982-09-03 1984-03-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer 2-ebenen-metallisierung fuer halbleiterbauelemente, insbesondere fuer leistungshalbleiterbauelemente wie thyristoren

Also Published As

Publication number Publication date
GB1193532A (en) 1970-06-03
FR1548766A (de) 1968-12-06
US3480841A (en) 1969-11-25

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
WO2003072288A1 (de) Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung
DE1766528B1 (de) Elektrischer modulbauteil
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE2314731A1 (de) Halbleiterbauteil mit vorspruengen und verfahren zur herstellung desselben
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE1614148B2 (de) Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2123595A1 (de) Halbleiteranordnung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE1286642B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2134291A1 (de) Halbleitervorrichtung
DE2606885A1 (de) Halbleiterbauteil
DE2100731A1 (de) Dotierter metallischer, elektrischer Dünnschicht Verbindungsleiter fur mikroelektromsche Konfigurationen, insbesondere für Sihcium-Planardioden, Transistoren und monolithische integrierte Schaltungen
DE1924845C3 (de) Halbleiteranordnung mit metallischen Kontakten und/oder metallischen Verbindungsschichten
DE2603745C3 (de) Mehrschichtiger Metallanschlußkontakt und Verfahren zu seiner Herstellung
DE2751393A1 (de) Integrierte anordnung und verfahren zu ihrer herstellung