DE1105068B - Verfahren zur Herstellung von Vielfachdioden - Google Patents

Verfahren zur Herstellung von Vielfachdioden

Info

Publication number
DE1105068B
DE1105068B DES61386A DES0061386A DE1105068B DE 1105068 B DE1105068 B DE 1105068B DE S61386 A DES61386 A DE S61386A DE S0061386 A DES0061386 A DE S0061386A DE 1105068 B DE1105068 B DE 1105068B
Authority
DE
Germany
Prior art keywords
carrier
semiconductor
layer
diodes
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES61386A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe dElectronique et dAutomatisme SA
Original Assignee
Societe dElectronique et dAutomatisme SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe dElectronique et dAutomatisme SA filed Critical Societe dElectronique et dAutomatisme SA
Publication of DE1105068B publication Critical patent/DE1105068B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Description

DEUTSCHES
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Vielfachdioden, bestehend aus einer auf einen metallischen Träger aufgebrachten kristillisierten Halbleiterschicht, einer dielektrischen Schicht mit sehr vielen Löchern und einer Gegenelektrode in Form eines auf die dielektrische Schicht aufgebrachten Metallbelages, der durch die Löcher der dielektrischen Schicht hindurch die Halbleiterschicht in einer Vielzahl von Spitzen berührt und bei dem das Aufbringen des Halbleiters auf den Träger durch Aufdampfen erfolgt.
Dioden dieser Art sind unter der Bezeichnung Porenschichtgleichrichter bekannt. Wenn derartige Dioden gleichzeitig in größeren Mengen durch Aufdampfen des Halbleiters hergestellt werden, streuen ihre Eigenschaften in einem beträchtlichen Bereich. Falls enge Toleranzgrenzen gefordert werden, behilft man sich durch Sortieren der Dioden nach ihren Eigenschaften.
Bei elektronischen Rechengeräten und ähnlichen Vorrichtungen werden häufig sogenannte Diodenbänke verwendet, die aus einer Vielzahl von Dioden mit sehr kleinen Abmessungen auf einem gemeinsamen Träger bestehen. Es ist aus fertigungstechnischen Gründen erwünscht, sämtliche Dioden einer derartigen Diodenbank in einem einzigen Arbeitsgang auf dem gemeinsamen Träger herzustellen. Da dann ein Aussortieren der Dioden nicht mehr möglich ist, dürfen die Eigenschaften der einzelnen Elementardioden nur in sehr engen Grenzen streuen. Diese Forderung konnte mit den bisher bekannten Verfahren nicht befriedigend erfüllt werden.
Nach der Erfindung wird dies dadurch erreicht, daß für den gemeinsamen Träger der Vielzahl von Dioden ein zur gleichen Kristallstruktuirgruppe wie der Halbleiter gehöriges Material gewählt wird und der Träger vor dem Aufdampfen des Halbleiters mit einer Zwischenschicht aus einem leitenden Material der gleichen Kristallstrukturgruppe überzogen wird, welches als Bezugsepitaxie für die Kristallbildung des Halbleiters in der Weise dient, daß alle Halbleiterkörper der bei der Aufdampfung gleichzeitig gebildeten kleinen Dioden die gleiche Orientierung haben.
Durch die gleiche Orientierung der Halbleiterkörper wird erreicht, daß sämtliche Dioden sehr gleichförmige Eigenschaften haben.
Damit die Gleichförmigkeit der so gebildeten Halbleiterschichten voll zur Wirkung kommt, soll auch die poröse Zwischenschicht eine möglichst gleichförmige Struktur haben. Dies wird gemäß einer bevorzugten Weiterbildung desi Verfahrens nach der Erfindung dadurch erreicht, daß im Vakuum Körner eines bei verhältnismäßig niedriger Temperatur schmelzenden Emails über den mit dem Halbleiterüberzug versehenen Träger fließen, daß dann der Träger erhitzt und Verfahren zur Herstellung
von Vielfadidioden
Anmelder:
S.E.A. Societe d'Electronique
et d'Automatisme,
Courbevoie, Seine (Frankreich)
Vertreter: Dipl.-Ing. E. Prinz
und Dr. rer. nat. G. Hauser, Patentanwälte,
München-Pasing, Bodenseestr. 3 a
Beanspruchte Priorität:
Frankreich vom 10. Februar 1958
schließlich umgedreht wird, um ihn von dem Überschuß der Körner auf der so gebildeten Schicht zu befreien.
Eine Möglichkeit zur Durchführung des erfindungsgemäßen Verfahrens wird an Hand der Zeichnung erläutert. Darin zeigt
Fig. 1 eine perspektivische Seitenansicht einer Vorrichtung zur Durchführung des Verfahrens und
Fig. 2 eine Oberansicht der Vorrichtung.
Eine Vakuumglocke 1, deren Pumpeinrichtung nicht dargestellt ist, ist an ihrem oberen Teil mit einem Behälter 2 ausgestattet, der Emailkörner 3 enthält und mit der Glocke durch einen StutzenS über einen Hahn4 hermetisch dicht verbunden ist. An der Unterseite ist die Platte 6 angedeutet, welche die Befestigung der Glocke auf der Pumpeinrichtung ermöglicht.
In der Glocke ist eine Drehachsenhaiterung mit senkten Schenkeln 7 und 8 und den Lagern 9 und 10 angeordnet. An dem Ende der einen Achse ist ein ferromagnetischer Stab 12 so angebracht, daß durch Betätigung eines außerhalb der Glocke angebrachten Elektromagneten 13 durch das Glas hindurch die eine der Achsen gedreht werden kann. Die andere Achse ist mit einer Rückstellfeder 14 für die Quervibration der Achsen ausgestattet, die dann auftritt, wenn der Elektromagnet in einer festen Winkelstellung mit Wechselstrom erregt wird, wodurch der zwischen den Achsen befindliche Rahmen in Querrichtung schwingt.
109· 577/309
Dieser Rahmen besteht aus zwei seitlichen Trägern 15 und 16, zwischen denen leitende Bänder 17 ausgespannt sind, die als Träger und schließlich als Basis für die Dioden dienen. Vier Schmelztiegel 18 sind unterhalb des Rahmens auf dem Boden der Vakuumglocke angeordnet, und zwar an den vier Ecken der senkrechten Projektion des Rahmens auf die Ebene der Tiegel. Ein zweiter Satz von Schmelztiegeln 20 ist dem Satz der Schmelztiegel 18 zugeordnet, beispielsweise etwas tiefer, aber seitlich gegen den Satz 18 verschoben, wie in Fig. 2 zu erkennen ist, in der die Sätze der Schmelztiegel in gestrichelten Linien dargestellt sind. Jeder Satz Schmelztiegel kann durch einen hindurchfließenden elektrischen Strom über die Leitung 19 für die Schmelztiegel 18 und über die Leitung 21 für die Schmelztiegel 20 elektrisch erhitzt werden. Der Träger 8 ist bei 22 gegen Masse isoliert. Der Punkt 7 liegt auf Masse. Ein Heizstrom für den Rahmen und die von ihm getragenen Bänder wird über eine nicht dargestellte Leitung dem isolierten Träger 8 zugeführt.
Die Bänder, welche die Träger für die Dioden bilden sollen, sind aus einer Eisen-Nickel-Legierung hergestellt, deren Ausdehnungskoeffizient gleich dem des Germaniums ist, das als Halbleiter verwendet werden soll. Die Oberfläche dieser Bänder kann mit einer Schicht aus einer Gold-Wismut-Legierung von einigen Molekülen Dicke versehen sein. Das Kristallsystem der Eisen-Nickel-Legierung gehört zur gleichen Gruppe wie dasjenige des Germaniums. Die Gold-Wismut-Legierung ermöglicht es ferner, bei der Bildung der kristallinen Germaniumschicht automatisch die Ausrichtung der kristallographischen Achse 110 des Germaniums auf die kristallographische Achse 100 der Au2 Bi-Legierung, die als Bezugsepitaxie dient, zu erreichen.
Die Bänder können beispielsweise einzeln eine Breite von 3 mm und eine Länge von 100 mm besitzen. Ihre Anordnung in dem Rahmen bildet dann eine Fläche von etwa 100 mm Seitenlänge. Eine nicht gezeichnete Maske kann auf die Bänder aufgelegt und durch den Rahmen so gehalten werden, daß die Fläche der einzelnen Diode beispielsweise auf 4 mm2 begrenzt wird. Diese Maske kann aus Bändern bestehen, die quer zu den ersten gespannt sind. Mit dieser Anordnung können beispielsweise gleichzeitig 1300 bis 1400 Dioden hergestellt werden, wobei eine Streuung der Eigenschaften weitgehend verhindert wird, da sie alle gemeinsam hergestellt werden. Zu Beginn wird in die vier Schmelztiegel 18 die gleiche Beschickung von dotiertem Germanium, beispielsweise etwa 300 mg, eingebracht. Man bringt dann in die Schmelztiegel 20 beispielsweise eine Legierung von Zinn und Cadmium ein. Dann wird die Glocke evakuiert.
Der Abstand der Schmelztiegel 18 von den Trägern, welche durch die in dem Rahmen befestigten Bänder 17 gebildet werden, ist so gewählt, daß er bei dem Restdruck in der Glocke in keinem Fall 5% der mittleren freien Weglänge überschreitet, so daß die Wahrscheinlichkeit einer Oxydation vernachlässigbar klein ist, während das Germanium durch Erhitzen der Tiegel 18 auf etwa 1400° C verdampft und auf den Bändern an den durch die Maske nicht verdeckten Stellen niedergeschlagen wird. Während dieser Verdampfung wird die Temperatur der Träger etwa auf der eutektischen Temperatur gehalten, hier also auf etwa 325° C, bei der keine Diffusion der Legierungen erfolgt und ihre kristalline Struktur sich nicht ändert.
Bei der angegebenen Beschickung der Tiegel erhält man eine Germaniumschicht, deren Dicke etwa 5 μ beträgt. Die Germaniumniederschläge haben ferner eine homogene kristalline Struktur. Während des Verdampfungsvorgangs ist der Elektromagnet 13 nicht erregt.
5 Ohne Unterbrechung des Auspumpens und bei verringerter Heizung der Träger dreht man die Achsen und damit den Rahmen um 180°, damit die mit Germanium bedeckte Seite nach oben gerichtet wird. Dies geschieht durch Betätigung des Elektromagneten, der
ίο anschließend mit einem Wechselstrom erregt wird, damit der die Bänder tragende Rahmen in eine periodische Vibration in der Querrichtung versetzt wird. Dann wird der Hahn 4 geöffnet, damit auf die exponierte Seite ein »Regen« von Emailkörnern 3 fallen kann. Der Behälter 2 steht beispielsweise unter einer Heliumatmosphäre. Die Emailkörner sind so gesiebt worden, daß die Durchmesser der Körner zwischen 20 und höchstens 40 μ betragen. Das Material der Körner kann die folgende Zusammensetzung haben:
Na2 O—Ca O—Mg O—Si O2-B2 O3.
Infolge der Vibration des Rahmens verteilen sich die Körner auf den Bändern in einer etwa gleichförmigen Schicht. Das Email erweicht bei niedriger Temperatur und bildet auf dem Germanium eine grobe poröse Schicht mit einer Dicke von 10 bis 25 μ. Dann wird der Rahmen in die ursprüngliche Stellung umgedreht, wobei die überschüssigen Körner abfallen, so daß auf der mit Germanium überzogenen Fläche infolge der Ausbreitung der Körner ein richtiges »Sieb« von Email zurückbleibt, dessen Löcher nach Erhitzung kaum 5 bis höchstens 7 μ Durchmesser überschreiten und die gegebenenfalls durch eine länger durchgeführte Erhitzung noch kleiner gemacht werden können.
Es genügt dann, die Tiegel 20 auf etwa 850° C zu erhitzen, damit die Zinn-Cadmium-Legierung auf das Sieb aufgedampft wird. Diese Legierung füllt die Löcher und bildet ebensoviel fadenförmige Kontakte mit dem Germanium, wie Löcher vorhanden sind. Bis auf die spätere Anbringung der üblichen elektrischen Anschlüsse sind die Dioden fertig. Ihre Eigenschaften hängen wesentlich von der Dicke der Germaniumschicht und von der Anzahl der Kontakte pro Flächeneinheit ab. Je geringer die Dicke der Germaniumschicht ist, um so kleiner ist der Serienwiderstand, der ohne weiteres auf einige hundertstel Ohm herabgesetzt werden kann. Durch Verringerung des Durchmessers der Kontaktpunkte wird die Kapazität der Diode herabgesetzt. Daher können mit diesen Dioden Ströme sehr hoher Frequenz wirksam gleichgerichtet werden. Ferner ist die Temperaturabhängigkeit der Sperrspannung stark verringert, da die Fläche der Gegenelektrode groß gegenüber derjenigen der Kontaktpunkte ist und damit auch die Wärme gut abgeführt wird. Da ferner der Herstellungsprozeß vollkommen im Vakuum abläuft, ist die Oberfläche der Dioden völlig frei von adsorbierten Gasen.

Claims (11)

Patentansprüche:
1. Verfahren zur Herstellung von Vielfachdioden, bestehend aus einer auf einen metallischen Träger aufgebrachten kristallisierten Halbleiterschicht, einer dielektrischen Schicht mit sehr vielen Löchern und einer Gegenelektrode in Form eines auf die dielektrische Schicht aufgebrachten Metallbelages, der durch die Löcher der dielektrischen Schicht hindurch die Halbleiterschicht in einer Vielzahl von Spitzen berührt und bei dem das Aufbringen des Halbleiters auf den Träger durch Aufdampfen erfolgt, dadurch gekennzeichnet, daß für
den gemeinsamen Träger der Vielzahl von Dioden ein zur gleichen Kristallstrukturgruppe wie der Halbleiter gehöriges Material gewählt wird und der Träger vor dem Aufdampfen des Halbleiters mit einer Zwischenschicht aus einem leitenden Material der gleichen Kristallstrukturgruppe überzogen wird, welches als Bezugsepitaxie für die Kristallbildung des Halbleiters in der Weise dient, daß alle Halbleiterkörper der bei der Aufdampfung gleichzeitig gebildeten kleinen Dioden die gleiche Orientierung haben.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß bei Verwendung von Germanium für den Halbleiter als Material für den Träger eine Eisen-Nickel-Legierung gewählt wird.
3. Verfahren gemäß Anspruch 2, dadurch gekennzeichnet, daß als Material für die Zwischenschicht eine Gold-Wismut-Legierung gewählt wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, gekennzeichnet durch die Bildung der porösen dielektrischen Schicht in der Weise, daß im Vakuum Körner eines bei verhältnismäßig niedriger Temperatur schmelzenden Emails über den mit dem Halbleiterüberzug versehenen Träger fließen, daß dann der Träger erhitzt und schließlich; umgedreht wird, um ihn von dem Überschuß der Körner auf der so gebildeten Schicht zu befreien.
5. Verfahren gemäß Anspruch 4, dadurch gekennzeichnet, daß Körner einer Korngröße zwischen 20 und 40' μ in solcher Menge verwendet werden, daß die fertige poröse keramische Schicht eine Dicke von etwa 25 μ hat.
6. Verfahren gemäß Anspruch 4 oder 5, dadurch gekennzeichnet, daß der Träger während des Aufbringens der porösen dielektrischen Schicht in Vibration gebracht wird.
7. Verfahren gemäß Anspruch 6, dadurch gekennzeichnet, daß die Vibration des Trägers auf elektromagnetischem Wege erzeugt wird.
8. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für die Gegenelektrode eine Cadmium-Zinn-Legierung verwendet wird.
9. Verfahren gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Aufbringen des Halbleiters, der dielektrischen Schicht und der Gegenelektrode über Masken erfolgt, welche die räumlichen Abmessungen der Dioden begrenzen.
10. Verfahren gemäß Anspruch 9, dadurch gekennzeichnet, daß jeder Träger die Form eines Bandes hat und daß eine Anzahl derartiger Bänder nebeneinander in einem Rahmen ausgespannt sind und gleichzeitig den verschiedenen Verfahrensstufen unterzogen werden.
11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, daß als Masken Bänder verwendet werden, die quer zu den Trägerbändern ausgespannt sind.
In Betracht gezogene Druckschriften:
Deutsche Patentanmeldung A16364 VIII c/ 21 g (bekanntgemacht am 16. 12. 1954);
französische Patentschrift Nr. 1105 858;
»Zeitschrift für Physik«, Bd. 113, 1939, S. 403;
»Wissenschaftliche Veröffentlichungen der Siemens-Werke«, Bd. 18, 1939, Heft 3, S. 66.
Hierzu 1 Blatt Zeichnungen
© 109· 577/309 4·.
DES61386A 1958-02-10 1959-01-19 Verfahren zur Herstellung von Vielfachdioden Pending DE1105068B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1105068X 1958-02-10

Publications (1)

Publication Number Publication Date
DE1105068B true DE1105068B (de) 1961-04-20

Family

ID=9623193

Family Applications (1)

Application Number Title Priority Date Filing Date
DES61386A Pending DE1105068B (de) 1958-02-10 1959-01-19 Verfahren zur Herstellung von Vielfachdioden

Country Status (4)

Country Link
US (1) US2983631A (de)
DE (1) DE1105068B (de)
FR (1) FR1191404A (de)
GB (1) GB852713A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3151004A (en) * 1961-03-30 1964-09-29 Rca Corp Semiconductor devices
US3166448A (en) * 1961-04-07 1965-01-19 Clevite Corp Method for producing rib transistor
US3331716A (en) * 1962-06-04 1967-07-18 Philips Corp Method of manufacturing a semiconductor device by vapor-deposition
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
US3304471A (en) * 1963-01-28 1967-02-14 Hughes Aircraft Co Thin film diode
US3258359A (en) * 1963-04-08 1966-06-28 Siliconix Inc Semiconductor etch and oxidation process
US3287186A (en) * 1963-11-26 1966-11-22 Rca Corp Semiconductor devices and method of manufacture thereof
US3304469A (en) * 1964-03-03 1967-02-14 Rca Corp Field effect solid state device having a partially insulated electrode
US3409483A (en) * 1964-05-01 1968-11-05 Texas Instruments Inc Selective deposition of semiconductor materials

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1105858A (fr) * 1952-08-20 1955-12-08 Thomson Houston Comp Francaise Procédé de formation des jonctions p-n, entre semi-conducteurs, utilisant la vaporisation sous vide

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL111901C (de) * 1950-09-12 1900-01-01
US2702259A (en) * 1951-08-09 1955-02-15 Emi Ltd Manufacture of electrodes which are sensitized so as to be emitters of photoelectrons or secondary electrons
US2789062A (en) * 1952-04-03 1957-04-16 Gen Electric Transparent fluoride luminescent screen and method for preparing same
US2818831A (en) * 1955-02-18 1958-01-07 Rca Corp Means for obtaining a uniform evaporated deposit
US2766144A (en) * 1955-10-31 1956-10-09 Lidow Eric Photocell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1105858A (fr) * 1952-08-20 1955-12-08 Thomson Houston Comp Francaise Procédé de formation des jonctions p-n, entre semi-conducteurs, utilisant la vaporisation sous vide

Also Published As

Publication number Publication date
FR1191404A (fr) 1959-10-20
GB852713A (en) 1960-10-26
US2983631A (en) 1961-05-09

Similar Documents

Publication Publication Date Title
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE1027325B (de) Verfahren zur Herstellung von Silicium-Legierungs-Halbleiter-Anordnungen
DE2041497B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1464363B1 (de) Unipolartransistor
DE1789084B2 (de) Duennschicht-verknuepfungsglied und verfahren zu seiner herstellung
DE2432503C3 (de) Elektrolumineszenzelement
DE1105068B (de) Verfahren zur Herstellung von Vielfachdioden
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE1573720A1 (de) Elektro-mechanischer Wandler
DE2153250A1 (de) Tunneldiode
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1278023B (de) Halbleiterschaltelement und Verfahren zu seiner Herstellung
DE19605097A1 (de) Eingekapseltes Kontaktmaterial und Herstellungsverfahren für dieses und Herstellungsverfahren und Verwendungsverfahren für einen eingekapselten Kontakt
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1275221B (de) Verfahren zur Herstellung eines einen Tunneleffekt aufweisenden elektronischen Festkoerperbauelementes
DE3018510C2 (de) Josephson-Übergangselement
DE2534414A1 (de) Magneto-widerstand und verfahren zu dessen herstellung
DE3035933A1 (de) Pyroelektrischer detektor sowie verfahren zur herstellung eines solchen detektors
DE102018204376A1 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE2100731A1 (de) Dotierter metallischer, elektrischer Dünnschicht Verbindungsleiter fur mikroelektromsche Konfigurationen, insbesondere für Sihcium-Planardioden, Transistoren und monolithische integrierte Schaltungen
DE1163977B (de) Sperrfreier Kontakt an einer Zone des Halbleiterkoerpers eines Halbleiterbauelementes
DE1640529A1 (de) Verfahren zum Aufspruehen von Isolierschichten
DE2146662C3 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Schicht
DE1764756A1 (de) Duennschicht-Feldeffekt-Halbleiterbauelement