DE1640529A1 - Verfahren zum Aufspruehen von Isolierschichten - Google Patents

Verfahren zum Aufspruehen von Isolierschichten

Info

Publication number
DE1640529A1
DE1640529A1 DE19671640529 DE1640529A DE1640529A1 DE 1640529 A1 DE1640529 A1 DE 1640529A1 DE 19671640529 DE19671640529 DE 19671640529 DE 1640529 A DE1640529 A DE 1640529A DE 1640529 A1 DE1640529 A1 DE 1640529A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
silicon
power density
spraying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19671640529
Other languages
English (en)
Other versions
DE1640529B2 (de
DE1640529C3 (de
Inventor
Davidse Pieter Dirk
Maissel Leon Israel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1640529A1 publication Critical patent/DE1640529A1/de
Publication of DE1640529B2 publication Critical patent/DE1640529B2/de
Application granted granted Critical
Publication of DE1640529C3 publication Critical patent/DE1640529C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER
703 BOBLINGEN SINDELFINGER STRASSE 49 FERNSPRECHER (07031)6 6130 40
Böblingen, 22. Mai 1967 wi-oc
Anmelderin: International Business Machines
Corporation, Armonk, N. Y. 10
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: Docket 14 485
Verfahren zum Aufsprühen von Isolierschichten
Die Erfindung betrifft ein Verfahren zum Aufsprühen von Isolierschichten auf elektrische Schaltungseinheiten, insbesondere auf Halbleite robe rflächen.
Bei Halbleitern finden Isolierschichten im allgemeinen als Maske für die Halbleiteroberflächen während der Diffusion und anderer Zu satz verfahr en Verwendung. Außerdem werden derartige Schichten zur Passivierung, d. h. für das Aufbringen eines Schutzbelages gegen Korrosion und andere äußere Einflüsse, von Halbleiterelementen, wie Transistoren, Dioden, Festkörperschaltungsanordnungen usw. benützt. Zur Passivierung von Siliziumelementen besteht die Isolierschicht üblicherweise aus einem thermisch aufgewachsenen Siliziumdioxyd; es sind aber auch bereits verschiedene Glasarten benutzt worden. Das Aufbringen von Isolierschichten aus Glas durch Sedimentierverfahren mit anschließender Fusion der Glasteilchen in eine gleichförmige Schicht unter Anwendung von Wärme ist ebenfalls bekannt
009838/1708
BAD ORfQINAt
(US-Patentschrift 3 212 921).
Thermisch aufgewachsene Siliziumdioxydschichten haben sich auf Halbleiteroberflächen als sehr geeignet erwiesen. Das angewendete Verfahren unterliegt jedoch insofern gewissen Einschränkungen, als thermisch aufgewachsenes Siliziumdioxyd auf Siliziumhalbleitermaterial beschränkt ist un,d die für das thermische Aufwachsen erforderlichen Temperaturen ziemlich hoch sind. Andere Halbleitermaterialien, wie Germanium und III-V-Mischungen gewinnen in der Herstellung von Halbleiterbauelementen für Spezialzwecke an Bedeutung. Hieraus ergibt sich die Forderung, ein geeignetes Verfahren zum Aufbringen der Isolierschichten für diese Materialien zu finden. Die für das thermische Wachsen von Siliziumdioxyd auf Silizium erforderlichen hohen Temperaturen führen nämlich zu einer inneren Diffusion der Dotierungsmittel im Halbleiterkörper und wirken sich nachteilig auf die bereits in dem Körper gebildeten PN~Übergänge aus. Außerdem können andere an sich geeignete Isolierschichten, wie Siliziumnitrid, nicht auf Silizium thermisch aufgewachsen werden.
Beim Aufbringen von Glaspassivierschichten arbeitet man ebenfalls mit hohen Temperaturen, da die Glaspartikel verschmolzen werden müssen. Die hohen Temperaturwerte können sich nachteilig auf die Metallkontakte der Elemente der Halbleiter und, wie bereits erwähnt, auf die Dotierungsmittel innerhalb des Halbleiterkörpers auswirken. Die Art der zu verwendenden Gläser beschränkt sich daher auf solche mit einem niedrigen
009833/1703
BAD ORIGINAL -
Schmelzpunkt aufgrund der im Verfahren eingeschlossenen Pusionsstufe. Glasarten mit hohen Schmelzpunkten eignen sich aber am besten zur Passivierung von Halbleiterelementen«
Zur Bildung von Isolierschichten auf Halbleiteroberflächen zu Abdeck- und Passivierungszwecken ist das Aufsprühen von Isolierschichten bereits vorgeschlagen worden. Dieses Verfahren erscheint durchaus von Vorteil, da sich Isolierschichten auf jedem Halbleiterkörper - ganz gleich, wie "
der Halbleiter zusammengesetzt ist - aufbringen lassen. Desgleichen kann die Temperatur des Halbleiterkörpers relativ niedrig gehalten werden, und der Halbleiterkörper selbst wird nicht in Mitleidenschaft gezogen. Darüberhinaus können die Isolierschichten in Übereinstimmung mit den thermischen Dehneigenschaften des Substrats gewählt werden, wodurch dickere Isolierschichten ohne thermische Zugbeanspruchungen möglich wären. Dies Verfahren hat sieh jedoch in der Praxis als nicht sehr erfolgreich erwiesen, da eine Beschädigung der Halbleiteroberfläche eintreten t
kann, die wiederum die elektrischen Eigenschaften der Halbleiterbauelemente im Halbleiterkörper zerstört.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren vorzuschlagen, mittels dessen auf einer elektrischen Schaltungseinheit und insbesondere auf einer Halbleiteroberfläche eine Passivierungsschicht ohne Beschädigung der Halbleiteroberfläche aufgebracht werden kann. Insbesondere soll das Verfahren auch geeignet sein, Isolierschichten verschiedener
009838/1708
14 485 — r
Zusammensetzung auf blanke Halbleiterkörperoberflächen ohne Beschränkung der Zusammensetzung des Halbleiters aufbringen zu können. Die Erfindung ist dadurch gekennzeichnet, daß das Aufsprühen in einer unter Unterdruck stehenden, zwei Elektroden enthaltenden Ionisationskammer bei einer Lei-
2 stungsdichte von zunächst weniger als 0, 7 W/cm zwischen den Elektroden zur Erzeugung einer Schicht zwischen 500 und 1500 A erfolgt.
Zur Erzeugung einer zweiten Schicht kann gemäß einer vorteilhaften Weiter-
bildung des erfindungsgemäßen Verfahrens die Leistungsdichte auf 3-6 W/cm
gesteigert werden. Die ursprüngliche Leistungsdichte von unter 0, 7 W/cm der Kathodenfläche des Sprühgerätes wird solange beibehalten, bis sich ein aufgesprühter Film in einer Dicke von 500 bis 1500 A auf der Halbleiteroberfläche befindet. Die Aufsprühgeschwindigkeit wird durch die darauffolgende Steigerung der Leistungsdichte sodann erhöht, wobei die obere Grenze der Leistungsdichte durch das Netzgerät und die Kathodenkühlwirkung festgelegt ist. Die erste Isolierschicht, die bei geringerer Leistungsdichte aufgetragen wurde, bildet hierbei eine Schutzschicht für die bei höherer Leistungsdichte aufgebrachte Passivierschicht. Nach einem weiteren vorteilhaften Merkmal des Verfahrens nach der Erfindung kann die Leistungsdichte aber auch während des Aufbaues des aufgesprühten Films auf der Oberfläche des Halbleitermaterials allmählich gesteigert werden.
Die Erfindung wird im folgenden anhand der Zeichnungen in einem Ausführungsbeispiel erläutert.
009838/1708
Fig. 1 zeigt eine schematische Darstellung eines Zerstäubungs
geräts zur Durchführung des Verfahrens nach der Erfindung,
Fig. 2 zeigt einen Schnitt durch eine Halbleiteranordnung mit einer
mittels des erfindungsgemäßen Verfahrens aufgesprühten Isolierschicht,
Fig. 3 zeigt einen weiteren Schnitt einer anderen Halbleiteranord-
nung mit aufgesprühter Isolierschicht und
Fig. 4 zeigt eine Prüfvorrichtung zur Auswertung des Ergebnisses
des erfindungsgemäßen Verfahrens.
Das Zerstäubungsgerät gemäß Fig. 1, das in seinem grundsätzlichen Aufbau bereits vorgeschlagen ist, enthält eine Kammer 10 mit einer oberen Platte 11, die auf einer Grundplatte 12 abnehmbar angeordnet ist. Ein durch ein Ventil 14 zugeführtes Gas, z. B, Argon, wird in der Kammer mittels einer Vakuumpumpe 17 auf einem gewünschten Unterdruck gehalten. In der Kammer 10 sind eine Elektrodenanordnung 16 und eine Trägerplattenlagerung 18 vorgesehen.
Die Elektrodenanordnung 16 enthält eine Gegenkathode 20, die aus dem zu zerstäubenden Material besteht. Daran angrenzend befindet sich eine als
14485 009838/1708
BAD ORtGfNAi.
Kathode wirksame metallische Elektrode 22. Diese Elektrode 22 ist durch einen Keramikring 26 von der Trägersäule 24 isoliert. Letztere ist an der oberen Platte 11 der Kammer 10 befestigt. Eine geerdete Abschirmung 30 stützt sich auf der Trägersäule 24 ab. Die Abschirmung 30 umgibt einen Teil der Elektrode 22 und schützt diese vor unerwünschtem Besprühen. Ein Kühlsystem 32 ist mit einer Zufuhrleitung 34 und einer Rückführleitung 36 für den Kühlmantel innerhalb der Trägersäule 24 zentrisch angeordnet und ^ kann zum Kühlen der Elektrodenanordnung 16 mittels Wasser oder einer
anderen Flüssigkeit verwendet werden. Das Kühlsystem ist als elektrischer Leiter über die Trägersäule 24 angeschbssen und verbindet die Elektrode 22 mit einer Hochfrequenzenergiequelle (nicht gezeigt).
Die Trägerplattenlagerung 18 besteht aus einer Platte 40, die auf der Grundplatte 12 der Kammer 10 angeordnet ist. Ein Plattenträger 42 ist auf der Oberfläche der Platte 40 befestigt, und auf dem Plattenträger 42 befinden β sich Halbleiterplättchen 50. Zum Kühlen oder Erwärmen der Plättchen 50
können am oder im Plattenträger 42 entweder Kühlwendeln oder Heizspiralen vorgesehen werden. Die Trägerplattenlagerung 18 wird als zweite Elektrode des Zerstäubungsgeräts angeschlossen und ist als Anode bezeichnet. Zur Konzentration der Glimmentladung des magnetischen Feldes dienen Elektromagneten 44.
Man hat festgestellt, daß ungeschützte Halbleiteroberfläche!! durch das Zerstäubungsverfahren ohne Beeinträchtigung der elektrischen Eigenschaften
009838/1708
14 485
BAD OBIQlNAU
der Halbleiterbauelemente in der Oberfläche beschichtet werden können.
Das Aufsprühen einer Pas sivier schicht geschieht unter Beibehaltung einer
2 gleichmäßigen Leistungsdichte von ca. 0, 65 W/cm der Kathodenfläche an der Kathode des Zerstäubungsgerätes. Das Aufsprühen bei niedrigen Leistungsdichtewerten führt nicht zu einer Beeinträchtigung der elektrischen Eigenschaften der Halbleiteroberfläche, da die aus der Kathode gesprühten Partikel die Halbleiterplättchen 50 mit so geringer Kraft erreichen, daß eine Beschädigung der Halbleiteroberfläche ausgeschlossen ist. Bei ύ
Verwendung von höheren Leistungsdichtewerten würde jedoch die Halbleiteroberfläche durch Strahlschäden beschädigt, da in einem solchen Fall die ausgesprühten Teilchen mit relativ hoher kinetischer Energie auf die Oberfläche auftreffen.
Dieses langsame Zerstäuben hat an sich den Nachteil, daß das Aufbringen der gewünschten Sehichtstärke verhältnismäßig lange Zeit in Anspruch nimmt. Dieser Nachteil wird durch eine Erhöhung der Leistungsdichte-
werte auf ca. 3 bis 6 W/cm nach der Bildung einer Beschichtung in der Dicke von 500 bis 1500 &. auf der Halbleiteroberfläche gemindert. Diese erhöhte Leistung gestattet eine schnellere Bildung des Isolierfilms auf der Halbleiteroberfläche, während die dünne Isolierschicht die Halbleiteroberfläche gegen eine Beeinträchtigung durch die aufgesprühten Teilchen schützt. Das Netzgerät kann auch so eingerichtet werden, daß die auf die Anoden- und Kathodenelektroden der Einrichtung abgegebene Leistung allmählich während des Aufbaue des Films erhöht wird. Es empfiehlt sich jedoch,
009838/1708
erst ca. 200 Ä-Einheiten bei der niedrigen Leistungsdichte aufzubringen,
2
bevor die Energie über 0, 65 W/cm gesteigert wird.
Diese stufenweise Zerstäubung gestattet es, daß der größte Teil des aufzubringenden Passivierungsfilnies in kürzester Zeit ohne Beeinträchtigung der elektrischen Eigenschaften der Siliziumoberfläche beim Aufbau der Isolierschicht aufgebracht werden kann. Die obere Grenze für die Stärke des aufgesprühten Films hängt von der gewünschten Stärke und von der durch die Schicht verursachten thermischen Beanspruchung ab. Praktisch sind bereits mehr als 30000 A Siliziumdioxyd auf Siliziumflächen aufgesprüht worden. Fig. 2 zeigt einen Halbleitertransistor mit den PN-Übergängen 60 und 62, die durch einen Passivierungsfilm geschützt sind, der aus den Schichten 64 und 66 besteht, die auf der Halbleiteroberfläche mit den PN-Übergängen aufgebaut worden sind. Zum Aufbringen der ersten Schicht 64 wurde das vorstehend beschriebene langsame Sprühverfahren mit geringer Leistungsdichte angewendet, während die Schicht 66 bei Anwendung höherer Energie zwischen Anode und Kathode aufgebracht wird. Die Anordnung gemäß Fig. 3 enthält ebenfalls die PN-Übergänge 60 und 62, jedoch sind diese durch einen thermisch aufgewachsenen Siliziumdioxydfilm 70 bedeckt, da bei der Herstellung dieses Siliziumelements bekannte thermische Oxydbeschichtungsverfahren angewandt wurden. Der aus den Schichten 72 und 74 bestehende Passivierungsfiltn kann entweder aus Glas oder einem anderen geeigneten Isoliermaterial bestehen. Außer dem Loch 76 in der thermisch gewachsenen Siliziumdioxydschicht, die
009838/1708
zur Bildung des Emitter-Basis-Übergangs 62 im Halbleiterkörper verwendet wurde, deckt die Passivierungsschicht 72 und 74 auch die thermisch aufgewachsene Schicht 70 ab. Die Schicht 72 wurde, ebenso wie bei dem vorher anhand von Fig. 2 dargestellten Beispiel, unter Verwendung des langsamen Zerstäubungsverfahrens gebildet, während das schnelle Verfahren für das Aufbringen der Schicht 74 angewendet wurde.
In Abhängigkeit vom Gebrauchszweck der Schichten kann die Gesamt- ^
stärke der Passivierungsschichten 64 und 66 bzw. 72 und 74 verschieden gewählt werden. Dient die Schicht als Diffusionsmaske, so beträgt die Stärke vorzugsweise zwischen 500 und 600 A in Abhängigkeit von dem verwendeten Diffusionsmaterial, der Diffusions zeit und dem Material der Isolierschicht. Der dichtere Siliziumnitridfilm kann z. B, dünner als ein Siliziumdioxydfilm sein, um das gleiche Abdeckvermögen zu erzielen. Bei Filmen, die zur Passivierung von Elementen benutzt werden sollen, gelangen Stärken bis zu ca. 30000 A zu Verwendung, um sicherzustellen, f
daß mit dem betreffenden Element während seiner Lebensdauer irgendwelche Schmutzstoffe nicht in Berührung kommen.
Nach dem Aufsprühen einer Schicht kann die Oberfläche des beschichteten Halbleiterelements durch Vergüten verändert werden. Man hat beispielsweise festgestellt, daß eine Kombination des vorher beschriebenen langsamen und schnellen Zerstäubungsverfahrens auf einer Siliziumoberfläche
14485 009838/1708
eine nahezu neutrale Oberfläche erzeugt. Durch Vergüten der Oberfläche bei ca. 300 bis 500 C für die Dauer von 15 Minuten bis vier Stunden in Luft oder Stickstoff wird eine weitere Verminderung der Oberflächenbeanspruchung erreicht.
Das beschriebene Verfahren eignet sich für Isoliermittel aller Art, wie z. B. geschmolzenes Quarz oder Siliziumdioxyd, Glas, Siliziumnitrid usw., da unterschiedliche chemische Zusammensetzung^für das Zerstäubungsverfahren als solches unbeachtlich sind. Die Zerstäubung kann in neutraler oder reaktiver Atmosphäre erfolgen. Glas und Siliciumnitrid können z. B. am besten in einer reaktiven Atmosphäre aufgetragen werden; Siliziumnitridschichten sind wiederum besonders geeignet bei niedriger Leistungsdichte durch reaktives Zerstäuben auf Siliziumhalbleiteroberflächen. Die Art der jeweils zu beschichtenden Halbleiteroberfläche ist ebenfalls ohne Bedeutung für die Anwendung des vorher beschriebenen Verfahrens, da die Teilchenenergie, die zur Beschädigung der Halbleiteroberflächen führt, bei den einzelnen Materialien nur geringfügige Unterschiede aufweist.
Im folgenden werden einige Beispiele des beschriebenen Verfahrens aufgeführt. Für jedes der Beispiele wurden, wie in Fig. 4 gezeigt, Standardelemente aus Metalloxydsilizium angefertigt. In allen Fällen wurde der Träger 90 aus P-dotiertem 6-Ohm-cm-Silizium hergestellt. In jedem Beispiel wurde eine Schicht 92 Siliziumdioxyd auf die blanke Oberfläche des Siliziumsubstrates 90 aufgesprüht. Die Stärke der Siliziumdioxydschicht
009838/1708
BAD ORIGINAL
4 ο
92 beträgt 1 p. = 10 Ä, Eine aus Aluminium bestehende Elektrode 94 wurde auf die Siliziumdioxydschicht aufgedampft, und vor dem Aufsprühen der Siliziumdioxydschicht wurde in den Beispielen 2, 5 und 7 auf der Siliziumoberfläche des Siliziumsubstrats 90 durch dessen Erhitzen in Sauerstoff bei einer Temperatur von 1050 C ein thermisch aufgewachsener Siliziumdioxydfilm von 2800 A gebildet. Das Metalloxydsiliziumelement wurde in jedem Beispiel zur weiteren Verminderung der Oberflächenleistungsdichte 60 Minuten lang bei 300° C in Stickstoff vergütet. In der nachstehenden Tabelle sind die verwendete Oberfläche, die Zerstäubungsgeschwindigkeit und die Temperaturbedingungen jedes Beispiels sowie die sich ergebende Oberflächenbelastungsdichte vor und nach dem Vergüten aufgeführt. Die Bezeichnung "schnell" in der Spalte Sprünge-
schwindigkeit weist darauf hin, daß mit einer Leistung von 5, 5 W/cra gearbeitet wurde, während die Bezeichnung "langsam" einer Leistungsdichte von 0, 3 W/cm entspricht. In jeder langsamen Zerstäubungsstufe wurde eine Siliziumdioxyd schicht von 1500 A aufgetragen, während in den schnellen Zerstäubungsstufen die Stärke 8500 A betrug.
009838/1708
Oberflächenbelastungsdichte
11
(10 Einheitsladungen pro cm ]
Beispiel Ober
fläche		 Zerstäubungs-
ge s chwindigkeit		 Träger
temperatur		 500° C Vor dem
Vergüten		 Nach dem
Vergüten
1 Blank Schnell 50° C 500° C -81 -18
2 2800 Ä Schnell 50° C 500° C -16 -5,8
3 Blank Langsam-Schnell 50 C + 1,2 — X, "
4 Blank Schnell -70 -45
5 2800 Ä Schnell -12 -16
6 Blank Langsam-
Schnell		 -16 —6, 6
7 2800 Ä keine
Zerstäubung		 -5 -5
Durch Messen der Kapazität der sich ergebenden Metalloxydsiliziumanordnung in Abhängigkeit von der zwischen der Metallfeldplatte 94 und dem Siliziunaträger 90 angelegten Spannung wurden für jedes Beispiel die entsprechenden Belastungswerte ermittelt. Die experimentelle C-V-Kurve wurde mit der theoretischen Kurve in Übereinstimmung mit den Herstellungsbedingungen {Siliziumdioxyde stärke, Verunreinigungsintensität) verglichen. Die horizontale Verschiebung der beiden Kurven wurde zur Bestimmung der Oberflächenbelastungsdichte und somit des Oberflächenpotentials verwendet.
Bei den meisten Halbleiterelementen beträgt die zulässige Oberflächenbelastungs-
11 2
dichte ca. 2x10 pro cm . Wie aus vorstehender Tabelle hervorgeht, weisen
009838/1708
••13·»
die auf die Halbleite rplättchen mit tie rmis eher Oxydschicht (Beispiele 2 und 5) bzw, auf die blanken Plättchen nach dem beschriebenen Verfahren (Beispiele 3 und 6) aufgetragenen Filme Oberflächenbelastungen auf, die unter der zulässigen Oberflächenbelastungsdichte liegen. Auf blanke Plättchen bei hoher Geschwindigkeit aufgetragene Filme (Beispiele 1 und 4), weisen selbst nach dem Vergüten hohe Belastungswerte auf. Der Belastungswert auf der Oberfläche des thermisch aufgewachsenen Oxyds und Siliziums ist zu Vergleichszwecken als Beispiel 7 zusätzlich in der Tabelle aufgeführt. Aus Beispiel 7 geht hervor, daß auch ohne Besprühen der Halbleiteroberfläche ein gewisser Oberflächenbelastungswert vorliegt.
009838/1708

Claims (7)

  1. - 14 - 22. Mai 1967
    1« Verfahren zum Aufsprühen von Isolierschichten auf im wesentlichen planare elektrische Schaltungseinheiten, insbesondere auf Halbleiterflächen, dadurch gekennzeichnet, daß das Aufsprühen in einer unter Unterdruck stehenden, zwei Elektroden enthaltenden Ionisationskammer bei einer Leistungsdichte von zunächst weniger als 0, 7W/cm zwischen den Elektroden zur Erzeugung einer Schicht zwischen 500 und 1500 Ä.erfolgt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeu-
    2 gung einer zweiten Schicht die Leistungsdichte auf 3 bis 6 W/cm ge« steigert wird.
  3. 3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß P die erhaltene Schicht für weniger als vier Stunden bei 300 bis 500 C
    vergütet wird,
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leistungs dichte während der Bildung der Schicht allmählich gesteigert wird.
  5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die Halbleiterfläche aus Silizkmund die aufzubringende Schicht aus Siliziuniiioxyd besteht,
    009633/1703
    485
  6. 6. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die aufzubringende Schicht aus Siliziumnitrid besteht.
  7. 7. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß die aufzubringende Schicht aus Glas besteht.
    009838/1708
    Leerseite
DE1640529A 1966-05-31 1967-05-26 Verfahren zum Aufsprühen von Isolierschichten Expired DE1640529C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55413166A 1966-05-31 1966-05-31

Publications (3)

Publication Number Publication Date
DE1640529A1 true DE1640529A1 (de) 1970-09-17
DE1640529B2 DE1640529B2 (de) 1974-01-31
DE1640529C3 DE1640529C3 (de) 1974-08-22

Family

ID=24212164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1640529A Expired DE1640529C3 (de) 1966-05-31 1967-05-26 Verfahren zum Aufsprühen von Isolierschichten

Country Status (4)

Country Link
US (1) US3432417A (de)
DE (1) DE1640529C3 (de)
FR (1) FR1518279A (de)
GB (1) GB1145348A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658678A (en) * 1969-11-26 1972-04-25 Ibm Glass-annealing process for encapsulating and stabilizing fet devices
US3926763A (en) * 1972-11-30 1975-12-16 Ibm Method for fabricating a gas discharge panel structure
US4407061A (en) * 1981-06-04 1983-10-04 Bell Telephone Laboratories, Incorporated Fabrication procedure using arsenate glasses
DE3206413A1 (de) * 1982-02-23 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von aus silizium oder aus siliziden hochschmelzender metalle bestehenden schichten unter verwendung einer planar-magnetron-zerstaeubungsanlage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge

Also Published As

Publication number Publication date
FR1518279A (fr) 1968-03-22
GB1145348A (en) 1969-03-12
US3432417A (en) 1969-03-11
DE1640529B2 (de) 1974-01-31
DE1640529C3 (de) 1974-08-22

Similar Documents

Publication Publication Date Title
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2160427C3 (de)
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2517939A1 (de) Verfahren zur herstellung einer fuer infrarotstrahlung empfindlichen photodiode und nach diesem verfahren hergestellte photodiode
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2716143A1 (de) Lichtemittierendes halbleiterbauelement
DE2908146A1 (de) Amorpher halbleiter und verfahren zu seiner herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE1640529A1 (de) Verfahren zum Aufspruehen von Isolierschichten
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2125643A1 (de) Elektrische Leiter und Halbleiterbauelemente sowie Verfahren zu ihrer Herstellung
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2141718A1 (de) Verfahren zum Herstellen elektri scher Kontakte auf der Oberflache eines Halbleiterbauteils
DE2848333C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE1159098B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und Verfahren zum Herstellen
DE1178947B (de) Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht
DE1564406A1 (de) Halbleitervorrichtung mit mehreren Schaltungselementen in nur einem Halbleiterkoerper und Verfahren zu deren Herstellung
DE2303410A1 (de) Metall-halbleiterkontakt und verfahren zur herstellung
DE2139631A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4309898A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2149705A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee