DE1178947B - Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht - Google Patents
Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen HalbleiterschichtInfo
- Publication number
- DE1178947B DE1178947B DEJ18691A DEJ0018691A DE1178947B DE 1178947 B DE1178947 B DE 1178947B DE J18691 A DEJ18691 A DE J18691A DE J0018691 A DEJ0018691 A DE J0018691A DE 1178947 B DE1178947 B DE 1178947B
- Authority
- DE
- Germany
- Prior art keywords
- doping material
- diffusion
- semiconductor body
- prediffusion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
Description
BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Internat. Kl.: HOIl
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Deutsche Kl.: 21 g -11/02
J 18691 VIII c/21g
10. September 1960
1. Oktober 1964
10. September 1960
1. Oktober 1964
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens
einer durch Diffusion dotierten dünnen Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers.
In der Diffusionstechnik auf dem Halbleitergebiet ist es bekannt, das nach dem Diffusionsvorgang auf
der Oberfläche des Halbleiterkörpers verbliebene Störstellenmaterial zu entfernen und anschließend in
einem zweiten Diffusionsvorgang Material anderer Eigenschaften einzudiffundieren. Es ist auch bekannt,
eindiffundierte Schichten in ihrer gesamten Tiefe zum Zweck der Kontaktierung der darunterliegenden
Halbleiterschicht örtlich begrenzt, z. B. durch Schleifen, wieder zu entfernen. Dadurch wird es möglich,
Schichten im Halbleiterkörper, die unter einer diffundierten Schicht liegen, zu kontaktieren. Außerdem
kann durch die örtlich begrenzte Entfernung von Diffusionsschichten in Halbleiterkörpern ein
Einfluß auf die geometrische Form der Zonen unterschiedlicher Leitfähigkeit ausgeübt werden. Bei diesen
bekannten Verfahren wird immer die diffundierte Schicht in ihrer gesamten Tiefe entfernt. Sofern mehrere
Diffusionsschritte vorgesehen sind, z. B. eine Doppeldiffusion, handelt es sich darum, Zonen
unterschiedlicher Leitfähigkeit zu erzeugen und dementsprechend für jeden Diffusionsschritt Verunreinigungsmaterial
eines anderen Leitfähigkeitstyps zu verwenden. Die einzelnen Diffusionsschritte werden
alle bei etwa der gleichen, der Diffusionstemperatur des verwendeten Materials entsprechenden Temperatur
durchgeführt.
Es ist auch bekannt, einen Diffusionsvorgang in zwei Schritten bei unterschiedlicher Temperatur
durchzuführen. Dabei wird das Verunreinigungsmaterial zunächst bei einer Temperatur, die unterhalb
der Diffusionstemperatur liegt, gewöhnlich in einer nicht oxydierenden Atmosphäre aufgebracht
und anschließend bei einer höheren, dem Material entsprechenden Diffusionstemperatur in einer oxydierenden
Atmosphäre der eigentliche Diffusionsvorgang durchgeführt.
Das Aufbringen und die Vordiffusion werden bei niedrigerer Temperatur in nicht oxydierender Atmosphäre
durchgeführt, um die Bildung von Oxyden zu verhindern. Der Vorgang läuft langsam ab, so daß
die Menge der aufzubringenden Verunreinigungen verhältnismäßig gut kontrolliert werden kann.
Die Diffusion bei hoher Temperatur in einer oxydierenden Atmosphäre verursacht ein schnelles Eindiffundieren
der aufgebrachten und vordiffundierten Dotierungssubstanzen in den Kristall. Die Oxyd-Verfahren
zum Herstellen von Halbleiterbauelementen mit mindestens einer durch
Diffusion dotierten dünnen Halbleiterschicht
Diffusion dotierten dünnen Halbleiterschicht
Anmelder:
Intermetall Gesellschaft für Metallurgie
und Elektronik m. b. H.,
Freiburg (Breisgau), Hans-Bunte-Str. 19
Als Erfinder benannt:
Adolph Goetzberger, Palo Alto, Calif.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 25. September 1959
(842464)
schicht, die dabei gebildet wird, verhindert ein Verdampfen der Verunreinigungen von der Halbleiter-Oberfläche,
so daß diese vorzugsweise in den Halbleiter hineindiffundieren. Der Oxydüberzug verringert
außerdem die Korrosionsbildung auf dem Halbleiterplättchen.
Die Gleichmäßigkeit der Eindringtiefe in den Halbleiterkörper hängt im wesentlichen von der
Gleichmäßigkeit der aufgebrachten und vordiffundierten Schicht aus Dotierungsmaterial ab. Es ist
sehr schwer, Halbleiterplättchen herzustellen, deren Oberflächen frei von unerwünschten Schmutzteilchen
sind. Diese Schmutzteilchen überdecken einen sehr kleinen Teil der Plättchenoberfläche und können vermutlich
folgende beiden Wirkungen verursachen: Erstens, sie verhindern an dieser Stelle das Eindringen
des Dotierungsmaterials, oder zweitens, sie verursachen eine vermehrte Ablagerung an Dotierungsmaterial
und bilden damit eine Stelle höherer Dotierungskonzentration. Auf jeden Fall wird die
durch die anschließende Diffusion geformte Schicht nicht gleichmäßig und in manchen Fällen sogar nicht
zusammenhängend sein. Wenn dann noch eine weitere Diffusion ausgeführt wird, um eine dreischichtige
Anordnung zu erhalten, kann es geschehen, daß die zentrale Schicht an den Punkten verminderter oder
verstärkter Dotierungskonzentration kurzgeschlossen
go wird.
Die Erfindung hat sich zum Ziel gesetzt, ein verbessertes Verfahren zum Herstellen von Halbleiter-
409 689/243
bauelementen mit flächenhaften pn-Übergängen und dünnen Schichten, die durch Eindiffundieren von auf
die Oberfläche des Halbleiterkörpers aufgebrachten Dotierungssubstanzen erzeugt werden, zu schaffen,
bei dem die Wirkung von Schmutzteilchen auf der Oberfläche eines gereinigten Halbleiterplättchens verringert
wird.
Erfindungsgemäß wird zur Verringerung von Dickenschwankungen der durch Diffusion dotierten
Schichten auf die Oberfläche eines Halbleiterkörpers Dotierungsmaterial bei einer unterhalb der normalen
Diffusionstemperatur liegenden Temperatur so aufgebracht, daß Dotierungsmaterial infolge einer Vordiffusion
in die Oberfläche des Halbleiterkörpers eindringt, daß das aufgebrachte Dotierungsmaterial und
höchstens ein Teil der Dicke der vordiffundierten Oberflächenschicht entfernt wird, daß eine oder beide
Maßnahmen mit Dotierungsmaterial desselben Leitfähigkeitstyps ein- oder mehrmals wiederholt werden
und daß anschließend die eigentliche Diffusion bei der normalen Diffusionstemperatur durchgeführt wird.
Die Merkmale und weiteren Vorteile der Erfindung werden an Hand der Zeichnung näher erläutert:
F i g. 1 zeigt eine etwa 500fach vergrößerte Ansicht
der Oberfläche eines gereinigten Halbleiterplättchens;
F i g. 2 zeigt eine mögliche Auswirkung von Oberflächenverschmutzungen
;
F i g. 3 zeigt eine andere mögliche Auswirkung der Oberflächenverschmutzungen;
F i g. 4 zeigt eine dreischichtige Anordnung, die aus der zweischichtigen Anordnung der F i g. 2 entstanden
ist;
F i g. 5 zeigt eine dreischichtige Anordnung, die aus der zweischichtigen Anordnung der F i g. 3 entstanden
ist;
F i g. 6 zeigt einen Querschnitt durch ein dreischichtiges Halbleiterplättchen, und
F i g. 7 zeigt das Stromspannungsdiagramm eines pn-Überganges, der nach der Erfindung gebildet
worden ist. Als Abszisse ist der Strom in Mikroampere und als Ordinate die Spannung in Volt aufgetragen.
Bei Untersuchungen an flächenhaften Übergängen, die durch eine einzelne Aufbringung mit Vordiffusion
und nachfolgender Diffusion gebildet werden, wurde festgestellt, daß die diffundierte Schicht gewisse Ungleichmäßigkeiten
aufweist. Diese Ungleichmäßigkeiten wurden durch Änderungen der F//-Werte an verschiedenen Stellen des Halbleiterplättchens nachgewiesen.
Es entstanden in der diffundierten Oberfläche Flecken, welche zu Kurzschlüssen der sehr
dünnen Schichten der untersuchten Transistoren führten. Außerdem wurde festgestellt, daß die elektrischen Eigenschaften der sehr dünnen Schichten
schlecht waren. Es trat beispielsweise an einigen Stellen des Plättchens eine niedrigere Durchbruchspannung
auf, und es waren unscharfe Übergänge vorhanden. Die Flecken wurden durch die Lichtemission
bei der Durchbruchspannung beobachtet.
Es wurde angenommen, daß für diese Erscheinungen entweder Störungen im Siliziumgitter oder sehr
feine auf der Oberfläche des Siliziums befindliche Schmutzteilchen verantwortlich sind. Die Zahl der
Fehlerstellen, die in einer Diffusionsschicht beobachtet wurden, war gewöhnlich viel größer als die
vorausberechenbaren Gitterfehlstellen. Man kann daraus schließen, daß die Schmutzteilchen auf der
Oberfläche die Hauptursache für die beobachteten Fehler sind. Mit gewöhnlichen Reinigungsverfahren,
beispielsweise dem Entfernen der Oxydschicht durch Ätzen in Fluorwasserstoff, kann die Oberfläche bis
auf eine geringe Anzahl von Schmutzteilchen gereinigt werden. Bei der Herstellung von sehr dünnen
Schichten ist die Zahl der verbleibenden Schmutz* teilchen jedoch noch zu groß.
Nach der Erfindung werden relativ dünne Schichten durch eine mehrfache Aufbringung und Vordiffusion
hergestellt, nachdem die Halbleiterplättchen sorgfältig gereinigt worden sind. Zu diesem Zweck
werden die Halbleiterplättchen in Flußsäure oder einem ähnlichen Ätzmittel gereinigt und anschließend
bei verhältnismäßig niedriger Temperatur in einer nicht oxydierenden Atmosphäre einer Vordiffusion
ausgesetzt. Nachdem ein Halbleiterplättchen eine gewisse Zeit lang dieser Aufbringung mit Vordiffusion
unterworfen worden ist, wird das Plättchen entfernt, wieder in Fluorwasserstoff für eine bestimmte
Zeit geätzt, gespült und getrocknet. Diese Behandlung wird mehrmals wiederholt.
Zum Beispiel wird die Aufbringung und Vordiffusion auf sorgfältig gereinigten p-leitenden SiIiziumplättchen
in einer trockenen Stickstoffatmosphäre
bei 700 und 800° C durchgeführt. Die Phosphorpentoxydquelle befand sich auf einer Temperatur
von 210° C und wirkte für 15 Minuten ein. Die Aufbringungs- und Vordiffusionszeit kann zwischen 10
und 30 Minuten liegen. Nach Beendigung des Vorganges wurde die aus Phosphorpentoxyd und SUiziumdioxyd
bestehende glasurartige Schicht, welche sich ausgebildet hatte, durch eine 5 Minuten dauernde
Bearbeitung mit Fluorwasserstoffsäure wieder entfernt. Das Halbleiterplättchen wurde dann gereinigt
und getrocknet und die oben beschriebene Behandlung mehrere Male wiederholt, so daß eine
Vielzahl von Aufbringungs- und Vordiffusionsvorgängen durchgeführt wurde.
N-leitende Halbleiterplättchen werden in ähnlicher Weise einer mehrfachen Aufbringung und Vordiffusion
ausgesetzt. Zum Aufbringen und Vordiffundieren wird Bortrioxyd (B2O8) gemeinsam mit
einem Siliziumplättchen in einem Platinbehälter eingeschlossen und verdampft. Wegen der langen Zeit,
die bei Platinbehältern zum Stabilisieren der Temperatur und des Dampfdruckes benötigt wird, ist
auch die Zeit für das Aufbringen und Vordiffundieren größer als die weiter oben beschriebene Zeit.
Wiederum wird die Behandlung mehrmals wiederholt. Die Ergebnisse bei einer mehrfachen Aufbringung
und Vordiffusion von Phosphorpentoxyd (P.,O5) sind
der folgenden Tabelle zu entnehmen:
30 | Phosphorbedampfung | Zahl der Vorgänge |
Vh | r | |
55 Tem peratur |
10 | Zeit | 1 2 3 |
1270 ± 1170 ± 612 ± |
191 184 9,6 |
700cC 6o |
30 | Minuten | 1 2 3 |
2,0 1,7 0,43 |
|
800° C 65 |
Minuten | 1 2 3 |
1,1 0,5 0,1 |
||
800° C | Minuten | 69,0 ± 57,5 ± 47,7 ± |
|||
37,3 ± 24,0 + 16,3 ± |
|||||
Dieser Tabelle ist zu entnehmen, daß die Gleichmäßigkeit der Schicht mit der Zahl der Vordiffusionsvorgänge
wächst, da die (± )-Abweichungen vom Grundwert VlI abnehmen. Weiterhin wurde festgestellt,
daß es mit mehrfachen Aufbringungen mit Vordiffusion möglich war, sehr dünne diffundierte
Schichten, die zwischen 0,2 und 0,4 μ schwanken, herzustellen. Diese besitzen gemäß F i g. 7 einen sehr
scharfen Lawinen-Durchbruch. Bei Beobachtung an einem Bauelement des vorgenannten Typs mit angelegter
Spannung an den pn-Übergängen wurden etwa zehn örtliche Durchschläge pro Quadratmillimeter
festgestellt. Das ist etwa 10- bis 20mal weniger als nach einer einzelnen Aufbringung mit Vordiffusion.
Ein gleichmäßiges Leuchten kann auf einem großen Teil der Oberfläche bei etwas höheren
Spannungen, als sie zum Entstehen von Durchbrüchen in den Mikroplasmen notwendig sind, beobachtet
werden.
Diese Ergebnisse lassen erkennen, daß die Gleichmäßigkeit dünner Schichten durch mehrfache Aufbringung
und Vordiffusion verbessert werden kann. Das Ätzen in Fluorwasserstoffsäure nach jeder Abscheidung
beseitigt vermutlich die meisten der Oberflächenverunreinigungen, welche bei den vorhergehenden
chemischen Behandlungen zurückgeblieben waren. Es kann zwar sein, daß sich vor dem nächsten
Aufbringen und Vordiffundieren neue Schmutzteilchen absetzen. Diese befinden sich dann jedoch
an Stellen, welche während der vorhergehenden Behandlung bereits gleichmäßig dotiert worden waren.
Wiederholte Spülungen verringern außerdem die Möglichkeit, daß Siliziumoxydschichten nicht vollständig
gelöst sind. Es ist bekannt, daß eine Siliziumoxydschicht wegen eines Maskierungseffektes
eine geringere Oberflächenkonzentration verursachen würde.
In Fig. 1 ist ein Plättchen aus Halbleitermaterial in etwa 500facher Vergrößerung dargestellt. Es befinden
sich auf der Oberfläche des Halbleiterplättchens Schmutzteilchen 11. Die vermutliche Wirkung
dieser Schutzteilchen ist den F i g. 2 oder 3 zu entnehmen. F i g. 2 ist beispielsweise zu entnehmen,
daß das Schmutzteilchen 11 für das darunter befindliche p-leitende Material als Maske dient und die
Vordiffusion unterhalb dieses Teilchens verhindert. In F i g. 3 verursacht das Teilchen dagegen eine Zunahme
der Dotierung, und es entsteht ein örtlich begrenztes Gebiet stärkerer Dotierungskonzentration
und größerer Dicke bei 13. Wenn dreischichtige An- 5<>
Ordnungen durch zusätzliche Diffusionsvorgänge erzeugt werden, reagieren die zweischichtigen Anordnungen
der F i g. 2 und 3, wie in F i g. 4 und 5 dargestellt ist. Es ist zu sehen, daß die mittlere
Schicht in dem nicht dotierten Gebiet 12 kurzgeschlossen ist oder bei 13 in Fig. 5 eine höhere
Dotierung aufweist. F i g. 6 zeigt dagegen ein Beispiel, bei dem eine mehrfache Aufbringung und Vordiffusion
stattgefunden hat. Diesem Beispiel ist zu entnehmen, daß die Stellen geringer bzw. vergrößerter
Konzentration in ihrer Ausdehnung verringert sind und die mittlere Schicht nicht ganz
durchdringen bzw. kurzschließen.
Claims (7)
1. Verfahren zum Herstellen von Halbleiterbauelementen mit mindestens einer durch Diffusion
dotierten dünnen Halbleiterschicht im Bereich der Oberfläche des Halbleiterkörpers, dadurch
gekennzeichnet, daß zur Verringerung von Dickenschwankungen der durch
Diffusion dotierten Schichten auf die Oberfläche eines Halbleiterkörpers Dotierungsmaterial bei
einer unterhalb der normalen Diffusionstemperatur liegenden Temperatur so aufgebracht wird,
daß Dotierungsmaterial infolge einer Vordiffusion in die Oberfläche des Halbleiterkörpers eindringt,
daß das aufgebrachte Dotierungsmaterial und höchstens ein Teil der Dicke der vordiffundierten
Oberflächenschicht entfernt wird, daß eine oder beide Maßnahmen mit Dotierungsmaterial desselben
Leitfähigkeitstyps ein- oder mehrmals wiederholt werden und daß anschließend die
eigentliche Diffusion bei der normalen Diffusionstemperatur durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Aufbringen und die Vordiffusion
des Dotierungsmaterials in einer nicht oxydierenden Atmosphäre durchgeführt wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Aufbringen des
Dotierungsmaterials und die Vordiffusion bei einem Halbleiterkörper aus Silizium, bei einer
Temperatur unterhalb 900° C durchgeführt wird.
4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das aufgebrachte
Dotierungsmaterial durch Ätzen in Flußsäure entfernt wird und daß anschließend in Wasser
gespült wird.
5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß auf den Halbleiterkörper
in Form eines p-leitenden Siliziumplättchens als Dotierungsmaterial Phosphorpentoxyd
aufgebracht und vordiffundiert wird.
6. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß auf den Halbleiterkörper
in Form eines η-leitenden Siliziumplättchens als Dotierungsmaterial Bortrioxyd
aufgebracht und vordiffundiert wird.
7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß in dem plättchenförmigen Halbleiterkörper mehrere Schichten vom entgegengesetzten
Leitfähigkeitstyp nacheinander erzeugt werden.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1024 640;
USA.-Patentschrift Nr. 2 793 145;
französische Patentschriften Nr. 1 227 508,
934, 1230933;
Bell Syst. techn. Journ., 35,1956, Nr. 1, S. 1 bis 22.
Deutsche Auslegeschrift Nr. 1024 640;
USA.-Patentschrift Nr. 2 793 145;
französische Patentschriften Nr. 1 227 508,
934, 1230933;
Bell Syst. techn. Journ., 35,1956, Nr. 1, S. 1 bis 22.
Hierzu 1 Blatt Zeichnungen
409 689/243 9.64 © Bundesclruckerei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US842464A US3041214A (en) | 1959-09-25 | 1959-09-25 | Method of forming junction semiconductive devices having thin layers |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1178947B true DE1178947B (de) | 1964-10-01 |
Family
ID=25287367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ18691A Pending DE1178947B (de) | 1959-09-25 | 1960-09-10 | Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht |
Country Status (3)
Country | Link |
---|---|
US (1) | US3041214A (de) |
DE (1) | DE1178947B (de) |
GB (1) | GB954989A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL252132A (de) * | 1959-06-30 | |||
US3283158A (en) * | 1962-05-04 | 1966-11-01 | Bendix Corp | Light sensing device for controlling orientation of object |
US3408238A (en) * | 1965-06-02 | 1968-10-29 | Texas Instruments Inc | Use of both silicon oxide and phosphorus oxide to mask against diffusion of indium or gallium into germanium semiconductor device |
US3775197A (en) * | 1972-01-05 | 1973-11-27 | A Sahagun | Method to produce high concentrations of dopant in silicon |
US4490192A (en) * | 1983-06-08 | 1984-12-25 | Allied Corporation | Stable suspensions of boron, phosphorus, antimony and arsenic dopants |
DE10017187B4 (de) * | 2000-04-07 | 2012-12-13 | Dechema Gesellschaft Für Chemische Technik Und Biotechnologie E.V. | Verfahren zur Behandlung einer Legierung aus Aluminium und Titan zur Verbesserung der Oxidationsbeständigkeit dieser Legierungenen zwischen 800°C und 1000°C und Verwendung des Verfahrens |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2793145A (en) * | 1952-06-13 | 1957-05-21 | Sylvania Electric Prod | Method of forming a junction transistor |
DE1024640B (de) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Verfahren zur Herstellung von Kristalloden |
FR1227508A (fr) * | 1959-04-17 | 1960-08-22 | Shockley Transistor Corp | Transistor à jonctions |
FR1227934A (fr) * | 1958-06-26 | 1960-08-24 | Philips Nv | Procédé pour la fabrication d'un transistor et transistor fabriqué suivant ledit procédé |
FR1230933A (de) * | 1958-07-26 | 1960-09-21 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL99619C (de) * | 1955-06-28 | |||
US2804405A (en) * | 1954-12-24 | 1957-08-27 | Bell Telephone Labor Inc | Manufacture of silicon devices |
US2779877A (en) * | 1955-06-17 | 1957-01-29 | Sprague Electric Co | Multiple junction transistor unit |
-
1959
- 1959-09-25 US US842464A patent/US3041214A/en not_active Expired - Lifetime
-
1960
- 1960-09-10 DE DEJ18691A patent/DE1178947B/de active Pending
- 1960-09-23 GB GB32733/60A patent/GB954989A/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2793145A (en) * | 1952-06-13 | 1957-05-21 | Sylvania Electric Prod | Method of forming a junction transistor |
DE1024640B (de) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Verfahren zur Herstellung von Kristalloden |
FR1227934A (fr) * | 1958-06-26 | 1960-08-24 | Philips Nv | Procédé pour la fabrication d'un transistor et transistor fabriqué suivant ledit procédé |
FR1230933A (de) * | 1958-07-26 | 1960-09-21 | ||
FR1227508A (fr) * | 1959-04-17 | 1960-08-22 | Shockley Transistor Corp | Transistor à jonctions |
Also Published As
Publication number | Publication date |
---|---|
GB954989A (en) | 1964-04-08 |
US3041214A (en) | 1962-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544736C2 (de) | Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium | |
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2031333C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
DE1544275C3 (de) | Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation | |
DE1130932B (de) | Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren | |
DE1148024B (de) | Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente | |
DE2430023A1 (de) | Oberflaechenfeldeffekttransistorelement und verfahren zu seiner herstellung | |
DE1489240B1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2519432A1 (de) | Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper | |
DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
DE2348199A1 (de) | Verfahren zur herstellung von mis-anordnungen | |
DE1178947B (de) | Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht | |
DE1789204C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2230749B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE2152057A1 (de) | Verfahren zur Herstellung eines Halbleiteraufbaus | |
DE2532608C2 (de) | Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung | |
DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche | |
DE1816082B2 (de) | ||
DE1614146B2 (de) | Verfahren zum entfernen von unerwuenschten alkaliionen aus einer isolierenden schicht | |
DE4104938C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung |