DE1640529C3 - Verfahren zum Aufsprühen von Isolierschichten - Google Patents

Verfahren zum Aufsprühen von Isolierschichten

Info

Publication number
DE1640529C3
DE1640529C3 DE1640529A DE1640529A DE1640529C3 DE 1640529 C3 DE1640529 C3 DE 1640529C3 DE 1640529 A DE1640529 A DE 1640529A DE 1640529 A DE1640529 A DE 1640529A DE 1640529 C3 DE1640529 C3 DE 1640529C3
Authority
DE
Germany
Prior art keywords
semiconductor
layer
silicon
insulating layers
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1640529A
Other languages
English (en)
Other versions
DE1640529B2 (de
DE1640529A1 (de
Inventor
Pieter Dirk Davidse
Leon Israel Maissel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1640529A1 publication Critical patent/DE1640529A1/de
Publication of DE1640529B2 publication Critical patent/DE1640529B2/de
Application granted granted Critical
Publication of DE1640529C3 publication Critical patent/DE1640529C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

Halbleiterkörpers relativ niedrig gehalten werden, und der Halbleiterkörper selber wird nicht in Mitleidenschaft gezogen. Darüber hinaus können die Isolierschichten in Übereinstimmung mit den thermischen ihft d Sbtt ähl d
Kathode wirksame metallische Elektrode». Diese Elektrode 22 ist durch einen Keramikring 26 von der Trägersäule 24 isoliert. Letzter© ist an der oberen
schichten in uwrcinsuuimuuB inn «cn inermiscnen Platte Π der Kammer 10 befestigt. Eine geerdete ad-Dehnungseigenschaften des Substrats gewählt werden, 5 schirmung 30 stützt sich auf der TritgersäuJe JA ao. wodurch dickere Isolierschichten ohne thermische Zug- Die Abschirmung 30 umgibt einen Teil der Elektrode beanspruchungen möglich wären. Dies Verfahren hat 22 und schützt diese vor unerwünschtem Besprurten. sich jedoch in der Praxis als nicht sehr erfolgreich er- Ein Kühlsystem 32 ist mit einer Zuführleitung;J4 una wiesen da eine Beschädigung der Halbleiteroberfläche einer Rückführleitung 36 für den Kühlmantel innereintreten kann, die wiederum die elektrischen Eigen- io halb der Trägersäule 24 zentrisch angeordnet und tonn schäften der Halbleiterbauelemente im Halbleiter- zum Kühlen der Elektrodenanordnung 16 mittels waskörper beeinträchtigen. ser oder einer anderen Flüssigkeit verwendet werden.
Der Erfindung liegt die Aufgabe zugrunde, mit einem Das Kühlsystem ist als elektrischer Later über die Verfahren der eingangs genannten Art auf einer elek- Trägersäule 24 angeschlossen und verbindet die tieK-trischen Schaltungseinheit und insbesondere auf einer t5 trode22 mit einer Hochfrequenzenergjequelle (nicni
trischen Schaltungseinheit und insbesondere auf einer Halbleiteroberfläche eine Passivierungsschicht ohne Beschädigung der Halbleiteroberfläche aufzubringen. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei einer Leistungsdichte von weniger als 0,7
gezeigt).
Die Trägerplattenlagerung 18 besteht aus einer Platte 40, die auf der Grundplatte 12 der Kammer 10 angeordnet ist. Ein Plattenträger 42 ist auf der Oberh d Pl 40 bftiund auf dem Platten
flau Dei ClIlCl Ll-lJluiigjuivuiv- ru.i Yrv.iigvi ου u, , uubvim viiiwi ...... .- v>
Watt cm2 zwischen den Elektroden eine 500 bis 1500 A ao fläche der Platte 40 befestig, und auf dem blauen
Watt cm
dicke Schicht erzeugt wird.
Dadurch lassen sich vorteilhafterweise auch Isolierschichten verschiedener 2'usammensetzung auf blanke Halbleiterkörperoberflächen ohne Beschränkung der Zusammensetzung des Haibleiters aufbringen.
Zur Erzeugung einer /.weiten Schicht ist es zweckmäßig, wenn die Leistungsdichte auf 3 bis 6 Watt/cm2 gesteigert wird. Die ursprüngliche Leistungsdichte von unter 0,7 Watt/cm2 der Kathodenfläche des Sprühd ilhfi l biblt
träger 42 befinden sich HalbleHerplättchen 50. Zum Kühlen oder Erwärmen der Plättchen 50 können am oder im Plattenträger 42 entweder Kühlwendeln oder Heizspiralen vorgesehen werden. Die Trägeras piattenlagerung 18 wird als zweite Elektrode des Zerstäubungsgeräts angeschlossen und ist als Anode bezeichnet. Zur Konzentration der Glimmentladung des magnetischen Feldes dienen Elektromagneten 44.
unter 0,7 Watt/cm" der Katnoaennacne aes s.prun- Man hat festgestellt, daß ungeschützte Halbleiter-
geräts wird vorteilhafterweise so lange beibehalten, 30 oberflächen durch das Zerstäubungsverfahren ohne bis sich ein aufgesprühter Film in einer Dicke von 500 Beeinträchtigung der elektrischen Eigenschaften der bis 1500 A auf der Halbleiteroberfläche befindet. Die Halbleiterbauelemente in der Oberfläche beschichtet Aufsprühgeschwindigkeit wird durch die darauffol- werden können. Das Aufsprühen einer Pa'sivierschicht gende Steigerung der Leistungsdichte sodann trhöiit, geschieht unter Beibehaltung einer gleichmäßigen wobei die obere Grenze der Leistungsdichte durch das 35 Leistungsdichte von etwa 0,65 W/cm2 der Kathoden-Netzgerät und die Kathodenkühlwirkung festgelegt fläche an der Kathode des Zerstäubungsgerätes. Das ist. Die erste Isolierschicht, die bei geringerer Lei- Aufsprühen bei niedrigen Leistungsdichtewerten führt stungsdichte aufgetragen wurde, bildet hierbei eine nicht zu einer Beeinträchtigung der elektrischen Eigen-Schutzschicht für die bei höherer Leistungsdichte auf- schäften der Halbleiteroberfläche, da die aus der Kagebrachte Passivierungsschicht. Vorteile ergeben sich 40 thode gesprühten Partikeln die Halblciterplättchen 50 auch, wenn die Leistungsdichte während des Auf- mit so geringer Kraft erreichen, daß eine Beschädigung baus des aufgesprühten Films auf der Oberfläche des der Halbleiteroberfläche ausgeschlossen ist. Bei Ver-Halbleitermaterials allmählich gesteigert wird. wendung von höheren Leistungsdichtewerten würde je
Im folgenden ist ein Ausführungsbeispiel der Er- doch die Halbleiteroberfläche durch Strahlschäden befindung an Hand der Zeichnungen näher erläutert. 45 schädigt, da in einem solchen Fall die ausgesprühten Fig. 1 zeigt eine schematische Darstellung eines Teilchen mit relativ hoher kinetischer Energie auf die Zerstäubungsgeräts zur Durchführung des beschrie- Oberfläche auftreffen.
benen Verfahrens; Dieses langsame Zerstäuben hat an sich den Nach-
F i g. 2 zeigt einen Schnitt durch eine Halbleiter- teil, daß das Aufbringen der gewünschten Schichtanordnung mit einer mittels des beschriebenen Ver- 50 stärke verhältnismäßig lange Zeit in Anspruch fahrens aufgesprühten Isolierschicht; nimmt. Dieser Nachteil wird durch eine Erhöhung der
F i g. 3 ZL-igt einen weiteren Schnitt einer anderen Leistungsdichtewerte auf etwa 3 bis 6 W/cma nach der Halbleiteranordnung mit aufgesprühter Isolierschicht, Bildung einer Beschichtung in der Dicke von 500 bis und 1500 A auf der Halbleiteroberfläche gemindert. Diese
F i g. 4 zeigt eine Prüfvorrichtung zur Auswertung 55 erhöhte Leistung gestattet eine schnellere Bildung des des Ergebnisses des beschriebenen Verfahrens. Isoliert!.ns auf der Halbleiteroberfläche, während die
Das Zerstäubungsgerät gemäß Fig. l, das in dünne Isolierschicht die Halbleiteroberfläche gegen seinem grundsätzlichen Aufbau bereits vorgeschlagen eine Beeinträchtigung durch die aufgesprühten Teilist, enthält eine Kammer 10 mit einer oberen Platte 11, chen schützt. Das Netzgerät kann auch so eingerichtet die auf einer Grundplatte 12 abnehmbar angeordnet 60 werden, daß die auf die Anoden-und Kathodenelektroist. Ein durch ein Ventil 14 zugeführtes Gas, ζ. B. den der Einrichtung abgegebene Leistung allmählich Argon, wird in der Kammer mittels einer Vakuum- während des Aufbaus des Films erhöht wird. Es pumpe 17 auf einem gewünschten Unterdruck ge- empfiehlt sich jedoch, erst etwa 200 Α-Einheiten bei halten. In der Kummer 10 sind eine Elektrodenanord- der niedrigen Leistungsdichte aufzubringen, bevor die nung 16undeineTrägerplattenlagerung 18 vorgesehen. 65 Energie über 0,65 W/cma gesteigert wird.
Die Elektrodenanordnung 16 enthält eine Gegen- Diese stufenweise Zerstäubung gestattet es, daß der
kathode 20, die aus dem zu zerstäubenden Material größte Teil des aufzubringenden Passivierungsfilmes besteht. Daran angrenzend befindet sich eine als in kürzester Zeit ohne Beeinträchtigung der elektri-
sehen Eigenschaften der Siliziumoberfläche beim Aufbau der Isolierschicht aufgebracht werden kann. Die obere Grenze für die Stärke des aufgesprühten Films hängt von der gewünschten Stärke und von der durch die Schicht verursachten thermischen Beanspruchung ab. Praktisch sind bereits mehr als 30 000 A Siliziumdioxyd auf Siliziumflächen aufgesprüht worden. F i g. 2 zeigt einen Halbleitertransistor mit den PN-Übergängen 60 und 62, die durch einen Passivierungsfilm geschützt sind, der aus den Schichten 64 und 66 besteht, die auf der Halbleiteroberfläche mit den PN-Übergängen aufgebaut worden sind. Zum Aufbringen der ersten Schicht 64 wurde das vorstehend beschriebene langsame Sprühverfahren mit geringer Leistungsdichte angewendet, während die Schicht 66 bei Anwendung höherer Energie zwischen Anode und Kathode aufgebracht wird. Die Anordnung gemäß F i g. 3 enthält ebenfalls die PN-Übergänge 60 und 62, jedoch sind diese durch einen thermisch aufgewachsenen Siliziumdioxydfilm 70 bedeckt, da bei der Herstellung dieses Siliziumelements bekannte thermische Oxydbeschichtungsverfahren angewandt wurden. Der aus den Schichten 72 und 74 bestehende Passivierungsfilm kann entweder aus Glas oder einem anderen geeigneten Isoliermaterial bestehen. Außer dem Loch 76 in der thermisch gewachsenen Siliziumdioxydschicht, die zur Bildung des Emitter-Basis-Obergangs 62 im Halbleiterkörper verwendet wurde, deckt die Passivierungsschicht 72 und 74 auch die thermisch aufgewachsene Schicht 70 ab. Die Schicht 72 wurde, ebenso wie bei dem vorher an Hand von F i g. 2 dargestellten Beispiel, unter Verwendung des langsamen Zer&täubungsverfahrens gebildet, während das schnelle Verfahren für das Aufbringen der Schicht 74 angewendet wurde.
In Abhängigkeit vom Gebrauchszweck der Schichten kann die Gesamtstärke der Passivierungsschichten 64 und 66 bzw. 72 und 74 verschieden gewählt werden. Dient die Schicht als Diffusionsmaske, so beträgt die Stärke vorzugsweise zwischen 500 und 600 A in Abhängigkeit von dem verwendeten Diffusionsmaterial, der Diffusionszeit und dem Material der Isolierschicht. Der dichtere Siliziutinitridfilm kann z. B. dünner als ein Siliziumdioxydnlm sein, um das gleiche Abdeckvermögen zu erzielen. Bei Filmen, die zur Passivierung von Elementen benutzt werden sollen, gelangen Stärken bis zu et-.»a 30 000 A zur Verwendung, um sicherzustellen, daß mit dem betreffenden Element während seiner Lebensdauer irgendwelche Schmutzstoffe nicht in Berührung kommen.
Nach dem Aufsprühen einer Schicht kann die Oberfläche des beschichteten Halbleiterelements durch Vergüten verändert werden. Man hat beispielsweise festgestellt, daß eine Kombination des vorher beschriebenen langsamen und schnellen Zerstäubungsvenahrens auf einer SilLziumoberfläche eine nahezu neutrale Oberfläche erzeugt. Durch Vergüten der Oberfläche bei etwa 300 bis 500° C für die Dauer von 15 Minuten bis 4 Stunden in Luft oder Stickstoff wird eine weitere Verminderung der Oberflächenbeanspruchung erreicht.
Das beschriebene Verfahren eignet sich für Isoliermittel aller Art, wie z. B. geschmolzenes Quarz oder Siliziumdiioxyd, Glas, Siliziumnitrid usw., da unterschiedliche chemische Zusammensetzungen für das Zerstäubungsverfahren als solches unbeachtlich sind. Die Zerstäubung kann in neutraler oder reaktiver Atmosphäre erfolgen. Glas und Siliziumnitrid können τι B. am besten in einer reaktiven Atmosphäre aufgetragen worden; Siliziumnitridschichten sind wiederum besonders geeignet bei niedriger Leistungsdichte durch reaktives Zerstäuben auf Siliziumhalbleiteroberflächen. Die Art der jeweils zu beschichtenden Halbleiteroberfläche ist ebenfalls ohne Bedeutung für die Anwendung des vorher beschriebenen Verfahrens, da die Teilchenenergie, die zur Beschädigung der Halbleiteroberfläche führt, bei den einzelnen Materialien nur geringfügige Unterschiede aufweist.
ίο Im folgenden werden einige Beispiele des beschriebenen Verfahrens aufgeführt. Für jedes der Beispiele wurden, wie in F i g. 4 gezeigt, Standardelemente aus Metalloxydsilizium angefertigt. In allen Fällen wurde der Träger 90 aus P-dotiertem 6-Ohm · cm-Silizium hergestellt. In jedem Beispiel wurde eine Schicht 92 Siliziumdtoxyd auf die blanke Oberfläche des Siliziumsubstrates 90 aufgesprüht. Die Stärke der Siliziumdioxydschicht 92 beträgt 1 μ = 104 A. Eine aus Aluminium bestehende Elektrode 94 wurde auf die SiIi-
ao ziumdioxydschicht aufgedampft, und vor dem Aufsprühen der Siliziumdioxydschicht wurde in den Beispielen 2, 5 und 7 auf der Siliziumoberfläche des Siliziumsubstrats 90 durch dessen Erhitzen in Sauerstoff bei einer Temperatur von 1050°C ein thermisch auf-
s5 gewachsener fiiliziumdioxydfilm von 2800 A gebildet. Das Metalloxydsiliziumelement wurde in jedem Beispiel zur weiteren Verminderung der Oberflächenleistungsdichte 60 Minuten lang bei 300°C in Stickstoff vergütet. In der nachstehenden Tabelle sind die verwendete Oberfläche, die Zerstäubungsgeschwindigkeit und die Temperaturbedtngungeri jedes Beispiels sowie die sich ergebende Oberflächenbelastungsdichte vor und nach dem Vergüten aufgeführt. Die Bezeichnung »schnell« in der Spalte Sprühgeschwindigkeit weist darauf hin, daß mit einer Leistung von 5.5 Wem2 gearbeitet wurde, während die Bezeichnung »langsam« einer Leistungsdichte von 0,3 W/cm1 entspricht. In jeder langsamen Zerstäubungsstufe wurde eine Siliziumdioxydschicht von 1500 A aufgetragen, während in den schnellen Zerstäubungsstufen die Stärke 8500 A betrug.
Ober Zer- Tiräger- Oberflächen- Nao
dem
Ver
güten
fläche stäubungs- tcntpe-
ratnir, CC 		belastungsdichte -18
blank geschwin-
digkeit 		50 (1011 Einheits - 5.8
Bei 2800 A schnell 50 ladungen pro cm1) ~ 1,2
spiel blank schnell 50 Vordem
Ver
güten
1 langsam -81 -45
2 blank schnell 500 -16 -16
3 2800 A schnell 500 + 1,2 - 6,6
blank schnell 500
4 langsam -70 - 5
5 2800 A schnell -12
6 keine -16
Zer
7 stäubung - 5
Durch Messen der Kapazität der sich ergebendei Metalloxydsiliziumanordnung in Abhängigkeit voi der zwischen der Metallfeldplatte 94 und dem Silizium träger 90 angelegten Spannung wurden für jedes Bei spiel die entsprechenden Belastungswerte ermittelt
Die experimentelle C-V-Kurve wurde mit der theoretischen Kurve in Übereinstimmung mit den Herstellungsbedingungen (Siliziumdioxydstärke, Verunreinigungsintensität) verglichen. Die horizontale Verschiebung der beiden Kurven wurde zur Bestimmung der Jberflächenbelastungsdichte und somit des Oberflächenpotentials verwendet.
Bei dien meisten Halbleiterelerr.cnten beträgt die zulässige Oberflächenbelastungsdichte etwa 2 · 10n pro cm". Wie aus vorstehender Tabelle hervorgeht, weisen die auf die Halbleiterplättchen mit thermischer Oxyd ichiieht (Beispiele 2 und 5) bzw. auf die blanken Plätt-
chen nach dem beschriebenen Verfahren (Beispiele 3 und 6) aufgetragenen Filme Oberflächenbelastungen auf, die unter der zulässigen Oberflächenbelastungsdichte liegen. Auf blanke Plättchen bei hoher Geschwindigkeit aufgetragene Filme (Beispiele 1 und 4), weisen selbst nach dem Vergüten hohe Belastungswerte auf. Der Belastungswert auf der Oberfläche des thermisch aufgewachsenen Oxyds und Siliziums ist zu Vergleichszwecken als Beispiel 7 zusätzlich in der Tabelle auf- geführt. Aus Beispiel 7 geht hervor, daß auch ohne Besprühen der Halbleiteroberfläche ein gewisser Oberflächenbelastungswert vorliegt.
Hierzu 1 Blatt Zeichnungen

Claims (7)

tierverfahren mit anschließender Fusion der Glas-Patentansprüche: teilchen in eine gleichförmige Schicht unter Anwendung von Wärme ist ebenfalls bekannt (USA.-Patent-
1. Verfahren zum Aufbringen von Isolierscbich- schrift 3 212 921).
ten auf im wesentlichen planare elektrische Schal- 5 Thermisch aufgewachsene Siliziumdiojcydscbtchten tungseinheiten, insbesondere auf Halbleiterfläcben, haben sich auf Halbleiteroberflächen als sehr geeignet mittels Kathodenzerstäubung in einer unter Unter- erwiesen. Das angewendete Verfahren unterliegt jedroek stehenden, zwei Elektroden enthaltenden doch insofern gewissen Einschränkungen, als therlonisationskammer durch Anlegen eines hocbfre- misch aufgewachsenes Siliziumdioxyd auf Siliziumquenten Wecbselfeldes an die einander gegenüber- w halbleitermaterial beschränkt ist und die für das tberliegenden Elektroden, wobei auf der einen Elek- mische Aufwachsen erforderlichen Temperaturen ziemtrode das zu zerstäubende Material und auf der lieh hoch sind. Andere Halbleitermaterialien, wie Geranderen die zu beschichtenden Schaltungseinheiten manium und IU-V-Mischungen gewinnen in der Heraufliegen, dadurch gekennzeichnet, stellung von Halbleiterbauelementen für Spezialdaß bei einer Leistungsdichte von weniger als 15 zwecke an Bedeutung. Hieraus ergibt sich die Forde-0,7 Watt/cm* zwischen den Elektroden eine 500 rung, ein geeignetes Verfahren zum Aufbringen der bis 1500 A dicke Schicht erzeugt wird. Isolierschichten für diese Materialien zu finden. Die
2. Verfahren nach Anspruch 1, dadurch gekenn- für das thermische Wachsen von Siliztumdioxyd auf zeichnet, daß zur Erzeugung einer zweiten Schicht Silizium erforderlichen hohen Temperaturen führen die Leistungsdichte auf 3 bis 6 W/cm2 gesteigert ao nämlich zu einer inneren Diffusion der Dotierungswird. mittel im Halbleiterkörper und wirken sich nachteilig
3. Verfahren nach den Ansprüchen 1 und 2, da- auf die bereits in dem Körper gebildeten PN-Überdurch gekennzeichnet, daß die aufgebrachte gänge aus. Außerdem können andere an Sich geeignete Schicht für weniger als 4 Stunden einer Tem- Isolierschichten, wie Siliziumnitrid, nicht auf Silizium peratur zwischen 300 und 5000C ausgesetzt wird, as thermisch aufgewachsen werden.
4. Verfahren nach Anspruch 1, dadurch gekenn- Beim Aufbringen von Glaspassivieischichten arbeizeichnet, daß die Leistungsdichte während der tet man ebenfalls mit hohen Temperaturen, da die Bildung der Schicht allmählich gesteigert wird. Glaspartikeln verschmolzen werden müssen. Die
5. Verfahren nach den Ansprüchen 1 bis 4, da- hohen Temperaturwerte können sich nachteilig auf die durch gekennzeichnet, daß die Halbleiterfläche aus 30 Metallkontakte der Elemente der Halbleiter und, wie Silizium und die aufzubringende Schicht aus bereits erwähnt, auf die Dotierungsmittel innerhalb Siliziumdioxyd besteht. des Halbleiterkörpers auswirken. Die Art der zu ver-
5. Verfahren nach den Ansprachen 1 bis 4. da- wendenden Gläser beschränkt sich daher auf solche durch gekennzeichnet, daß die aufzubringende mit einem niedrigen Schmelzpunkt auf Grund der im Schicht aus Siliziumnitrid besteht. 35 Verfahren eingeschlossenen Fusionsstufe. Glasarten
7. Verfahren nach den Ansprüchen 1 bis 4, da- mit hohen Schmelzpunkten eignen sich aber am besten durch gekennzeichnet, daß die aufzubringende zur Passivierung von Halbleiterelementen.
Schicht aus Glas besteht. Zur Bildung von Isolierschicfc'.en auf Halbleiter
oberflächen zu Abdeck- und Passivierungszwecken ist 40 auch das Aufsprühen von Isolierschichten mittels
Kathodenzerstäubung durch Anlegen eines hochfrequenten Wechselfeldes bekannt. So werden z. B. in Electronics, 20. September 1965, S. 145, und in
Die Erfindung betrifft ein Verfahren zum Auf- Vakuumtechnik, September 1965, Heft 6, S. 123ff., bringen von Isolierschichten auf im wesentlichen pla- 45 Geräte zum Aufbringen von Passivierungsschichten nare elektrische Schaltungseinheiten, insbesondere auf mittels Kathodenzerstäubung beschrieben, wobei zur Halbleiterflächen, mittels Kathodenzerstäubung in Durchführung der Zerstäubung in der Apparatur drei einer uviter Unterdruck stehenden, zwei Elektroden ent- Eleklroden vorgesehen sind. Bei Geräten mit drei haltenden Ionisationskammer durch Anlegen eines Elektroden ist es allerdings schwierig, homogene hochfrequenten Wechselfeldes an die einander gegen- 50 Schichtdicken über eine größere Fläche zu erzielen. Es überliegenden Elektroden, wobei auf der einen Elek- sei erwähnt, daß es z. B. mit der in der zweiten dei getrode das zu zerstäubende Material und auf der an- nannten Veröffentlichungen benutzten Apparatur deren die zu beschichtenden Schaltungseinheiten auf- möglich war, eine gleichmäßige Schichtdicke auf einer liegen. Fläche von 13 cm2 zu erreichen. Gleichmäßige Schicht-
Solche Verfahren sind bereits bekannt. Bei Halb- 55 dicken über eine große Fläche lassen sich jedoch mit leitern finden Isolierschichten im allgemeinen als Kathodenzerstäubungsanlagen erzeugen, die nur zwei Maske für die Halbleiteroberflächen während der Elektroden benötigen, wobei auf der einem der einDiffusion und anderer Zusatzverfahren Verwendung. ander gegenüberliegenden Elektroden das zu zer-AuBerdem werden derartige Schichten zur Passivie- stäubende Material und auf der anderen die zu berung, d. h., für das Aufbringen eines Schutzbelages 60 schichtenden Schaltungseinheiten aufliegen. Eine solgegen Korrosion und andere äußere Einflüsse von ehe Kathodenzerstäubungsanlage ist in Electronics, Halbleiterelementen, wie Transistoren, Dioden, Fest- 26. Juli 1965, S. 30, beschrieben. Das mittels dieses körperschaltungsanordnungen usw., benutzt. Zur Pas- mit zwei Elektroden ausgestatteten Kathodenzersivierung von Siliziumelementen besteht die Isolier- stäubungsgeräts durchgeführte Verfahren erscheint schicht üblicherweise aus einem thermisch aufge- 65 durchaus von Vorteil, da sich mit ihm gleichmäßige wachsenen Siliziumdioxyd; es sind aber auch bereits Isolierschichten auf jedem Halbleiterkörper — ganz verschiedene Glasarten benutzt worden. Das Auf· gleich, wie der Halbleiter zusammengesetzt ist — aufbrineen von Isolierschichten aus Glas durch Sedimen- bringen lassen. Desgleichen kann die Temperatur des
DE1640529A 1966-05-31 1967-05-26 Verfahren zum Aufsprühen von Isolierschichten Expired DE1640529C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US55413166A 1966-05-31 1966-05-31

Publications (3)

Publication Number Publication Date
DE1640529A1 DE1640529A1 (de) 1970-09-17
DE1640529B2 DE1640529B2 (de) 1974-01-31
DE1640529C3 true DE1640529C3 (de) 1974-08-22

Family

ID=24212164

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1640529A Expired DE1640529C3 (de) 1966-05-31 1967-05-26 Verfahren zum Aufsprühen von Isolierschichten

Country Status (4)

Country Link
US (1) US3432417A (de)
DE (1) DE1640529C3 (de)
FR (1) FR1518279A (de)
GB (1) GB1145348A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658678A (en) * 1969-11-26 1972-04-25 Ibm Glass-annealing process for encapsulating and stabilizing fet devices
US3926763A (en) * 1972-11-30 1975-12-16 Ibm Method for fabricating a gas discharge panel structure
US4407061A (en) * 1981-06-04 1983-10-04 Bell Telephone Laboratories, Incorporated Fabrication procedure using arsenate glasses
DE3206413A1 (de) * 1982-02-23 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von aus silizium oder aus siliziden hochschmelzender metalle bestehenden schichten unter verwendung einer planar-magnetron-zerstaeubungsanlage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3287243A (en) * 1965-03-29 1966-11-22 Bell Telephone Labor Inc Deposition of insulating films by cathode sputtering in an rf-supported discharge

Also Published As

Publication number Publication date
GB1145348A (en) 1969-03-12
FR1518279A (fr) 1968-03-22
DE1640529B2 (de) 1974-01-31
DE1640529A1 (de) 1970-09-17
US3432417A (en) 1969-03-11

Similar Documents

Publication Publication Date Title
DE2601656A1 (de) Hochohmige metallkeramikschicht und verfahren zu deren herstellung
DE1952626B2 (de) Verfahren zur herstellung von isolationsschichten auf halbleitersubstraten durch hochfrequenz-kathodenzerstaeubung
DE1790094B1 (de) Verfahren zum aufbringen von duennen nichtleitendenschichten
WO1986007051A1 (en) Process for removing metallic ions from items made of glass or ceramic materials
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE1640486C3 (de) Verfahren zum reaktiven Zerstäuben von elementarem Silicium
DE2716143A1 (de) Lichtemittierendes halbleiterbauelement
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2217737B2 (de) Verfahren zum Herstellen eines elektrischen Leitungssystems
DE3706698A1 (de) Verfahren und anordnung zum zerstaeuben eines materials mittels hochfrequenz
EP0328757A2 (de) Verfahren zur Herstellung dünner Schichten aus oxydischem Hochtemperatur-Supraleiter
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1640529C3 (de) Verfahren zum Aufsprühen von Isolierschichten
DE2220086C3 (de) Vorrichtung zur Aufbringung eines Materials
DE4010595A1 (de) Verfahren zur bildung eines kristallinen films
DE2715982A1 (de) Ausheilverfahren fuer halbleiterschaltungen
DE2550371A1 (de) Verfahren zum thermischen oxydieren von silicium
DE2052810A1 (de) Verfahren zum Stabilisieren und Ein kapseln von Feldeffekttransistoren
DE2007261C3 (de) Elektrische Widerstandssubstanz, insbesondere Widerstandsschicht und Verfahren zu deren Herstellung
DE19651778A1 (de) Verfahren zur Planierung der Oberfläche eines Wafers
DE60224808T2 (de) Hintere feldemissionsplatte
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE69201291T2 (de) Musterbildungsverfahren.
DE3419079C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee