DE19651778A1 - Verfahren zur Planierung der Oberfläche eines Wafers - Google Patents

Verfahren zur Planierung der Oberfläche eines Wafers

Info

Publication number
DE19651778A1
DE19651778A1 DE19651778A DE19651778A DE19651778A1 DE 19651778 A1 DE19651778 A1 DE 19651778A1 DE 19651778 A DE19651778 A DE 19651778A DE 19651778 A DE19651778 A DE 19651778A DE 19651778 A1 DE19651778 A1 DE 19651778A1
Authority
DE
Germany
Prior art keywords
carried out
borophosphosilicate glass
wafer
leveling
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19651778A
Other languages
English (en)
Inventor
In Ok Park
Yung Seok Chung
Eui Sik Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19651778A1 publication Critical patent/DE19651778A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich allgemein auf ein Verfahren zur Planierung (Planarisierung) der Oberfläche eines Wafers, sie bezieht sich insbesondere auf ein Verfahren zur Bildung eines Borophosphosilicatglas (nachstehend als "BPSG" bezeichnet)-Films auf der Oberfläche eines Wafers, wodurch Kristall­ defekte verhindert werden können.
Da Halbleiter-Vorrichtungen höher integriert sind, wird eine Mehrfachschicht von elektrisch leitenden Filmen gebildet, um einen breiteren aktiven Bereich zu gewährleisten, wodurch die Anzahl der Stufen ansteigt. Dabei ist eine generel­ le Planierung der Wafer-Oberfläche erforderlich, um die anschließende Arbeit durchführen zu können. In der Regel wurde bisher das Planierungsverfahren dieses Typs mit einem BPSG-Film durchgeführt.
Nachstehend wird ein konventionelles Verfahren zur Bildung eines BPSG- Films beschrieben mit dem Ziel, das Verständnis des Hintergrundes der vor­ liegenden Erfindung zu verbessern.
Zuerst wird ein BPSG-Film unter Anwendung eines Plasma-verstärkten chemi­ schen Dampfabscheidungsverfahrens (nachstehend als "PECVD-Verfahren" bezeichnet) oder eines Atmosphärendruck-chemischen Dampfabscheidungs­ verfahrens (nachstehend als "APCVD-Verfahren" bezeichnet) auf einem Wafer abgeschieden unter Aufrechterhaltung einer hohen Konzentration an Bor und Phosphor.
Danach wird der Wafer mit dem darauf abgeschiedenen BPSG-Film in einen Diffundier-Ofen, der auf etwa 800°C erhitzt ist, eingeführt. Nachdem die Tem­ peratur des Diffundier-Ofens auf etwa 850 bis 900°C erhöht worden ist, wird in einer N₂-Gasatmosphäre eine thermische Verlauf(Fließ)-Behandlung durchge­ führt, um den BPSG-Film zu planieren (planar zu machen).
Nach Beendigung der Oberflächen-Planierung wird der Ofen auf etwa 650 bis 800°C abgekühlt und der Wafer wird aus dem Ofen herausgenommen.
Wenn jedoch eine solche Verlauf(Fließ)-Behandlung auf die vorstehend be­ schriebene konventionelle Weise fortschreitet, um den BPSG-Film planar zu machen, haben das Bor und der Phosphor, die Verunreinigungen, die überdo­ siert werden, um das Verlaufen zu verbessern, eine starke Neigung, aus der Oberfläche des BPSG-Films herauszudiffundieren, so daß die Konzentration der Verunreinigungen auf einen Wert über der Sättigungs-Konzentration an der Oberfläche des BPSG-Films während des Verlaufens ansteigt. Wenn der Wafer in diesem Zustand aus dem Hochtemperatur-Ofen in eine Umgebung von Raumtemperatur herausgenommen wird, scheiden sich als Folge des plötzlichen Temperaturabfalls und des Feuchtigkeitsgehalts der Atmosphäre die übersättigten Verunreinigungen in Kristallform auf der Oberfläche des Wafers ab. Diese auf der Oberfläche abgeschiedenen Kristalldefekte bringen das schwerwiegende Problem mit sich, daß sie die Isoliereigenschaften zwi­ schen den Leitern beeinträchtigen (verschlechtern).
Es ist daher ein Ziel der vorliegenden Erfindung, das obengenannte Problem, das beim Stand der Technik auftritt, zu überwinden und ein Verfahren zur Planierung (Planarisierung) eines BPSG-Films zu schaffen, das für die Herstel­ lung von Halbleiter-Vorrichtungen geeignet ist.
Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Verfahren zur Planierung (Planarisierung) eines BPSG-Films bereitzustellen, das die Bildung von Kristallablagerungen auf der Oberfläche eines BPSG-Films während des Verlauf(Fließ)-Verfahrens des Fließverfahrens zur Planierung eines BPSG- Films mit einer hohen Verunreinigungsdichte zu verhindern.
Nach umfangreichen und gründlichen Untersuchungen durch die Erfinder konnten die obengenannten Ziele erreicht werden mit einem Verfahren zur Planierung (Planarisierung) der Oberfläche eines Wafers, das die folgenden Stufen umfaßt:
Bildung eines Borophosphosilicatglas-Films, der hohe Konzentrationen an Bor und Phosphor aufweist, auf der Oberfläche des Wafers;
thermische Behandlung des mit dem Borophosphosilicatglas-Film versehenen Wafers in einem Reaktionsofen, der bei einer niedrigen Temperatur und bei einem niedrigen Druck gehalten wird, um die Konzentrationen an Bor und Phosphor in der Oberfläche des Borophosphosilicatglas-Films zu verringern; Planierung des Borophosphosilicatglas-Films durch eine thermische Behand­ lung bei einer höheren Temperatur;
Aufwachsen lassen eines dünnen schützenden Oxidfilms auf den Borophos­ phosilicatglas-Film durch Einführen eines vorgegebenen Gases in den Reakti­ ons-Ofen; und
thermisches Behandeln des Borophosphosilicatglas-Films bei einer niedrige­ ren Temperatur.
Wenn ein BPSG-Film zur Planierung (Planarisierung) eines Wafers einem Verlauf(Fließ)-Verfahren unterworfen wird, werden Kristalldefekte verhindert durch eine dreistufige thermische Behandlung unter Anwendung einer Nieder­ druck-chemischen Dampfabscheidungs-Vorrichtung (nachstehend als "LPCVD-Vorrichtung" bezeichnet) gemäß der vorliegenden Erfindung.
Im einzelnen wird zuerst ein BPSG-Film auf einem Wafer unter Anwendung eines PECVD- oder APCVD-Verfahrens abgeschieden, wobei die Konzentra­ tionen an Bor und Phosphor so hoch gehalten werden, daß die Planierung verbessert wird. In der Regel liegt Bor in einer Konzentration von 4,5 bis 5,5 Gew.-% vor bei einer Phosphor-Konzentration von 4,2 bis 5,0 Gew.-%.
Da die Verunreinigungen, z. B. Bor und Phosphor, die überdosiert worden sind, um die Planierung zu verbessern, eine starke Neigung haben, aus der Ober­ fläche des BPSG-Films herauszudiffundieren, besteht in bezug auf die Kon­ zentration der Verunreinigungen die Gefahr, daß sie auf einen Wert ansteigen, der höher ist als die Sättigungs-Konzentration auf der Oberfläche des BPSG- Films. Wie oben angegeben, werden dann, wenn der Wafer aus dem Hoch­ temperatur-Diffusionsofen in eine Umgebung von Raumtemperatur herausge­ nommen wird, die übersättigten Verunreinigungen als Folge des plötzlichen Temperaturabfalls und des Feuchtigkeitsgehaltes in der Luft in Form von Kri­ stallen auf der Oberfläche des BPSG-Films abgeschieden. Um die Kristallab­ scheidung zu verhindern, wird der mit dem BPSG-Film bedeckte Wafer zuerst in eine LPCVD-Vorrichtung eingeführt, die bei 650 bis 750°C gehalten wird, und 40 bis 100 min lang bei der gleichen Temperatur unter einem Druck von 1,33 bis 13,33 Pa (10-100 mTorr) thermisch behandelt gemäß einer ersten thermischen Behandlungsstufe des erfindungsgemäßen Verfahrens.
Zu diesem Zeitpunkt diffundieren das Bor und der Phosphor aus der Oberflä­ che des BPSG-Films heraus, so daß die Konzentration der Verunreinigungen in der Oberfläche des BPSG-Films abnimmt. Dies führt dazu, daß verhindert wird, daß die Konzentration der Verunreinigungen auf einen Wert ansteigt, der höher ist als die Sättigungs-Konzentration in der Oberfläche des BPSG-Films, wenn das Verlauf-(Fließ)-Verfahren zur Planierung durchgeführt wird. Das Bor und der Phosphor, die aus der Oberfläche des BPSG-Films herausdiffundiert sind, werden direkt aus dem Ofen abgepumpt.
Bei einer zweiten thermischen Behandlungsstufe wird der Ofen auf 850 bis 900°C erhitzt und dann wird der resultierende Wafer etwa 15 bis 45 min lang in einer N₂-Gasatmosphäre thermisch behandelt, um den BPSG-Film dem Verlauf(Fließ)-Verfahren zur Planierung zu unterwerfen.
Schließlich werden, sobald die Oberflächenplanierung beendet ist, N₂O-Gas und SiH₂Cl₂-Gas zugeführt, um einen schützenden Oxidfilm bis zu einer Dicke von 10 bis 20 nm (100-200 Å) aufwachsen zu lassen. Danach wird der Ofen gemäß einer dritten thermischen Behandlungsstufe auf 650 bis 750°C abge­ kühlt, bevor der Wafer herausgenommen wird.
Wie vorstehend vorgeschlagen, können die Kristalldefekte eines BPSG-Films erfindungsgemäß unter Anwendung der folgenden drei Verfahren verhindert werden.
Zuerst wird die Kristallabscheidung auf der Oberfläche des BPSG-Films durch Verminderung der Konzentration an Bor und Phosphor in der Oberfläche des BPSG-Films verringert, die erzielt wird durch thermische Behandlung des Wafers bei einer niedrigen Temperatur von etwa 650 bis 750°C für eine lange Zeitspanne in einer LPCVD-Vorrichtung, während diese unter einem niedrigen Druck gehalten wird.
Zweitens kann die Möglichkeit der Kristallabscheidung auf der Oberfläche des BPSG-Films eliminiert werden durch Aufwachsen lassen eines schützenden Oxidfilms auf die Oberfläche des BPSG-Films unmittelbar nach der Planierung. Zur Erzielung der Planierung wird, sobald die Behandlung bei niedriger Tem­ peratur beendet ist, der Ofen auf eine Temperatur von etwa 850 bis 900°C erhitzt, bei der das Verlauf(Fließ)-Verfahren für den BPSG-Film durchgeführt werden kann. Für den Oxidfilm werden N₂O-Gas und SiH₂Cl₂-Gas verwendet.
Schließlich wird der Ofen auf eine niedrigere Temperatur abgekühlt, bevor der Wafer auf Raumtemperatur gebracht wird, um dadurch die Kristallabscheidung zu verhindern, die auf den plötzlichen Temperaturabfall und den Feuchtig­ keitsgehalt in der Luft zurückzuführen ist.
Wie vorstehend beschrieben, können die Eigenschaften und die Produktions­ ausbeute von Halbleitern verbessert werden durch Verhinderung der Kristall­ abscheidung auf der Oberfläche des BPSG-Films, welche die Vorrichtungs- Schaltungsherstellung in den anschließenden Verfahren unterbricht und eine Beeinträchtigung (Verschlechterung) der Isolierung von einem elektrischen Leiter zum andern gemäß der vorliegenden Erfindung bewirkt.
Die vorliegende Erfindung wurde vorstehend erläuternd beschrieben und es ist klar, daß die dabei angewendete Terminologie eher ihrer Beschreibung dient als sie darauf zu beschränken.
Es können viele Modifikationen und Abänderungen der vorliegenden Erfindung im Licht der vorstehenden Angaben durchgeführt werden, ohne daß dadurch der Rahmen der vorliegenden Erfindung, wie er durch die nachfolgenden Pa­ tentansprüche gegeben ist, beeinrächtigt wird, und die Erfindung kann auch in anderer Weise als hier spezifisch beschrieben in der Praxis angewendet wer­ den.

Claims (12)

1. Verfahren zur Planierung (Planarisierung) der Oberfläche eines Wafers, gekennzeichnet durch die folgenden Stufen:
Bildung eines Borophosphosilicatglas-Films, der hohe Konzentrationen an Bor und Phosphor aufweist, auf der Oberfläche des Wafers;
thermisches Behandeln des mit einem Borophosphosilicatglas-Film versehe­ nen Wafers in einem Reaktionsofen, der bei einer niedrigen Temperatur und bei einem niedrigen Druck gehalten wird, um die Konzentrationen an Bor und Phosphor in der Oberfläche des Borophosphosilicatglas-Films herabzusetzen; Planieren (Planarisieren) des Borophosphosilicatglas-Films durch eine thermi­ sche Behandlung bei einer höheren Temperatur;
Aufwachsen lassen eines dünnen schützenden Oxidfilms auf den Borophos­ phosilicatglas-Film durch Einführung eines vorgegebenen Gases in den Reak­ tions-Ofen; und
thermisches Behandeln des Borophosphosilicatglas-Films bei einer niedrige­ ren Temperatur.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich der Konzentration an Bor und Phosphor 4,5 bis 5,5 Gew.-% bzw. 4,2 bis 5,0 Gew.-% beträgt.
3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß der Reaktionsofen ein Niederdruck-chemischer Dampfabscheidungs-Ofen ist.
4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß die Stufe der thermischen Behandlung vor der Planie­ rungsstufe bei einer Temperatur von etwa 650 bis 750°C durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die thermi­ sche Behandlungsstufe bei einem Druck in dem Bereich von etwa 1,33 bis 13,32 Pa (10-100 mTorr) durchgeführt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die thermi­ sche Behandlungsstufe 40 bis 100 min lang durchgeführt wird.
7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß die Planierungsstufe bei einer Temperatur von etwa 850 bis 950°C durchgeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Planie­ rungsstufe in einer N₂-Gasatmosphäre durchgeführt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Planie­ rungsstufe 15 bis 45 min lang durchgeführt wird.
10. Verfahren nach mindestens einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß das Aufwachsen lassen in einer Atmosphäre durchgeführt wird, die aus N₂O-Gas und SiH₂Cl₂-Gas besteht.
11. Verfahren nach mindestens einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die thermische Schlußbehandlungsstufe bei einer Tempera­ tur von etwa 650 bis 750°C durchgeführt wird.
12. Verfahren nach mindestens einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß der Oxidfilm eine Dicke von 10 bis 20 nm (100-200 Å) hat.
DE19651778A 1995-12-16 1996-12-12 Verfahren zur Planierung der Oberfläche eines Wafers Withdrawn DE19651778A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050997A KR100214073B1 (ko) 1995-12-16 1995-12-16 비피에스지막 형성방법

Publications (1)

Publication Number Publication Date
DE19651778A1 true DE19651778A1 (de) 1997-06-19

Family

ID=19440781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651778A Withdrawn DE19651778A1 (de) 1995-12-16 1996-12-12 Verfahren zur Planierung der Oberfläche eines Wafers

Country Status (6)

Country Link
JP (1) JP2859864B2 (de)
KR (1) KR100214073B1 (de)
CN (1) CN1159489A (de)
DE (1) DE19651778A1 (de)
GB (1) GB2308229A (de)
TW (1) TW308714B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939433A2 (de) * 1998-02-12 1999-09-01 Canon Sales Co., Inc. Verfahren zur Reformierung der Oberfläche von einer Grundierschicht und Herstellungsverfahren von einer Halbleitervorrichtung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6521514B1 (en) 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
KR20120098095A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체장치 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939433A2 (de) * 1998-02-12 1999-09-01 Canon Sales Co., Inc. Verfahren zur Reformierung der Oberfläche von einer Grundierschicht und Herstellungsverfahren von einer Halbleitervorrichtung
EP0939433A3 (de) * 1998-02-12 2000-08-30 Canon Sales Co., Inc. Verfahren zur Reformierung der Oberfläche von einer Grundierschicht und Herstellungsverfahren von einer Halbleitervorrichtung
US6225236B1 (en) 1998-02-12 2001-05-01 Canon Sales Co., Inc. Method for reforming undercoating surface and method for production of semiconductor device

Also Published As

Publication number Publication date
TW308714B (de) 1997-06-21
KR970052884A (ko) 1997-07-29
JP2859864B2 (ja) 1999-02-24
GB2308229A (en) 1997-06-18
GB9625363D0 (en) 1997-01-22
KR100214073B1 (ko) 1999-08-02
CN1159489A (zh) 1997-09-17
JPH09181071A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE19844102C2 (de) Herstellverfahren für eine Halbleiterstruktur
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE2856147C2 (de) Verfahren zum Herstellen einer Elektrode
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112012002092T5 (de) Verfahren zur Herstellung von Wafern für Solarzellen, Verfahren zur Herstellung von Solarzellen und Verfahren zur Herstellung von Solarzellenmodulen
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE19651778A1 (de) Verfahren zur Planierung der Oberfläche eines Wafers
DE2013576B2 (de) Verfahren zum Aufbringen von dotierten und undotierten Kieselsaure filmen auf Halbleiteroberflachen
WO1999049521A1 (de) Verfahren zur einseitigen dotierung eines halbleiterkörpers
DE19960823A1 (de) Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE3588127T2 (de) Halbleiteranordnung mit einer dielektrischen Schicht
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE1294138B (de) Verfahren zur Verbesserung einer Siliziumdioxiddeckschicht auf Halbleitergrundkoerpern
DE2148120C3 (de) Verfahren zum Niederschlagen von Glasfilmen
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE19649701B4 (de) Verfahren zum Entfernen von Kristallfehlern aufgrund von Ionenimplantation unter Verwendung einer Oxidschicht mittlerer Temperatur
DE2658304A1 (de) Halbleitervorrichtung
DE2754833A1 (de) Phosphordiffusionsverfahren fuer halbleiteranwendungen
EP0706207B1 (de) Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit von Silizium
DE4108394A1 (de) Verfahren zum herstellen eines siliziumsubstrats fuer eine halbleitereinrichtung
DE2048201B2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8130 Withdrawal
8165 Unexamined publication of following application revoked