CN1159489A - 晶片表面平面化的方法 - Google Patents
晶片表面平面化的方法 Download PDFInfo
- Publication number
- CN1159489A CN1159489A CN96121564A CN96121564A CN1159489A CN 1159489 A CN1159489 A CN 1159489A CN 96121564 A CN96121564 A CN 96121564A CN 96121564 A CN96121564 A CN 96121564A CN 1159489 A CN1159489 A CN 1159489A
- Authority
- CN
- China
- Prior art keywords
- boron
- wafer
- temperature
- phosphosilicate glass
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052796 boron Inorganic materials 0.000 claims abstract description 27
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 239000005360 phosphosilicate glass Substances 0.000 claims description 12
- 238000007669 thermal treatment Methods 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000004062 sedimentation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种用于晶片表面平面化的方法，包括以下步骤：在晶片的表面上形成具有高浓度硼和磷的BPSG膜；在一个保持低温和低压的反应炉中对形成有BPSG膜的晶片进行热处理，以降低在BPSG表面的硼和磷的浓度；通过在较高温度的热处理，使BPSG膜平面化；通过向上述反应炉中供入预定的气体，在BPSG膜上生成薄的氧化物保护膜；以及在较低温度对BPSG膜热处理，因而防止在膜的表面上形成晶体沉积，提高半导体器件的性能和产量。
Description
本发明总地说来涉及一种用来使晶片表面平面化的方法，更具体地说，涉及一种在晶片表面形成硼磷硅酸盐玻璃(以下称为BPSG)膜从而可以防止晶体缺陷的方法。
随着半导体器件更高度地集成化，要形成多层的导体膜以保证更宽的有源区，这就导致台阶的增多。因此，就需要通用的晶片表面的平面化以进行后续的工作。典型地，以BPSG膜来实现这种类型的平面化工艺。
为了更好地理解本发明的背景技术，下面将对形成BPSG膜的传统方法予以描述。
首先，BPSG膜是在保持高浓度的硼和磷的同时采用等离子增强化学气相沉积(以下将称为PECVD)法或者常压化学气相沉积(以下将称为APCVD)法沉积在晶片上的。
然后，将沉积有BPSG膜的晶片放入加热到约800℃的扩散炉内。在扩散炉的温度升高到约850至900℃之后，在N2气气氛下进行流动热处理以使BPSG膜平面化。
在完成表面平面化之后，将扩散炉冷却到约650至800℃，将晶片从炉中取出。
然而，在以上述传统方式进行使BPSG膜平面化的这种流动热处理时，硼和磷这些为了改进流动性而过掺杂的杂质具有扩散到BPSG膜的表面之外的很强的趋势，从而，在流动热处理期间，在BPSG膜的表面上的杂质的浓度增加到大于饱和浓度。如果处于这一状态的晶片从高温炉中取出而放入室温，由于温度的陡降和大气中的水分的作用过饱和的杂质沉积成晶体形式。这些沉积在表面的晶体缺陷会产生严重的问题：恶化导体之间的绝缘特性。
因此，本发明的一个目的是解决上述现有技术中存在的问题，并提供一种使BPSG膜平面化的方法，有助于制作半导体器件。
本发明的另一个目的是提供一种使BPSG膜平面化的方法，该方法在用于高杂质浓度的BPSG膜的平面化的流动热处理期间可避免在BPSG膜的表面形成晶体沉积。
本申请的发明人经过深入细致的研究，采取下述晶片表面平面化的方法实现了上述的目的，该方法包括以下步骤：在晶片的表面上形成具有高浓度硼和磷的硼磷硅酸玻璃；在保持一低温和一低压的反应炉中对形成有硼磷硅酸玻璃的晶片进行热处理，以降低硼磷硅酸玻璃膜表面的硼和磷的浓度；通过在一较高温度下的热处理，使硼磷硅酸玻璃膜平面化；通过将预定的气体供入反应炉，在硼磷硅酸玻璃膜上生成一薄的氧化物保护膜；以及在一较低温度下对硼磷硅酸玻璃膜进行热处理。
根据本发明，当对用于晶片平面化的BPSG膜进行流动化处理时，通过采用低压化学气相沉积(以下将称为LPCVD)设备的三步热处理，可以避免晶体缺陷。
具体地说，首先以PECVD法或APCVD法在晶片表面沉积BPSG膜，同时保持硼和磷足够高的浓度，以提高平面化性能。典型地，硼的重量百分比浓度为4.5至5.5％，磷的重量百分比浓度为4.2至5.0％。
因为过掺杂以提高平面化特性的杂质，例如硼和磷，具有扩散到BPSG膜的表面之外的很强的趋势，所以在BPSG膜的表面，杂质的浓度很容易增加到高于饱和浓度。正如前文所述，当将晶片从高温扩散炉取出到室温时，由温度的陡降和空气中的水分的作用，过饱和杂质将沉积到BPSG膜表面的晶体上。为了防止晶体的沉积，根据本发明的第一热处理步骤，覆有BPSG膜的晶片首先放入一个保持在650-750℃的LPCVD设备中，并在同样的温度及10至100mTorr(毫乇)的压力下热处理40-100分钟。
这时，BPSG膜表面的硼和磷向外扩散出去，从而在BPSG膜表面上的杂质的浓度减少。结果，在进行用于平面化的流动处理时防止在BPSG膜的表面上杂质的浓度增加到大于饱和浓度。从BPSG膜的表面扩散出的硼和磷直接泵出炉外。
根据本发明的第二热处理步骤，炉温加热到850-900℃，然后，所获得的晶片在N2气氛下热处理约15至45分钟，使BPSG膜经历用于平面化的流动热处理。
最后，根据本发明的第三热处理步骤，表面平面化一完成，就供入N2O气和SiH2C12气，以生成厚度为100至200的氧化物保护膜。然后，在取出晶片之前，将炉温冷却到650-750℃。
如上所述，根据本发明，可以在下述三个方面避免BPSG膜的晶体缺陷。
首先，通过减小BPSG膜表面内硼和磷的浓度，可以减小BPSG膜表面上的晶体沉积，这是通过在保持低压的同时，在LPCVD设备中以约650-750℃的低温在一较长时间内对晶片进行热处理而实现的。
第二，通过刚好在平面化之后在BPSG膜的表面上生成氧化物保护膜，可以消除在BPSG膜表面上晶体沉积的可能性。为了平面化，低温热处理一完成，就将炉温升高到约850-900℃的温度，在此温度可以实现BPSG膜的流动热处理。为了生成氧化物膜采用了N2O气和SiH2C12气。
最后，在将晶片取出到室温之前，将炉温冷却至一较低温度，从而可以避免由于温度陡降和空气中的湿份造成的晶体沉积。
如上所述，根据本发明，通过避免在BPSG膜上形成晶体沉积，可以提高半导体器件的性能和产量，所述晶体沉积有碍于在后续工艺中器件图形的形成，并造成导体与导体间绝缘性的劣化。
已经以说明性的方式描述了本发明，但应当理解，所采用的术语的宗旨实际上用来描述而不是限定。
通过以上的教导可以作出本发明的多种修正和改型。可以理解，在后附权利要求的范围内，本发明在实践中可能不仅限于上面的文字描述。
Claims (12)
1、一种用于晶片表面平面化的方法，包括以下步骤：
在晶片的表面上形成具有高浓度硼和磷的硼磷硅酸玻璃膜；
在一个保持一低温和一低压的反应炉中对形成有硼磷硅酸玻璃膜的晶片进行热处理，以降低在硼磷硅酸玻璃表面的硼和磷的浓度；
通过在一较高温度下的热处理，使硼磷硅酸玻璃膜平面化；
通过向上述反应炉中供入预定的气体，在硼磷硅酸玻璃膜上生成一薄的氧化物保护膜；以及
在一较低温度下对硼磷硅酸玻璃膜进行热处理。
2、根据权利要求1所述的方法，其中，硼和磷的重量百分比浓度范围分别是4.5至5.5％和4.2至5.0％。
3、根据权利要求1所述的方法，其中，所述反应炉为低压化学气相沉积的反应炉。
4、根据权利要求1所述的方法，其中，所述平面化步骤之前的所述处理步骤是在大约650-750℃的温度下进行的。
5、根据权利要求4所述的方法，其中，所述的热处理步骤是在大约10至100mTorr范围的压力下进行的。
6、根据权利要求5所述的方法，其中，所述的热处理步骤进行40至100分钟。
7、根据权利要求1所述的方法，其中，所述的平面化步骤是在约850至950℃的温度下进行的。
8、根据权利要求7所述的方法，其中，所述的平面化步骤是在N2气气氛下进行的。
9、根据权利要求8所述的方法，其中，所述的平面化步骤进行15至45分钟。
10、根据权利要求1所述的方法，其中，所述生成氧化物膜的步骤是在包含N2O和SiH2Cl2气的气氛下进行的。
11、根据权利要求1所述的方法，其中，所述的最后热处理步骤是在约650-750℃的温度下进行的。
12、根据权利要求1所述的方法，其中，所述氧化物膜厚度为100-200。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR50997/95 | 1995-12-16 | ||
| KR1019950050997A KR100214073B1 (ko) | 1995-12-16 | 1995-12-16 | 비피에스지막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1159489A true CN1159489A (zh) | 1997-09-17 |
Family
ID=19440781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96121564A Pending CN1159489A (zh) | 1995-12-16 | 1996-12-16 | 晶片表面平面化的方法 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2859864B2 (zh) |
| KR (1) | KR100214073B1 (zh) |
| CN (1) | CN1159489A (zh) |
| DE (1) | DE19651778A1 (zh) |
| GB (1) | GB2308229A (zh) |
| TW (1) | TW308714B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651307A (zh) * | 2011-02-28 | 2012-08-29 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994616B2 (ja) | 1998-02-12 | 1999-12-27 | キヤノン販売株式会社 | 下地表面改質方法及び半導体装置の製造方法 |
| US6051849A (en) * | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6265289B1 (en) | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| US6177688B1 (en) | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| US6255198B1 (en) | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6261929B1 (en) | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538722B2 (ja) * | 1991-06-20 | 1996-10-02 | 株式会社半導体プロセス研究所 | 半導体装置の製造方法 |
-
1995
- 1995-12-16 KR KR1019950050997A patent/KR100214073B1/ko not_active IP Right Cessation
-
1996
- 1996-11-16 TW TW085114063A patent/TW308714B/zh active
- 1996-12-05 GB GB9625363A patent/GB2308229A/en not_active Withdrawn
- 1996-12-12 DE DE19651778A patent/DE19651778A1/de not_active Withdrawn
- 1996-12-16 CN CN96121564A patent/CN1159489A/zh active Pending
- 1996-12-16 JP JP8336172A patent/JP2859864B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651307A (zh) * | 2011-02-28 | 2012-08-29 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN102651307B (zh) * | 2011-02-28 | 2016-06-29 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19651778A1 (de) | 1997-06-19 |
| JP2859864B2 (ja) | 1999-02-24 |
| GB2308229A (en) | 1997-06-18 |
| GB9625363D0 (en) | 1997-01-22 |
| TW308714B (zh) | 1997-06-21 |
| JPH09181071A (ja) | 1997-07-11 |
| KR100214073B1 (ko) | 1999-08-02 |
| KR970052884A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0572704B1 (en) | Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD | |
| US5089441A (en) | Low-temperature in-situ dry cleaning process for semiconductor wafers | |
| KR100442167B1 (ko) | 자연산화막 제거방법 | |
| JP2533440B2 (ja) | 半導体装置の層間絶縁膜形成方法 | |
| CN1159489A (zh) | 晶片表面平面化的方法 | |
| KR20090088860A (ko) | 표면 패시베이션이 향상된 결정성 실리콘 태양 전지의 제조 방법 | |
| US5629246A (en) | Method for forming fluorine-doped glass having low concentrations of free fluorine | |
| JPS63502470A (ja) | 誘電体薄層を有する装置の製造方法 | |
| CN1282255C (zh) | 半导体器件及其制造方法 | |
| KR20150095563A (ko) | 게이트 절연층의 제조방법 | |
| KR100203134B1 (ko) | 반도체 소자의 층간절연막 평탄화방법 | |
| KR100325704B1 (ko) | 반도체 소자의 제조 방법 | |
| CN1752282A (zh) | 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法 | |
| KR100321702B1 (ko) | 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법 | |
| JP3607040B2 (ja) | 半導体装置の製造方法 | |
| KR100451507B1 (ko) | 반도체 소자의 제조방법 | |
| Yin et al. | A Comprehensive Study of Plasma Enhanced Crystallization of a-Si: H Films on Glass | |
| JPS6085531A (ja) | 薄膜の形成方法 | |
| JPH08203890A (ja) | 半導体装置の層間絶縁膜形成方法 | |
| JPH0316129A (ja) | 窒化シリコン膜の生成方法 | |
| CN117374154A (zh) | 一种改善TOPCon电池钝化效果的方法及TOPCon电池 | |
| CN118248778A (zh) | 多晶硅薄膜的制备方法、太阳能电池及其制备方法 | |
| JPH01196130A (ja) | シリコン酸化膜の成長方法 | |
| JP2000100806A (ja) | 半導体素子の製造方法 | |
| CN117476543A (zh) | 碳化硅半导体结构及其制备方法、碳化硅半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |