CN1282255C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1282255C
CN1282255C CN03148938.9A CN03148938A CN1282255C CN 1282255 C CN1282255 C CN 1282255C CN 03148938 A CN03148938 A CN 03148938A CN 1282255 C CN1282255 C CN 1282255C
Authority
CN
China
Prior art keywords
film
zirconium
semiconductor device
high dielectric
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03148938.9A
Other languages
English (en)
Other versions
CN1469490A (zh
Inventor
山本和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1469490A publication Critical patent/CN1469490A/zh
Application granted granted Critical
Publication of CN1282255C publication Critical patent/CN1282255C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，其目的在于：在硅衬底上形成高介电栅极绝缘膜的时候，既能抑制该栅极绝缘膜中缺氧，又能防止硅衬底氧化。在硅衬底(101)上沉积锆金属膜(105)以后，再在锆金属膜(105)上沉积氧化铪膜(106)，最后在氧化铪膜(106)上形成将成为栅电极的氮化钛膜(109)。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件的制造方法，特别涉及具有高介电栅极绝缘膜的MISFET或者MIS电容器的制造方法。
技术背景
在现有的形成由氧化硅制成的栅极绝缘膜的时候，可通过让成为衬底的硅晶片直接氧化，获得氧化硅膜。与此相对，在形成高介电栅极绝缘膜的时候，因为衬底中不含构成高介电质膜的金属材料，故为得到高介电膜，而不能采用让硅衬底氧化这样单纯的方法。因此，使用的是利用CVD(chemical vapor deposition)法、溅射法、分子线外延生长法或者脉冲激光沉积法(PLD：pulse laser deposition)等在衬底上沉积高介电膜的方法。若利用上述沉积方法中的溅射法，就能得到电特性极优的高介电膜。具体而言，因为在溅射法中使用单体的金属靶作原料，所以和使用CVD法的时候相比，这时既能抑制有机物、水等杂质混到沉积膜中，又能使沉积膜致密化(参考例如Byoung HunLee等，Ultrathin Hafnium Oxide with Low leakage and ExcellentReliability for Alternative Gate Dielectric Application，IEDM1999，P133～136)。
然而，在利用溅射法沉积高介电膜(具体而言，为高介电金属氧化膜)的时候，要么在含有氩及氢的气体环境中使用金属靶进行溅射，要么在氩气环境中使用金属氧化物靶进行溅射。换句话说，不管进行哪种溅射，在金属氧化膜的沉积过程中，不仅会出现已激活的氧化种(species)，硅衬底(沉积金属氧化膜时的底层)还会被上述氧化种氧化。因为硅沉积一被氧化，就会在介电常数较高的金属氧化膜的底层形成介电常数较低的氧化硅膜，故电容器结构下的电容值就会减小。因此，有必要在利用溅射法沉积高介电金属氧化膜的时候，抑制由于活性氧等引起的衬底的氧化。
于是，为抑制硅衬底氧化，有人提出了以下方法，即在沉积高介电金属氧化膜(具体而言为氧化铪膜)之前，沉积由种类和该金属氧化膜中所含的金属一样的金属制成的金属膜(具体而言为铪金属膜)(参考例如Byoung Hun lee等，Ultrathin Hafnium Oxide with Low Leakageand Excellent Reliability for Alternative Gate Dielectric Application，IEDM1999，P133～136)。还有人提出了这样的一种方法，即在沉积高介电金属氧化膜之前，沉积氧组成比较低的金属氧化膜(参考例如Shui-Hsiang Su等，A Two-Step Deposition Technology for High DielectricConstant HfO2 Thin Films，Electrochemical and Solid-State Letters4(9)F18-F19(2001))。这些方法是这样的，通过在高介电金属氧化膜和硅衬底之间沉积金属层或者低氧浓度的金属氧化物层，而让上述金属层等吸收要从高介电金属氧化膜一侧扩散到硅衬底一侧的氧，由此来抑制硅衬底氧化。
在沉积高介电膜的过程中，上述金属膜等作氧吸收层是非常好的。但是，若在高介电膜沉积结束的那一时刻，上述金属膜等没有充分地被氧化，由于该金属膜等氧化而形成的金属氧化膜中就会缺氧。若金属氧化膜中缺氧，就会形成金属的悬空链，而出现电容器结构中的漏电流增加，难以调整平带电压或者阈值电压等问题。因此，在用金属膜等作氧吸收层的情况下，必须将该金属膜等的厚度，设在既能抑制硅衬底氧化又能保证在高介电膜的沉积结束的那一时刻不残留下金属的未氧化部分这样的一个厚度上。换句话说，对作为氧吸收层的金属膜等的厚度的设定条件要求得是非常严的。
需提一下，在形成高介电栅极绝缘膜的时候，使用溅射法以外的其他方法，也会出现栅极绝缘膜的电容值由于硅衬底的氧化而减小的问题。在利用例如CVD法沉积高介电金属氧化膜的时候，一方面，有必要抑制硅衬底的氧化，另一方面，因一般是在氧化环境中利用CVD法沉积金属氧化膜，故硅衬底的氧化是难以避免的。但是，和利用溅射法时相比，利用CVD法沉积金属氧化膜时，所产生的活性氧等的量减少，硅衬底的氧化量也多少减少了一些，但电容值的减少确仍是不可避免的。
如上所述，在象溅射法及其他方法那样，边将硅衬底暴露在氧环境中边沉积高介电膜的方法下，很难防止硅衬底氧化，这是沉积金属氧化膜时的本质问题。
发明内容
本发明正是为解决上述问题而开发研究出来的，其目的在于：在硅衬底上形成高介电栅极绝缘膜的时候，既能抑制该栅极绝缘膜中缺氧，又能防止硅衬底氧化。
为达成上述目的，本发明所涉及的半导体器件，含有：具有由氧化锆膜、和在所述氧化锆膜上接触着所述氧化锆膜形成且由锆以外的金属的氧化物制成的高介电膜构成的叠层结构的栅极绝缘膜，所述高介电膜中含有氮。
这样的本发明的半导体器件的制造方法，包括：包括：在硅区域上沉积锆金属膜的工序A；在所述锆金属膜上，沉积由铪的氧化物制成的高介电膜的工序B，高介电膜中含有氮；以及在所述高介电膜上形成导电膜以后，再将所述导电膜图案化以形成电极的工序C。
这样的本发明的半导体器件的制造方法，包括：在硅区域上沉积锆金属膜的工序A；在所述锆金属膜上，沉积由铪的氧化物制成的高介电膜的工序B；对所述高介电膜进行热处理的工序X；以及在所述高介电膜上形成导电膜以后，再将所述导电膜图案化以形成电极的工序C。
根据本发明，例如在用氧气环境中的溅射法或者CVD法沉积高介电膜的工序或者在形成该高介电膜后的热处理工序中，夹在硅衬底等硅区域和高介电膜之间的锆金属膜起吸氧层之作用。换句话说，要从高介电膜一侧透到硅衬底一侧的氧被锆金属膜吸收，由此而形成氧化锆膜。硅衬底中的硅和锆金属膜中的锆相互扩散并同时被氧化，由此而在硅衬底和锆金属膜的界面形成硅酸锆层。因此，在高介电膜的沉积工序等中所产生的氧化种消耗在锆金属膜的氧化上，即消耗在氧化锆膜或者硅酸锆层的形成上。故硅衬底本身难以被氧化。结果是，至少可以抑制具有氧化锆膜和由锆以外的金属的氧化物制成的高介电膜的叠层结构的栅极绝缘膜中的电容值减小。
还有，根据本发明，因金属锆的吸氧性比构成高介电膜的其他金属例如金属铪的吸氧性高，所以与在沉积高介电膜之前沉积氧化铪膜等来代替沉积锆金属膜那样的情况相比，能更进一步地抑制硅衬底的氧化。结果是，因栅极绝缘膜的电容值增大了，故可使栅极绝缘膜的氧化硅换算膜厚薄一些。
还有，根据本发明，因为锆原子的原子半径比构成高介电膜的其他金属原子(例如铪原子)的原子半径小，故锆原子很容易扩散到高介电膜(例如氧化铪膜)中。此时，扩散到氧化铪膜等高介电膜中的锆原子补偿该高介电膜中的缺陷。结果是，能够使该高介电绝缘膜中的漏电流密度减小。
如上所述，根据本发明，在利用例如溅射法或者CVD法等形成高介电栅极绝缘膜时，既能抑制该栅极绝缘膜中缺氧，又能防止硅衬底氧化。结果是，能够实现氧化硅膜换算厚度既薄、漏电流也小的高介电栅极绝缘膜。
根据本发明，在硅衬底等硅区域上形成高介电膜(例如氧化铪膜)之前，先沉积好吸氧性较高的锆金属膜。因此，即使由于沉积氧化铪膜或者热处理而引入了氧化种，也仅有锆金属膜被氧化，硅衬底则不会被氧化。这样就能防止高介栅极绝缘膜的介电常数下降，也就能得到具有较薄的氧化硅换算膜厚的栅极绝缘膜。再就是，因原子半径较小的金属锆在氧化铪膜等高介电膜中扩散，该高介电膜中的悬空链被终端，也就能使高介电栅极绝缘膜的漏电流减少。
附图的简单说明
图1(a)～图1(d)为表示本发明的一个实施例所涉及的半导体器件的制造方法中的各个工序的剖面团。
图2(a)～图2(c)为表示本发明的一个实施例所涉及的半导体器件的制造方法中的各个工序的剖面图。
图3(a)及图3(b)为表示本发明的一个实施例所涉及的半导体器件的制造方法中的各个工序的剖面图。
图4(a)及图4(b)为表示本发明的一个实施例所涉及的半导体器件的制造方法中的各个工序的剖面图。
(符号之说明)
101硅衬底；                107氧化锆膜；
102元件隔离绝缘膜；        108硅酸锆膜；
103自然氧化膜；            109氮化钛膜；
104氮化硅膜；              109A栅极电极；
105锆金属膜；        15    110侧壁。
106氧化铪膜；
具体实施方式
下面，参考附图，说明本发明的一个实施例所涉及的半导体器件及其制造方法。
图1(a)～图1(d)、图2(a)～图2(c)及图3(a)、图3(b)为显示本实施例所涉及的半导体器件的制造方法中的每一个工序的剖面图。
首先，如图1(a)所示，在硅衬底101上形成例如具有STI(shallowtrench isolation)结构的元件隔离绝缘膜102，由此而将活性区域和非活性区域隔离开来。此时，在形成了元件隔离绝缘膜102之后的活性区域表面上形成了自然氧化膜103。
接着，如图1(b)所示，利用例如稀释氟酸(HF∶H2O(体积比)＝1∶200)进行蚀刻，而除去自然氧化膜103，由此而让位于活性区域的硅衬底101的表面露出来。之后，先用纯水清洗硅衬底101，再用例如氮气吹风等进行干燥，而得到由氢作终端的清洁的硅表面。需提一下，作为硅衬底101的干燥方法，可采用先用异丙基乙醇代替纯水后再在低压环境中使硅衬底101干燥这一方法来代替氮气吹风。
接着，如图1(c)所示，通过进行例如在氨环境中或者氨等离子体环境中的急速热处理，而将硅衬底101氮化形成氮化硅膜104。该氮化硅膜104的作用为：抑制在硅衬底101和在其后的工序中沉积在硅衬底101上的膜之间起反应。由此而抑制在硅衬底101的表面上形成硅氧化膜。
需提一下，在本实施例中，将氮化硅膜104的厚度设定在1nm以下。具体而言，通过急速热处理形成氮化硅膜104的条件是：温度60℃左右、热处理时间30秒左右、压力1×105Pa以下。还有，在本实施例中，形成氮化硅膜104时进行了急速热处理，不仅如此，还可进行使用了炉子的热处理或者等离子体氮化处理。再就是，在本实施例中形成了氮化硅膜104，不仅如此，还可形成氧化氮化硅膜。
接着，如图1(d)所示，在已形成了氮化硅膜104的硅衬底101上，用例如溅射法等形成锆金属膜105。需提一下，在本实施例中，将锆金属膜105的厚度设在3nm以下(最好是在0.5nm以上1.5nm以下)。具体而言，利用溅射法形成锆金属膜105的条件为：使用方式为DC溅射法、溅射靶为金属锆、容器压力为0.4kPa左右、溅射功率为100W左右、氩气流量在20ml/min左右。再就是，在本实施例中使用的是DC溅射法，不仅如此，还可用磁控管(magnetron)溅射法等其他方式来代替它。
接着，如图2(a)所示，利用例如溅射法等在锆金属膜105上形成氧化铪膜106。需提一下，在本实施例中，将氧化铪膜106的厚度设在10nm以下(最好是1.0nm以上5.0nm以下)。具体而言，利用溅射法形成氧化铪膜106的条件为：使用方式为DC反应性溅射法、溅射靶为金属铪、容器压力在0.4kPa左右、溅射功率在200W左右、氩气流量在10ml/min左右、氧气流量在10ml/min左右。还可用氧化铪作溅射靶在氩气环境中进行溅射，由此沉积氧化铪膜106。还可用磁控管溅射法等其他方式来代替DC溅射法。
然而，沉积氧化铪膜106时所导入的氧气扩散到氧化铪膜106中并到达了锆金属膜105。此时，如图2(a)所示，锆金属膜105的一部分(上部)被氧化而形成氧化锆膜107。再就是，氮化硅膜104中所含的硅和锆金属膜105中所含的锆相互扩散并同时被氧化，由此而形成硅酸锆膜108。
接着，如图2(b)所示，在例如氮气环境中，对氧化铪膜106、氧化锆膜107及硅酸锆膜108进行热处理，通过加热除去每一层膜中的杂质(碳或者氢等)，同时使每一层膜致密化。该致密化热处理的条件是，热处理温度400℃以上、热处理时间30秒以上。之所以这时的热处理温度在400℃以上，是因为上述杂质的脱离温度在400℃以上之故。
需提一下，在进行致密化热处理的时候，氧化铪膜106等中所含的氧朝着硅衬底101扩散，但在本实施例中，因在氧化铪膜106的下侧存在着锆金属膜105，所以氧不会扩散到硅衬底101。然而，因为在沉积氧化铪膜106时及进行致密化热处理时，氧都扩散到锆金属膜105中，故如图2(b)所示，在该致密化热处理结束的那一个时刻，锆金属膜105完全被氧化，整体成为氧化锆膜107。于是，本实施例的半导体器件中的高介电栅极绝缘膜，就具有由沉积的氧化铪膜106、氧化形成的氧化锆膜107及扩散形成的硅酸锆膜108组成的叠层结构。
其次，如图2(c)所示，利用例如CVD法，在氧化铪膜106上沉积成为栅极的氮化钛膜109。需提一下，在本实施例中，将氮化钛膜109的厚度设定在30nm以上100nm以下。具体而言，氮化钛膜109的沉积条件为：沉积温度650℃左右、压力30Pa左右、原料气体为四氯化钛及氨等、四氯化钛的流量在20ml/min左右、氨的流量在400ml/min左右、为四氯化钛的载体气体(carrier gas)的氮气的流量在50ml/min左右。
接着，如图3(a)所示，利用众人已知的光刻技术及干蚀刻技术将氮化钛膜109图案化而形成栅极电极109A。于是就形成了栅极电容器结构。换句话说，在本实施例的半导体器件中，在形成了氮化硅膜104的硅衬底101上形成了栅极电极109A，其间夹着拥有硅酸锆膜108、氧化锆膜107及氧化铪膜106之叠层结构的高介电栅极绝缘膜。
最后，如图3(b)所示，照着通常的MIS型晶体管的制造工序制成具有高介电栅极绝缘膜的MIS型晶体管。具体而言，在硅衬底101上形成低浓度杂质扩散层(省略图示)以后，在栅极电极109A的侧面形成绝缘性侧壁110，之后，再在硅衬底101上形成将成为源极区域及漏极区域的高浓度杂质扩散层(图示省略)，这样来制成上述晶体管。
根据本实施例，在硅衬底101上沉积将成为高介电栅极绝缘膜的氧化铪膜106之前，事先沉积好锆金属膜105。因此，在沉积氧化铪膜106时或者在沉积好氧化铪膜106后进行热处理时有氧化种的情况下，在氧化铪膜106等中扩散的氧到达硅衬底101之前，该氧被锆金属膜105的氧化消耗掉了。于是，因为硅衬底101不会被氧化，故可防止电容器构造中的电容值减小。
还有，根据本实施例，因金属锆的吸氧性比金属铪的吸氧性高，所以与在沉积氧化铪膜106之前沉积氧化铪膜来代替沉积锆金属膜105那样的情况相比，能更进一步地抑制硅衬底101的氧化。结果是，可使电容值减小的幅度更小。
还有，根据本实施例，由于金属锆的高吸氧性，而很容易让氧化锆膜107(或者硅酸锆膜108)中的金属悬空链以氧终结。于是，因能够抑制在该膜中出现电荷陷阱(trap)，故可减小高介电栅极绝缘膜中的漏电流。
还有，根据本实施例，因为金属锆的原子半径比金属铪的原子半径小，故锆原子很容易扩散到氧化铪膜106中。此时，扩散到氧化铪膜106中的锆原子补偿氧化铪膜106中的缺陷。具体而言，由于氧化铪膜106中的悬空链由锆原子终结而使电荷陷阱得以修复。结果是，可使高介电栅极绝缘膜中的漏电流减小。
还有，根据本实施例，因为氧化铪膜106和氧化锆膜107具有含有同族元素的相同的结晶结构，故即使将氧化铪膜106和氧化锆膜107叠起来，膜的质量也不会下降。
从上述理由来看，根据本实施例，在利用例如溅射法或者CVD法等形成高介电栅极绝缘膜时，既能抑制该栅极绝缘膜中缺氧，又能防止硅衬底101氧化。结果是，实现了氧化硅膜换算厚度薄、漏电流也小的高介电栅极绝缘膜。
需提一下，在本实施例中，沉积锆金属膜105时使用的是溅射法，不仅如此，还可用CVD法来代替它。在利用CVD法进行沉积的情况下，可使用例如含四个二乙基氨锆(tetrakis(diethylamino)zirconium)但不含氧的原料气体，在容器压力在30Pa左右、沉积温度在400℃左右的条件下，通过热CVD等法沉积锆金属膜105。
还有，在本实施例中，可形成氮化锆膜(或者是含氮的锆金属膜)代替锆金属膜105。在利用溅射法沉积氮化锆膜的情况下，例如可在氩和氮的混合气体环境中进行反应性溅射而沉积好氮化锆膜。还有，在利用CVD法沉积氮化锆膜的情况下，例如可利用含四个二乙基氨锆(tetrakis(diethylamino)zirconium)但不含氧的原料气体形成氮化锆膜。还可在沉积完锆金属膜以后，再在氮气环境中或者氨气环境中对锆金属膜进行热处理，而沉积出氮化锆膜。但无论是形成锆金属膜105的时候，还是形成氮化锆膜的时候，在本发明中最重要的是，锆金属膜105及氮化锆膜为实质上不含氧的膜。
还有，在本实施例中，沉积氧化铪膜106时使用的是溅射法，不仅如此，还可用CVD法来代替它。在用CVD法沉积氧化铪膜106的时候，可使用含铪的金属有机原料(例如，tetrakis(tertiary-butyl)hafnium、tetrakis-1，1，dimethyl-2propoxyhafnium、tetrakis(diethylamino)hafnium、tetrakis(dimethylamino)hafnium或者是它们的混合物)、含铪的卤化物原料等。具体而言，可使用这些含铪的原料气体，在容器压力在30Pa左右、沉积温度在400℃左右的条件下，通过热CVD法沉积出氧化铪膜106。
还有，在本实施例中，可形成其他的高介电膜来代替氧化铪膜106，这些高介电膜例如为硅酸铪膜、铝酸铪膜。而且，氧化铪膜106或者是为其代替物的高介电膜中可含有氮。
还有，在本实施例中，可用同一个容器连续形成锆金属膜105及氧化铪膜106。或者是，在一个容器中，先形成锆金属膜105，再将这个容器在空气中打开将晶片(硅衬底101)搬送到其他容器中，在那一其他容器中形成氧化铪膜106。此时，在真空状态下将晶片从一个容器中搬送到另一个容器中也是可以的。
还有，在本实施例中，对氧化铪膜106等进行的致密化热处理(参考图2(b))为急速热处理，不仅如此，还可进行使用了炉子的热处理来代替急速热处理。而且，也可进行远等离子体氧化处理这样的致密化热处理，或者是在含有用紫外线照射氧气等而得到的活性氧等的环境中进行致密化热处理。
还有，在本实施例中，对氧化铪膜106等的致密化热处理是在氮气环境中进行的，不仅如此，既可在例如至少含有氮、氧、氧化氮、氩及氮中之一的环境中进行致密化热处理，又可在由例如至少含有氧、臭氧及氧化氮中之一的气体形成的等离子体环境中进行致密化热处理，还可在至少含受紫外线照射的氧、臭氧及氧化氮中之一的环境中进行致密化热处理。
还有，在本实施例中，沉积完氧化铪膜106以后才进行致密化热处理(参考图2(b))，不仅如此，还可在沉积完氮化钛膜109之后进行致密化热处理来代替它。在这种情况下，可用同一个容器连续形成氧化铪膜106及氮化钛膜109。也可在一个容器中，先形成氧化铪膜106，之后再将这个容器打开将晶片(硅衬底101)搬送到其他容器中，在那一其他容器中形成氮化钛膜109。此时，在真空状态下将晶片从一个容器中搬送到另一个容器中也是可以的。
还有，在本实施例中，沉积氮化钛膜109时使用的是CVD法，不仅如此，还可用溅射法来代替CVD法。而且，还可沉积由其他材料制成的导电性膜来代替沉积氮化钛膜109。
还有，在本实施例中，在图案化而形成栅极电极109A图案化之时(参考图3(a))，将氧化铪膜106及氧化锆膜107都图案化了，之后，再在栅极电极109A的侧面及已经图案化了的氧化铪膜106及氧化锆膜107各自的侧面形成了侧壁110(参考图3(b))。但可代替此，如图4(a)所示，在图案化而形成栅极电极109A之时，先将氧化铪膜106、氧化锆膜107、硅酸锆膜108及氮化硅膜104图案化，之后，再如图4(b)所示，在栅极电极109A的侧面、已经图案化了的氧化铪膜106、氧化锆膜107、硅酸锆膜108及氮化硅膜104各自的侧面上形成侧壁110。

Claims (18)

1、一种半导体器件，其中：
含有：具有由氧化锆膜、和在所述氧化锆膜上接触着所述氧化锆膜形成且由锆以外的金属的氧化物制成的高介电膜构成的叠层结构的栅极绝缘膜，所述高介电膜中含有氮。
2、根据权利要求1所述的半导体器件，其中：
所述高介电膜，为氧化铪膜、硅酸铪膜或者铝酸铪膜。
3、根据权利要求1所述的半导体器件，其中：
所述栅极绝缘膜，拥有形成在所述氧化锆膜之下的硅酸锆膜。
4、根据权利要求3所述的半导体器件，其中：
所述栅极绝缘膜，拥有形成在所述硅酸锆膜下侧的氮化硅膜。
5、一种半导体器件的制造方法，其中：
包括：在硅区域上沉积锆金属膜的工序A；在所述锆金属膜上，沉积由铪的氧化物制成的高介电膜的工序B，高介电膜中含有氮；以及在所述高介电膜上形成导电膜以后，再将所述导电膜图案化以形成电极的工序C。
6、一种半导体器件的制造方法，其中：
包括：在硅区域上沉积锆金属膜的工序A；在所述锆金属膜上，沉积由铪的氧化物制成的高介电膜的工序B；对所述高介电膜进行热处理的工序X；以及在所述高介电膜上形成导电膜以后，再将所述导电膜图案化以形成电极的工序C。
7、根据权利要求6所述的半导体器件的制造方法，其中：
所述工序X，在由至少含有氧、臭氧及氧化氮中之一的气体形成的等离子体环境中进行。
8、根据权利要求6所述的半导体器件的制造方法，其中：
所述工序X，在至少含有受紫外线照射的氧、臭氧及氧化氮中之一的环境中进行。
9、根据权利要求6所述的半导体器件的制造方法，其中：
所述工序X，在至少含有氮、氧、氧化氮、氨及氢中之一的环境中进行。
10、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
所述工序B，包括将所述锆金属膜的一部分氧化来形成氧化锆膜的工序。
11、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
所述工序B，包括在所述硅区域和所述锆金属膜之间形成硅酸锆膜的工序。
12、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
还包括：在所述工序A之前，在所述硅区域上形成氮化硅膜的工序Y。
13、根据权利要求12所述的半导体器件的制造方法，其中：
所述工序Y，包括：在氨气环境中或者氨等离子体环境中对所述硅区域进行热处理的工序。
14、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
所述锆金属膜中含有氮。
15、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
所述锆金属膜的沉积时的厚度大于等于0.5nm且小于等于1.5nm。
16、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
所述高介电膜的沉积时的厚度大于等于1.0nm且小于等于5.0nm。
17、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
在所述工序A中，使用溅射法或者化学气相沉积法。
18、根据权利要求5到9中的任一项权利要求所述的半导体器件的制造方法，其中：
在所述工序B中，使用溅射法或者化学气相沉积法。
CN03148938.9A 2002-07-02 2003-07-01 半导体器件及其制造方法 Expired - Fee Related CN1282255C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002193042 2002-07-02
JP2002193042 2002-07-02

Publications (2)

Publication Number Publication Date
CN1469490A CN1469490A (zh) 2004-01-21
CN1282255C true CN1282255C (zh) 2006-10-25

Family

ID=29996991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03148938.9A Expired - Fee Related CN1282255C (zh) 2002-07-02 2003-07-01 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US7326988B2 (zh)
CN (1) CN1282255C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
KR100728962B1 (ko) 2004-11-08 2007-06-15 주식회사 하이닉스반도체 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
CN100400703C (zh) * 2004-12-23 2008-07-09 中国科学院半导体研究所 一种制备金属铪薄膜材料的方法
DE102005055635B4 (de) * 2005-11-22 2008-03-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbundsystem mit Sauerstoff-Scavenger/Indikator-Funktion und dessen Verwendung
JP4845782B2 (ja) 2007-03-16 2011-12-28 東京エレクトロン株式会社 成膜原料
JP5314964B2 (ja) * 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
CN102064133B (zh) * 2009-11-11 2013-03-27 中国科学院微电子研究所 一种制造半导体器件的方法
KR20140003154A (ko) * 2012-06-29 2014-01-09 에스케이하이닉스 주식회사 반도체 장치 제조 방법
FR2997557B1 (fr) * 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
FR2997420B1 (fr) 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
US9825184B2 (en) * 2015-08-28 2017-11-21 Toshiba Memory Corporation Non-volatile semiconductor memory device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4605947A (en) * 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
JPH11168096A (ja) 1997-12-04 1999-06-22 Sony Corp 高誘電酸化膜の形成方法
US6060755A (en) 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
US6297539B1 (en) * 1999-07-19 2001-10-02 Sharp Laboratories Of America, Inc. Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4345907B2 (ja) 2000-07-26 2009-10-14 キヤノンアネルバ株式会社 半導体センサの製造方法
JP4299959B2 (ja) 2000-08-14 2009-07-22 株式会社東芝 半導体装置の製造方法
US6713846B1 (en) * 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6441417B1 (en) 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US6448192B1 (en) * 2001-04-16 2002-09-10 Motorola, Inc. Method for forming a high dielectric constant material
JP2003037264A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 半導体装置およびその製造方法
US6562491B1 (en) * 2001-10-15 2003-05-13 Advanced Micro Devices, Inc. Preparation of composite high-K dielectrics
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
JP2003188374A (ja) 2001-12-18 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US6642573B1 (en) * 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
US6717226B2 (en) * 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
US6703277B1 (en) * 2002-04-08 2004-03-09 Advanced Micro Devices, Inc. Reducing agent for high-K gate dielectric parasitic interfacial layer
US6709926B2 (en) * 2002-05-31 2004-03-23 International Business Machines Corporation High performance logic and high density embedded dram with borderless contact and antispacer

Also Published As

Publication number Publication date
US7326988B2 (en) 2008-02-05
US20040004242A1 (en) 2004-01-08
CN1469490A (zh) 2004-01-21

Similar Documents

Publication Publication Date Title
CN1282255C (zh) 半导体器件及其制造方法
JP4492783B2 (ja) 半導体装置及びその製造方法
JP5203133B2 (ja) 半導体デバイスの製造方法
US20090011608A1 (en) Manufacturing method of semiconductor device
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
KR20010092714A (ko) 탄탈 산화막의 엠오씨브이디 방법
CN1261986C (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
KR101078498B1 (ko) 절연체 박막의 제조 방법
He et al. The structural and interfacial properties of HfO2/Si by the plasma oxidation of sputtered metallic Hf thin films
WO2004066376A1 (ja) 誘電体膜の形成方法
KR20020095194A (ko) 유전체막의 형성 방법
CN1610120A (zh) 电容器及其制造方法和包括电容器的存储器件
CN1941293A (zh) 用于半导体器件的使用预处理的材料原子层沉积的方法
JP2004079931A (ja) 半導体装置の製造方法
JP2010016298A (ja) 金属酸化物薄膜の成膜方法
CN115295407B (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
CN100352017C (zh) 半导体装置和半导体装置的制造方法
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
JP3647850B2 (ja) 半導体装置およびその製造方法
JP4032889B2 (ja) 絶縁膜の形成方法
JP2004158481A (ja) 半導体装置の製造方法
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
CN1612306A (zh) 处理包含含氧氮化硅介质层的半导体器件的方法
JPH07161996A (ja) 絶縁ゲート型電界効果半導体装置及びその製造方法
CN1245835A (zh) 具有或者没有铁电覆底层的硅器件中的氢抑制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20130701