KR20020095194A - 유전체막의 형성 방법 - Google Patents

유전체막의 형성 방법 Download PDF

Info

Publication number
KR20020095194A
KR20020095194A KR1020027012657A KR20027012657A KR20020095194A KR 20020095194 A KR20020095194 A KR 20020095194A KR 1020027012657 A KR1020027012657 A KR 1020027012657A KR 20027012657 A KR20027012657 A KR 20027012657A KR 20020095194 A KR20020095194 A KR 20020095194A
Authority
KR
South Korea
Prior art keywords
forming
substrate
gaseous
molecular compound
dielectric film
Prior art date
Application number
KR1020027012657A
Other languages
English (en)
Other versions
KR100752559B1 (ko
Inventor
히데키 기류
신타로 아오야마
츠요시 다카하시
히로시 신리키
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20020095194A publication Critical patent/KR20020095194A/ko
Application granted granted Critical
Publication of KR100752559B1 publication Critical patent/KR100752559B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Si 기판 위에 유전체막을 형성하는 방법은 Si 기판에서 유전체막을 구성하는 금속 원소의 기체 분자 화합물을 흡착시키는 단계와, 가수 분해 프로세스 또는 열분해 프로세스 또는 산화 프로세스에 의해 흡착된 기체 분자 화합물을 열분해시키는 단계를 포함한다.

Description

유전체막의 형성 방법{METHOD OF FORMING A DIELECTRIC FILM}
반도체 장치의 미세화 프로세스의 진보와 더불어 이제 리딩 엣지에서 게이트 길이가 0.1 ㎛ 이하인 초고속 반도체 장치를 사용하는 것이 가능하게 되었다. 반도체 장치의 미세화 정도가 진행함에 따라, 동작 속도가 빨라진다는 것은 잘 알려져 있다. 한편, 반도체 장치의 미세화에 의해 동작 속도를 고속화하기 위해서는 반도체 장치의 게이트 길이의 축소에 비례해서 사용된 게이트 절연막의 두께를 축척 법칙(scaling law)에 따라 감소시킬 필요가 있다.
게이트 길이가 0.1 ㎛ 이하인 초미세화 초고속 반도체 장치의 경우, SiO2가 게이트 절연막의 재료로 사용된다면 게이트 전극의 두께를 1-2 ㎚ 이하로 줄이는 것이 필요하다. 그러나, 극히 얇은 게이트 절연막을 사용하면 얇은 게이트 절연막을 관통하는 터널링 효과로 인해 불가피하게 누설 전류가 증가하는 문제점이 있다.
그러므로, SiO2막의 사용과 관련한 전술한 문제점을 피하기 위해서 일본 특허 공개 공보 평 11-87341호에는 우선 Si 기판의 표면에서 Si를 함유하고 있는 가스 원료를 흡착시킨 다음, 가스 원료가 흡착되는 기판 표면에 질소 라디칼을 함유하는 분위기를 작용시킴으로써 Si 기판의 표면 위에서 SiO2게이트 절연막 대신에 얇은 SiN 게이트 절연막을 형성하는 프로세스가 제안되어 있다. 전술한 종래 기술에 따르면, 게이트 절연막의 물리적 두께를 게이트 절연막에 대해서 비유전율이 SiO2보다 큰 SiN을 이용하여 게이트 절연막의 전기적 또는 등가 두께를 줄여서 증대시키고 있다.
그러나, 이러한 종래 기술의 프로세스는 전술한 터널링 누설 전류의 문제를 제거하는 데는 효과적이지 않다. SiN이 SiO2의 비유전율 4 보다 큰 약 8의 비유전율을 가질지라도, 이 값은 터널링 누설 전류를 억제하면서 게이트 절연막의 물리적 두께를 원하는 만큼 증가시키기 충분한 값이 아니다.
전술한 종래 기술의 프로세스는 질소 라디칼을 여기시키기 위해 플라즈마 프로세스를 필요로 하고 있다는 점에서 질소 라디칼의 사용과 관련하여 또 다른 문제점을 가지고 있다. 기판 표면이 플라즈마 발생원 부근에서 처리되면, 전자 또는 이온과 같은 플라즈마를 형성하는 하전 입자들이 SiN 막 내에 취입되고 그 안에서 준위(impurity state)를 형성한다. 이러한 준위가 게이트 절연막에서 형성될 때, 게이트 절연막의 누설 전류는 증가되고 CV 특성은 열화된다. 플라즈마 발생원이 전술한 문제점을 피하기 위해 기판과 이격된 위치에 제공되는 경우, 질소 라디칼의 수는 기판 표면에서 감소되고 질소의 흡착은 어렵게 된다.
상기 사정을 감안해서, 게이트 절연막 재료로서 Ta2O5와 같은 고유전체 재료를 사용하는 것이 제안되었다. 이러한 고유전체 재료는 SiO2에 비해 훨씬 큰 비유전율 가진다. 이러한 고유전체 재료를 이용하고 동시에 큰 물리적 두께를 이용함으로써, SiO2막의 두께로 변환된 전기적으로 등가 두께인 절연막의 두께를 효과적으로 감소시키는 것이 가능하다. 이러한 고유전체 게이트 절연막을 이용함으로써 0.1 ㎛ 이하의 게이트 길이를 가진 초미세화 초고속 반도체 장치의 게이트 절연막을 약 10 ㎚의 물리적 두께로 하는 것이 가능하며 터널링 효과에 의해서 야기된 게이트 누설 전류를 억제하는 것이 가능하다.
Ta2O5막은 Ta(OC2H5)2및 O2를 기체 원료로 사용하는 CVD 프로세스에 의해 형성 가능하다. 전형적인 경우, CVD 프로세스는 감압 환경 하에서 480 ℃ 보다 높은 온도에서 행해진다. 이와 같이 형성된 Ta2O5막은 산소 결함을 보상하고 막의 결정화를 위해 산화 분위기에서 어닐링된다. 이와 같이 결정화된 Ta2O5막은 아주 큰 비유전율을 나타낸다.
CVD 프로세스에 의해 Si 기판 위에 Ta2O5와 같은 고유전체막을 성장할 때, 고유전체막의 성장은 핵생성 과정에 의해 야기된 지연으로 인해 CVD 프로세스의 개시 직후 시작하지 않으며 그 성장은 소정의 인큐베이션 시간(incubation time)이 경과한 후에 만 시작한다고 알려져 있다.
본 발명이 기초로 하는 실험 조사에서 본 발명의 발명자는 고유전체막이 증착된 층의 특성에 따라서 인큐베이션 시간이 변화함을 발견하였다. 예컨대, 인큐베이션 시간은 산화물이 제거된 Si 기판의 클린 표면 위에 증착이 행해지는 경우 아주 짧아 지고, Si 기판 위에 SiN 또는 SiON 또는 SiO2의 절연막이 있는 경우, 인큐베이션 시간은 증대한다. 또한, Si 기판의 표면에 존재하는 SiO2막 또는 SiN 막 또는 SiON 막의 두께에 따라서 인큐베이션 시간이 변화한다는 것을 관찰하였다.
전술한 발견은, Si 기판의 SiO2막 위 또는 SiN 막 위에 또는 SiON 막 위에 형성된 고유전체막의 두께는 기저층의 두께 변화를 반영하며, 고유전체막에 의해서 기저층의 두께 변화가 증폭될 수 있음을 의미한다. 또한, CVD 프로세스에 의해서 이와 같이 형성된 고유전체막의 두께가 기저층의 특성에 의해서 영향을 받는다는 것은 게이트 절연막 등에 사용된 고유전체막의 질이 불균일하게 되기 쉽다는 것을 의미한다.
이러한 고유전체막의 불균일이 발생하지 않도록 하기 위해서는 가능한 한 인큐베이션 시간을 줄이는 것이 바람직하다.
한편, 고유전체막을 게이트 절연막으로 사용하는 반도체 장치에 있어서, 금속 원소 또는 불순물 원소가 고유전체율막으로부터 또는 고유전체막을 통해 반도체 장치의 채널 영역을 형성하는 기판으로 확산되지 않도록 하기 위해 Si 기판과 고유전체 게이트 절연막 사이에 얇은 산화물막을 제공하는 것이 바람직하다. 그렇지 않으면 금속 원소에 의해 채널 영역에서 캐리어가 산란되는 현상이 있을 수 있다.
한편, 이러한 개재 산화물막은 극히 얇게 될 수 있다. 두꺼운 산화물막이 Si 기판과 고유전체막 사이에 개재된 경우, 고유전체막의 영향은 상쇄될 것이다. 또한고유전체막의 두께 방향으로 조성과 같은 막질(膜質)을 변화시키기 위한 기술이 요구되고 있다.
본 발명은 일반적으로 반도체 장치에 관한 것으로서, 특히 초미세화 초고속 반도체 장치의 제조 방법에 관한 것이다.
도 1a 내지 도 1h는 본 발명의 제1 실시예에 따른 유전체막을 형성하는 프로세스를 도시하는 도면이다.
도 2는 본 발명의 효과를 도시하는 도면이다.
도 3a 및 도 3b는 통상의 CVD 프로세스에 따라 SiON 막 위에 형성된 Ta2O5막의 표면 구조를 도시하는 도면이다.
도 4a 및 도 4b는 Si 기판 표면 바로 위에 형성된 Ta2O5막의 표면 구조 및 본 발명의 프로세스에 따라 SiON 기판 위에 형성된 Ta2O5막의 표면 구조를 각각 도시하는 도면이다.
도 5는 본 실시예 및 각종 수정예에서 사용된 프로세스 조건을 도시하는 도면이다.
도 6은 본 실시예 및 각종 수정예에서 사용된 프로세스 조건을 도시하는 또 다른 도면이다.
도 7은 본 발명의 제2 실시예에 따른 유전체막을 형성하는 프로세스를 도시하는 흐름도이다.
도 8은 본 발명의 제2 실시예에 따라 형성된 유전체막의 구조를 도시하는 도면이다.
도 9는 본 발명의 제3 실시예에 따라 형성된 유전체막의 구조를 도시하는 도면이다.
도 10은 본 발명의 제4 실시예에 따른 반도체 장치의 구조를 도시하는 도면이다.
따라서, 본 발명의 목적은 전술한 문제점이 제거된 유전체 막을 제조하기 위한 신규의 유용한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 유전체막을 증착하기 위한 인큐베이션 시간을 최소화하고 동시에 표면 거칠기(surface roughness)를 저감하면서 하전(荷電) 입자들에 의해 유전체막이 손상되지 않는 유전체막을 기상 증착법에 의해 형성하기 위한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 유전체막의 조성 분포를 두께 방향으로 임의적으로 조절하지 않고 하전 입자들에 의해 유전체막이 손상되지 않는 유전체막을 기상 증착법에 형성하기 위한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 Si 기판 위에서 유전체막을 제조하기 위한 방법을 제공하는 것이며, 상기 방법은,
상기 Si 기판 표면을 노출하는 단계와,
상기 Si 기판의 상기 노출 표면 위에 절연층을 형성하는 단계와,
상기 절연층이 형성된 상기 Si 기판의 상기 표면에서 적어도 한번 유전 물질을 구성하는 금속 원소의 가스 분자 화합물을 흡착시켜 상기 가스 분자 화합물에 의해 상기 Si 기판의 상기 표면을 실질적으로 균일하게 덮는 단계와,
상기 Si 기판의 상기 표면을 덮는 상기 가스 분자 화합물을 가수 분해시켜상기 Si 기판의 상기 표면에서 상기 금속 원소를 함유하는 상기 유전 물질의 분자층을 형성하는 단계를 포함한다.
본 발명의 또 다른 목적은 Si 기판 위에 유전체막을 제조하기 위한 방법을 제공하는 것이며, 상기 방법은,
상기 Si 기판의 표면을 노출하는 단계와,
상기 Si 기판의 상기 노출 표면 위에 절연층을 형성하는 단계와,
상기 절연층에서 적어도 한번 유전 물질을 구성하는 금속 원소의 가스 분자 화합물을 흡착시켜 상기 가스 분자 화합물에 의해 상기 절연층을 실질적으로 균일하게 덮는 단계와,
상기 절연층을 덮는 상기 가스 분자 화합물을 열분해시켜 상기 절연층에서 상기 금속 원소를 함유하는 상기 유전 물질의 분자층을 형성하는 단계를 포함하며,
상기 열분해 단계는 산화 분위기에서 상기 가스 분자 화합물의 열분해를 초과하는 온도로 상기 Si 기판을 가열하는 단계를 포함한다.
본 발명의 또 다른 목적은 Si 기판 위에 유전체막을 형성하는 방법을 제공하는것이며, 상기 방법은,
상기 Si 기판의 표면을 노출하는 단계와,
상기 Si 기판의 상기 노출 표면 위에 절연층을 형성하는 단계와,
상기 절연층에서 적어도 한번 유전 물질을 구성하는 금속 원소의 가스 분자 화합물을 흡착시켜 상기 가스 분자 화합물에 의해 상기 절연층을 실질적으로 균일하게 덮는 단계와,
상기 가스 분자 화합물을 H2O, O3, NO2로 이루어진 그룹에서 선택된 분위기에 노출시킴으로써 상기 절연층 위에 상기 금속 원소를 함유하는 상기 유전 물질의 분자층을 형성하는 단계를 포함한다.
본 발명에 따르면, 단축된 인큐베이션 시간을 갖는 CVD 프로세스에 의해서 Si 기판 상의 Ta2O5를 포함하는 각종 조성의 유전체막 또는 고유전체막을 형성하는 것이 가능하게 된다. 그 결과 얻어진 유전체막의 균일성이 향상된다. 또한, 본 발명은 유전체막 조성의 임의 조절을 그의 두께 방향으로 가능하다. 요구에 따르면 또한 유전체막 내부에 대략 하나의 분자층 두께의 극히 얇은 확산 장벽막을 형성하는 것이 가능하다. 본 발명이 플라즈마 여기 라디칼을 이용하는 단계를 포함하지 않는다는 사실에 비추어, 본 발명의 프로세스에 따라 형성된 유전체막은 실질적으로 불순물 상태와 같은 유전 변화를 가진 결함들을 실질적으로 형성하지 않으며 우수한 누설 특성이 달성될 수 있다.
본 발명의 결과로서, 누설 전류가 억제되고 0.1 ㎛ 이하의 작은 게이트 길이를 가진 초미세화 초고속 반도체 장치가 형성 가능하다.
이후, 본 발명의 실시예들을 첨부 도면을 참조하여 보다 상세히 설명하기로 한다.
[제1 실시예]
도 1a 내지 1h는 본 발명의 제1 실시예에 따른 Ta2O5막을 형성하는 프로세스를 도시한다.
도 1a와 관련하여, Si 기판(11)은 133-399 Pa(1-3 Torr)의 내압으로 감압된 반응 용기(도시 안됨)내에서 실온 보다 낮은 온도로 유지되고, 기판(11) 표면 상의 산화물막(11a)은 N2및 H2의 가스 혼합물의 플라즈마 활성화에 의해 형성된 수소 라디칼 H* 및 질소 라디칼 N*을 NF3가스와 함께 반응 용기 내로 공급함으로써 제거된다. 이러한 산화막의 제거를 저온에서 행함으로써 Si 기판(11)의 표면 위에는 N-O-Si-H의 조성을 가진 보호막(11b)이 형성된다. 전형의 예에 있어서 H2가스, NF3가스 및 N2가스는 각각 10 sccm, 30 sccm 및 100 sccm의 유량으로 공급되며, H2가스 및 N2가스의 활성화는 약 50 W의 플라즈마 전력을 가함으로써 달성된다. 도 1a의 프로세스는 3 분 이하의 지속 기간 동안 지속될 수 있다.
이와 같이 형성된 보호막은 휘발성막이며, 도 1c의 단계에서 상기 Si 기판(11)을 상기 반응 용기 내에서 연속해서 진공중 약 120℃의 온도로 열처리함으로써 용이하게 승화 제거된다. 그 결과, Si 기판(11)의 프레쉬 표면(11c)이 노출된다.
다음에, 도 1c의 단계에 이어지는 도 1d의 단계에서, 반응 용기 내의 압력을 1.33 내지 13.3 Pa(0.01 내지 0.1 Torr)로 설정하고, 기판 온도를 200 내지 350 ℃로 설정한다. 이 상태에서, SiCl4가스를 유량이 약 50 sccm인 He 캐리어 가스와 함께 0.1 내지 5 mg/min의 비율로 반응 용기 내에 도입한다. 이 단계에서, 이처럼 SiCl4가스와 함께 도입된 SiCl4분자를 Si 기판(11)의 프레쉬 표면(11c)에서 흡착시킨다.
도 1d의 단계에서, 반응 용기 내에 H2O를 He 캐리어 가스와 함께 약 1 sccm의 유량으로 도입하고, Si 기판(11)의 표면(11c)에 흡착된 SiCl4분자를 가수 분해시킨다. 그 결과, Si 기판(11)의 표면에는 극히 얇고 전형적으로는 1 내지 수 분자층의 SiO2를 함유하는 SiO2분자층(12a)이 형성된다. SiCl4가스를 도입하기 위한 프로세스와 도 1d의 단계에서 흡착된 SiCl4분자의 가수 분해 프로세스를 반복함으로써, 원하는 두께를 가진 SiCl4분자층(12a)의 제조가 가능하다.
도 1d의 단계에서, 또한 SiCl4가스 대신에 SiH2Cl2가스 또는 Si(C2H5)5가스를 이용하는 것이 가능하다.
도 1d의 단계에서, NH3가스로 흡착된 SiCl4분자를 처리함으로써 SiCl4분자층(12a)을 SiN 분자층으로 대체할 수가 있다. 또한, 원하는 바대로 SiO2분자층과 SiN 분자층을 적층함으로써 SiON 분자층을 형성하는 것이 가능하다. 또한 프로세스 제어를 위해 풍부한 데이터를 이용하면 열적 산화막을 형성하는 것이 가능하다.
다음에, 도 1e의 단계에서, 기판 온도를 350 ℃ 이하로 설정하며, 바람직하게는 약 300 ℃ 이하, 가장 바람직하게는 약 280 ℃로 설정하며, Ta(OC2H5)5가스 및 O2가스를 약 5 mg의 유량과 100 sccm의 유량으로 약 1 분 동안 He 캐리어 가스와 함께 이전과 같이 0.01 내지 0.1 Torr의 압력으로 유지된 반응 용기에 공급한다. 그 결과 Ta(OC2H5)5분자는 Ta(OC2H5)5분자층(12b)의 형태로 SiO2층(12a) 위에 흡착된다.
다음에, 도 1g의 단계에서, 기판 온도는 산화 분위기에서 약 350 ℃로 올라가며 흡착된 Ta(OC2H5)5분자에서 산화 또는 가수 분해된다. 그 결과, Ta(OC2H5)5의 흡착된 분자층은 Ta2O5분자층(12c)으로 변환된다.
또한, 도 1h의 단계에서 기판 온도를 510 ℃로, 반응 용기의 내압을 13.3 내지 1330 Pa(0.1 내지 10 Torr)로 설정한다. 또한, Ta(OC2H5)5가스 및 O2가스를 He 캐리어 가스와 함께 반응 용기 내에 도입하고, Ta2O5분자층(12c) 위에 통상의 CVD 프로세스에 의해 Ta2O5막(13)을 4 내지 5 nm의 두께로 형성한다.
도시하지는 않았지만, Ta2O5막(13)에 대하여 O2분위기 중에 열처리를 실시함으로써 막(13) 중의 산소 결함이 보상되고, 막(13)이 결정화된다. 이와 같이 결정화된 Ta2O5막(13)은 큰 비유전율을 보인다. Si 기판(11)과 Ta2O5막(13)의 계면에는 SiO2분자층(12a)이 형성되어 있으므로, Si 기판 위에 형성된 반도체 장치에 있어서큰 캐리어 이동도가 보장된다. 즉 본 발명에 따라 형성된 반도체 장치는 매우고속으로 동작한다.
도 2는 Ta2O5막의 통상의 CVD 프로세스와 비교해서 형성된 Ta2O5막(13)의 두께와 도 1h의 CVD 단계에서의 증착 프로세스의 지속 기간 사이의 관계를 보여주고 있다. 도 2에서, 증착 시간을 도 2의 CVD 프로세스의 개시점에서 측정하고, ● 은 이 실시예에 따른 Ta2O5막의 증착을 나타내며, ▲은 통상의 CVD 프로세스에 따른 Ta2O5막의 증착을 나타내고 있다. ▲로 표현되는 통상의 실험에 있어서, Ta2O5막의 CVD 증착은 SiO2분자층(12a) 위에서 직접 행해진다.
도 2에 있어서, Ta2O5막의 실제 증착이 행해질 때까지 CVD 프로세스의 시작부터 약 140 초의 인큐베이션 시간이 존재함을 알 수 있으며, 본 발명의 경우, Ta2O5막의 증착은 CVD 프로세스의 개시부터 약 40초 후에 시작됨을 알 수 있다. 즉, 본 실시예의 구성에 의해 Ta2O5막을 CVD 프로세스에 의해 형성하는 경우 인큐베이션 시간을 실질적으로 저감할 수 있다.
도 3a 및 도 3b는 통상의 CVD 프로세스에 의해 Si 기판의 표면을 덮는 SiON 막 위에 형성된 Ta2O5막의 표면을 AFM(automic-force microscope; 원자력 현미경)으로 관찰한 결과를 보여주고 있으며, 도 3a는 510 ℃의 기판 온도에서 Ta2O5막의 CVD 프로세스를 행하는 경우를 나타내며, 도 3b는 480 ℃의 기판 온도에서 Ta2O5막의 CVD 프로세스를 행하는 경우를 나타낸다.
도 3a 및 도 3b에 있어서, 이와 같이 형성된 CVD-Ta2O5막은 그 아래의 SiON 막의 막두께의 변화를 반영하는 막두께를 아주 크게 변화시킨다. 즉, 종래의 CVD-Ta2O5막에서는 기저층의 두께 변화가 증폭되고, 그 결과 얻어진 Ta2O5막의 막두께가 불균일하게 되고 만다.
한편, 도 4a는 도 1a 내지 도 1h를 참조하여 설명한 본 발명에 따라 형성된 Ta2O5막의 표면을 도시하며, Ta2O5막은 SiO2분자층 위에 형성되지 않고 SiON 분자층 위에 형성되고 있다. 한편, 도 4b는 Si 기판(11)의 노출 표면(11c) 위에 바로 증착된 Ta2O5막의 표면을 도시한다. 도 4a 및 도 4b 중 어느 하나에 있어서, Ta2O5막의 표면 구조를 AFM으로 관찰하였다.
도 4a에 있어서, 본 발명의 프로세스를 이용함으로써 CVD 프로세스에 의해 형성된 Ta2O5막 표면의 돌출부 및 함몰부는 실질적으로 감소한다. 즉, 도 4 a는 본 발명의 프로세스를 이용함으로써 Si 기판 바로 위에 형성된 막의 것과 유사한 표면을 가진 Ta2O5막을 얻는 것이 가능함을 나타내고 있다. 도 4a의 유익한 결과는 도 2를 참조하여 설명한 바와 같이 SiON 막 위에 기체 분자 화합물 Ta(OC2H5)5을 흡착시키고 그것을 산화시켜 Ta2O5분자층(12c)을 형성하고, 이러한 Ta2O5분자층 상에 Ta2O5막(13)을 CVD 프로세스에 의해 형성한 경우에 얻어지는 인큐베이션 시간의 단축 결과를 반영하고 있다고 여겨진다. 즉, 인큐베이션 시간이 단축됨에 따라서, 기저막의 막질에 의한 인큐베이션 시간의 변동이 억제되고, 그 결과 CVD 프로세스에 의해서 형성된 Ta2O5막(13)의 두께 변화 또한 억제된다.
본 발명에 있어서, Ta2O5분자층(12c)을 형성하기 위해 이용 가능한 기체 분자 화합물은 Ta(OC2H5)5에 제한되지 않고 TaCl5을 이용하는 것도 가능하다. TaCl5을 사용하는 경우, 반응 용기를 0.133 - 13.3 Pa(0.001 - 00.1 Torr)의 내압으로 설정하고, 기판 온도를 200 - 300 ℃로 유지하면서 0.1 - 5 mg/min의 유량으로 TaCl5을 공급함으로써 흡착 프로세스가 행해진다.
또한, 본 발명은 Ta2O5막을 형성하는 프로세스에 만 제한되지 않고, 도 5 및 도 6에서 요약된 바와 같이 SiO2막, ZrO2막, HfO2막 또는 Al2O3막을 포함하는 여러 산화막을 형성하기 위해 적용될 수 있으며, 도 5는 도 1f 및 도 1g의 단계에 각각 대응하는 산화 프로세스와 흡착 프로세스를 위한 프로세스 조건의 개요를 보여주고 있으며, 전술한 산화물에 대해 도 6은 도 1h의 단계에 대응하는 CVD 프로세스에 대한 프로세스 조건의 개요를 보여주고 있다.
도 5에 있어서, 흡착된 Ta(OC2H5)5분자 또는 TaCl2분자로부터 Ta2O5분자층(12c)을 형성하기 위한 도 1f의 단계에서 가수 분해 반응을 야기하거나 산화시키기 위해 이용되는 분위기는 O2분위기에 만 제한되지 않고, H2O 분위기, NO2분위기 또는 O3분위기를 포함하는 다른 산화 분위기도 사용 가능함을 알 수 있다. 도1g의 산화 분위기가 전술한 바와 같이 O2분위기에서 행해지는 경우, 반응 용기를 0.133 - 1330 Pa(0.01 - 10 Torr)의 내압으로, 기판 온도를 300 - 400 ℃로 설정하는 것이 바람직하다. 한편, 도 1f의 산화 단계가 03분위기에서 행해지는 경우, 0.133 - 1330 Pa(0.001 - 10 Torr)의 내압으로, 기판 온도를 200 - 300 ℃로 설정하는 것이 바람직하다.
도 5에 도시한 바와 같이, 도 1f의 단계에서 Ta 기체 분자 화합물을 이용하는 경우와 동일한 조건하에서 산화시키고, 단계 1f의 단계에서 SiO2분자층(12a) 위에 Zr(t-OC4H9)4또는 ZrCl4와 같은 Zr의 기체 분자 화합물을 흡착시켜 Ta2O5분자층(12c) 대신에 ZrO2분자층을 형성하는 것이 가능하다. 마찬가지로, SiO2분자층(12a) 위에 Hf(t-OC4H9)4또는 HfCl4과 같은 Hf의 기체 분자 화합물을 흡착시키고, Ta2O5분자층을 형성하는 경우와 동일한 조건 하에서 산화시켜 HfO2분자층을 형성하는 것도 가능하다. 또한, SiO2분자층(12a) 위에 Al(l-OC3H7)3또는 (CH3)3Al과 같은 Al의 기체 분자 화합물을 흡착시키고 Ta2O5분자층을 형성하는 경우와 동일한 조건 하에서 산화시켜 Al2O3분자층을 형성하는 것이 가능하다.
또한, Ta2O5분자층의 것과 유사한 조건 하에서 SiO2분자층(12a)에서 Si(OC2H5)4또는 SiCl4또는 SiH2Cl2를 흡착시키고 유사 조건 하에서 흡착된 Si의 기체 분자 화합물에서 추가 산화 또는 가수 분해시킴으로써 분자층(12c)으로서 SiO2을 형성하는 것이 가능하다.
또한, 도 6에 요약된 조건 하에서 형성된 산화물 분자층(12c)에서 CVD 프로세스를 수행함으로써, Ta2O5, ZrO2, HfO2, SiO2, Al2O3를 포함하는 여러 산화물의 CVD 막을 CVD 막(13)으로서 형성하는 것이 가능하다.
[제2 실시예]
도 7은 본 발명의 제2 실시예에 따른 유전체막을 형성하는 프로세스를 플로우 챠트의 형태로 도시하고 있다.
도 7에서, SiCl4의 기체 분자를 단계(S1)에서 도 1d에 도시된 SiO2분자층에서 흡착시키고, 흡착된 SiCl4분자를 단계(S2)에서 산화 또는 가수 분해한다. 그 결과, 기판(11) 상에는 SiO2의 분자층이 형성된다.
전술한 단계(S1) 및 (S2)는 다음 단계(S3)에서 소정 횟수 X가 반복되고, 프로세스는 도 1e 및 도 1f의 프로세스 단계에 대응하는 단계(S4)를 추가로 진행하며, ZrCl4또는 Zr(t-OC4H9)4의 분자들이 이전 단계(S1) 및 (S2)에서 형성된 SiO2분자층에서 흡착된다.
다음에 흡착된 Zr의 기체 분자 화합물은 도 1g의 프로세스 단계에 대응하는 다음 단계(S5)에서 산화되거나 가수분해되며, SiO2분자층에는 ZrO2의 분자층이 형성된다. 또한 전술한 단계(S4) 및 (S5)는 다음 단계(S6)에서 교대로 Y 회 반복되며, 반복 횟수 X 및 Y는 다음 단계(S7)에서 X1 및 Y1 으로 변경된다.
단계(S7) 다음에, 프로세스는 단계(S1)로 복귀한다. 따라서, 새롭게 정의된 반복 횟수 X1 및 Y1으로 단계(S1) 내지 (S7)를 반복함으로써, 도 8에 도시된 바와 같은 Zr 및 Si의 비율이 막의 두께 방향으로 변화하며, Si 기판 위에는 ZrSiO4의 화합물을 가진 유전체막이 형성되고, 도 8은 대응 참조 부호로 이전에 기술한 부분에 대응하는 부분을 나타낸다.
도 8에 있어서, 유전체막에서의 Zr의 농도는 Zr의 조성이 Si 기판(11)과의 계면 부근에서는 감소하고 계면에서 거리가 증가함에 따라 증가하게 조절된다. 이러한 조성 분포를 갖는 ZrSiO4막에서 개선된 점착성의 Si 기판과의 계면 부근에서 Si 조성의 증대와 관련된 유익한 특징이 있다. 또한, ZrSiO4막의 표면 부근에서 Zr 농도가 크므로, 유전체막을 통해 흐르는 누설 전류가 효과적으로 억제된다. 또한, Zr 원자와 Si 원자가 ZrSiO4막에서 하나의 분자층 마다 두께 방향으로 교대로 반복되게 ZrSiO4막을 형성하는 것이 가능하다.
[제3 실시예]
도 9는 본 발명의 제3 실시예에 따른 유전체막의 구조를 도시하며, 이전에 기술한 부분에 대응하는 부분은 동일 참조 부호가 붙여지며 이에 대한 설명은 생략하기로 한다.
도 9에 있어서, 본 발명은 SiO2분자층(12a) 위에서 SiCl4분자의 흡착을 실행하며, SiCl4분자는 NH3기체에 의해 흡착된 SiCl4분자를 처리함으로써 SiN 분자층(12d)으로 변환된다. SiN 분자층(12d)을 형성한 다음에, Ta(OC2H5)5분자는 층(12d) 위에서 흡착되어 산화의 결과로서 Ta2O5분자층(12c)으로 변환된다. 또한 CVD-TaO층(13)은 Ta2O5분자층(12c)에서 형성된다.
도 9의 구조에 있어서, Ta2O5막(13) 위에 B 도핑된 다결정막을 증착하는 경우, SiN 분자층(12d)에 의한 Si 기판으로의 B의 확산 문제를 제거하는 것이 가능하다. Ta2O5막(13)과 Si 기판(11) 사이에 개재된 SiN 분자층(12d)이 B의 확산을 차단시킨다. 그러므로, 도 9의 구조는 임계 특성의 변동을 없애기 위해 효과적이다.
[제4 실시예]
도 10은 본 발명의 제4 실시예에 따른 반도체 장치의 구조를 도시하고 있다.
도 10에 있어서, 이전 실시예의 어느 하나에서 기술된 프로세스에 따라 p 형 기판 위에 Ta2O5의 게이트 절연막(22)이 형성되고, 다결정 게이트 전극(23)은 게이트 절연막(22) 위에 형성된다.
또한, Si 기판(21)내에는 게이트 전극(23)에 인접한 n-형의 확산 영역(21A,21B)이 형성되고, 측벽 절연막(23a,23b)은 다결정 게이트 전극(23)의 각각의 측벽에 제공된다. 또한 n+형의 확산 영역(21C,21D)은 측벽 절연막(23a,23b)의 외부에 형성된다.
도 10의 반도체 장치에 있어서, 게이트 절연막(22)으로 Ta2O5를 이용하여 두께 0.1 nm 이하의 SiO2막과 전기적으로 등가인 실효막 두께가 얻어지며, 동시에 게이트 길이를 단축시켜 게이트 누설 전류를 억제하면서 초고속 동작을 달성하는 것이 가능하다. 이전 실시예 중 어느 하나에서 기술된 프로세스에 따라서 Ta2O5막(22)을 형성함으로써, 막두께의 변동을 최소화하는 것이 가능하며 이와 같이 형성된 반도체 장치는 신뢰할 수 있고 재생산이 가능하다. 특히, Ta2O5막(22)의 바로 아래에 SiO2분자층(12a)을 개재시킴으로써 게이트 전극(23)에서 Si 기판(21)으로의 불순물 원소의 확산을 억제하는 것이 가능하다. Ta2O5를 함유하는 각종 산화물의 분자층이 적층된 형태로 게이트 절연막(22)을 형성함으로써, 원하는바 대로 두께 방향으로 게이트 절연막(22) 내부의 조성 분포를 조절하는 것이 가능하다. 그 결과, Si 기판에 대해 우수한 밀착력을 가진 구조가 게이트 절연막으로서 용이하게 형성 가능함으로써, 게이트 절연막은 게이트 전극(23)과의 계면에서 일정한 큰 비유전율을 가진다.
기판 위에 유전체 분자막을 형성하는 전술한 프로세스가 플라즈마 여기된 라디칼을 사용하는 일본 특허 공개 공보 평 11-97341호의 통상의 프로세스와 비교하여 본 발명에서 흡착된 기체 원료 분자의 가수 분해 반응에 의해서 달성됨에 따라, 누설 전류 경로를 형성하는 유전체막에서 취입된 하전 입자들의 전술한 종래 기술과 관련한 문제점이 성공적으로 회피될 수 있다. 가수 분해 프로세스에서 열적으로안정한 반응이 일어날 때 가수 분해 반응의 조절이 용이하게 행해진다.
또한, 본 발명은 여기서 기술되고 있는 실시예에만 한정되지 않으며, 본 발명의 범위를 일탈하지 않는 각종 변형 및 수정이 행해질 수 있다.
본 발명에 따르면, 인큐베이션 시간에 따라 CVD 프로세스에 의해 Si 기판 위에 있는 Ta2O5를 함유하는 각종 조성의 유전체 또는 고유전체막을 형성하는 것이 가능하다. 그 결과, 얻어진 유전체막의 균일성이 향상된다. 또한, 본 발명에 의해 유전체막의 조성을 두께 방향으로 임의적 조절이 가능하다. 요구에 따라 유전체막에서 단일 분자층 두께의 극히 얇은 확산 장벽층을 형성하는 것이 가능하다. 본 발명이 플라즈마 여기 라디칼을 이용하는 단계를 포함하고 있지 않다는 사실을 고려하여, 본 발명의 프로세스에 따라 형성된 유전체막은 준위와 같은 전하를 갖는 결함으로부터 실질적으로 자유로우며, 우수한 누설 특성이 달성 가능하다. 본 발명의 결과로서, 게이트 누설 전류가 억압되며 0.1 ㎛ 이하의 게이트 길이를 가진 초미세화 초고속 반도체 장치가 형성 가능하다.

Claims (30)

  1. Si 기판 위에 유전체막을 형성하기 위한 방법으로,
    상기 Si 기판의 표면을 노출하는 단계와,
    상기 Si 기판의 노출 표면 위에 절연층을 형성하는 단계와,
    상기 절연층의 표면에서 적어도 한번 유전제 재료를 구성하는 금속 원소의 기체 분자 화합물을 흡착시켜 상기 절연층 위를 상기 기체 분자 화합물에 의해 실질적으로 균일하게 덮는 단계와,
    상기 절연층을 덮는 상기 기체 분자 화합물을 가수 분해시켜 상기 절연층상의 상기 금소 원소를 함유하는 상기 유전체 재료의 분자층을 형성하는 단계를 포함하는 유전체막의 형성 방법.
  2. 제1항에 있어서, 상기 유전체 재료는 Ta2O5를 포함하며, 상기 기체 분자 화합물은 Ta(OC2H5)5및 TaCl5중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  3. 제1항에 있어서, 상기 유전체 재료는 ZrO2를 포함하며, 상기 기체 분자 화합물은 Zr(t-OC4H9)4및 ZrCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  4. 제1항에 있어서, 상기 유전체 재료는 HfO2를 포함하며, 상기 기체 분자 화합물은 Hf(t-OC4H9)4및 HfCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  5. 제1항에 있어서, 상기 유전체 재료는 Al2O3를 포함하며, 상기 기체 분자 화합물은 Al(l-OC3H7)3및 (CH3)3Al 중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  6. 제1항에 있어서, 상기 절연층을 형성하는 단계는 상기 Si 기판의 노출 표면 에서 적어도 한번 Si의 상기 기체 분자 화합물을 흡착시켜 Si의 기체 분자 화합물에 의해 상기 Si 기판의 상기 노출 표면을 실질적으로 균일하게 덮는 단계와, 상기 Si의 기체 분자 화합물을 가수 분해시키는 단계를 포함하며, Si의 상기 기체 분자 화합물은 SiCl4, SiH2Cl2, Si(C2H5)5로 이루어진 그룹에서 선택되는 것인 유전체막의 형성 방법.
  7. 제1항에 있어서, 상기 Si 기판에서 상기 절연층을 형성하는 단계는 열적 산화 프로세스(thermal oxidation process)를 상기 Si 기판의 상기 노출 표면에 적용하는 단계를 포함하는 것인 유전체막의 형성 방법.
  8. 제1항에 있어서, 상기 가수 분해 단계 다음에, CVD 프로세스에 의해 상기 유전체 재료의 상기 분자층에서 고유전체막을 형성하는 단계를 더 포함하는 것인 유전체막의 형성 방법.
  9. 제1항에 있어서, 상기 유전체 재료의 상기 분자층을 형성하는 단계는 ZrSiO4로 표현되는 조성을 갖는 유전체막을 형성하는 단계를 포함함으로써, 상기 유전체막은 상기 Si 기판과의 계면에서 저 Zr 농도 레벨을 가지며 상기 Zr 농도 레벨은 상기 계면으로부터의 거리가 증가함에 따라 증가하는 것인 유전체막의 형성 방법.
  10. 제9항에 있어서, 상기 유전체막을 형성하는 단계는 SiO2분자층과 ZrO2분자층을 연속해서 형성하는 단계를 포함하며, 상기 SiO2분자층을 형성하는 단계는 기저층에tj Si를 함유하는 제1 기체 원료의 분자를 흡착시켜, 상기 제1 기체 원료의 상기 흡착 분자를 분해하는 단계를 포함하며, 상기 ZrO2분자층을 형성하는 단계는 기저층에서 제2 기체 원료의 분자를 흡착시켜, 상기 제2 기체 원료의 상기 흡착된 분자를 분해하는 단계를 포함하는 것인 유전체막의 형성 방법.
  11. Si 기판 위에 유전체막을 형성하기 위한 방법으로,
    상기 Si 기판의 표면을 노출하는 단계와,
    상기 Si 기판의 노출 표면 위에 절연층을 형성하는 단계와,
    상기 절연층에서 적어도 한번 유전제 재료를 구성하는 금속 원소의 기체 분자 화합물을 열분해시켜 상기 절연층 위를 상기 기체 분자 화합물에 의해 실질적으로 균일하게 덮는 단계를 포함하며,
    상기 열분해 단계는 상기 Si 기판을 산화 분위기에서 상기 기체 분자 화합물의 열분해 온도를 초과하는 온도로 가열하는 단계를 포함하는 것인 유전체막의 형성 방법.
  12. 제11항에 있어서, 상기 유전체 재료는 Ta2O5를 포함하며, 상기 기체 분자 화합물은 Ta(OC2H5)5및 TaCl5중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  13. 제11항에 있어서, 상기 유전체 재료는 ZrO2를 포함하며, 상기 기체 분자 화합물은 Zr(t-OC4H9)4및 ZrCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  14. 제11항에 있어서, 상기 유전체 재료는 HfO2를 포함하며, 상기 기체 분자 화합물은 Hf(t-OC4H9)4및 HfCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  15. 제11항에 있어서, 상기 유전체 재료는 Al2O3를 포함하며, 상기 기체 분자 화합물은 Al(l-OC3H7)3및 (CH3)3Al 중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  16. 제11항에 있어서, 상기 절연층을 형성하는 단계는 상기 Si 기판의 노출 표면 에서 적어도 한번 Si의 상기 기체 분자 화합물을 흡착시켜 Si의 기체 분자 화합물에 의해 상기 Si 기판의 상기 노출 표면을 실질적으로 균일하게 덮는 단계와, 상기 Si의 상기 기체 분자 화합물을 가수 분해시키는 단계를 포함하며, Si의 상기 기체 분자 화합물은 SiCl4, SiH2Cl2, Si(C2H5)5로 이루어진 그룹에서 선택되는 것인 유전체막의 형성 방법.
  17. 제11항에 있어서, 상기 Si 기판에서 상기 절연층을 형성하는 단계는 열적 산화 프로세스를 상기 Si 기판의 상기 노출 표면에 적용하는 단계를 포함하는 것인 유전체막의 형성 방법.
  18. 제11항에 있어서, 상기 가수 분해 단계 다음에, CVD 프로세스에 의해 상기 유전체 재료의 상기 분자층에서 고유전체막을 형성하는 단계를 더 포함하는 것인 유전체막의 형성 방법.
  19. 제11항에 있어서, 상기 유전체 재료의 상기 분자층을 형성하는 단계는 ZrSiO4로 표현되는 조성을 갖는 유전체막을 형성하는 단계를 포함함으로써, 상기 유전체막은 상기 Si 기판과의 계면에서 저 Zr 농도 레벨을 가지며, 상기 Zr 농도 레벨은 상기 계면으로부터의 거리가 증가함에 따라 증가하는 것인 유전체막의 형성 방법.
  20. 제19항에 있어서, 상기 유전체막을 형성하는 단계는 SiO2분자층과 ZrO2분자층을 연속해서 형성하는 단계를 포함하며, 상기 SiO2분자층을 형성하는 단계는 기저층에서 Si를 함유하는 제1 기체 원료의 분자를 흡착시켜, 상기 제1 기체 원료의 상기 흡착 분자를 분해하는 단계를 포함하며, 상기 ZrO2분자층을 형성하는 단계는 기저층에서 제2 기체 원료의 분자를 흡착시켜, 상기 제2 기체 원료의 상기 흡착된 분자를 분해하는 단계를 포함하는 것인 유전체막의 형성 방법.
  21. Si 기판 위에 유전체막을 형성하기 위한 방법으로,
    상기 Si 기판의 표면을 노출하는 단계와,
    상기 Si 기판의 노출 표면 위에 절연층을 형성하는 단계와,
    상기 절연층에서 적어도 한번 유전제 재료를 구성하는 금속 원소의 기체 분자 화합물을 흡착시켜 상기 절연층 위를 상기 기체 분자 화합물에 의해 실질적으로 균일하게 덮는 단계와,
    H2O, O3, NO2로 구성된 그룹에서 선택된 분위기에 상기 기체 분자 화합물을 노출시켜 상기 절연층에서 상기 금소 원소를 함유하는 상기 유전체 재료의 분자층을 형성하는 단계를 포함하는 유전체막의 형성 방법.
  22. 제21항에 있어서, 상기 유전체 재료는 Ta2O5를 포함하며, 상기 기체 분자 화합물은 Ta(OC2H5)5및 TaCl5중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  23. 제21항에 있어서, 상기 유전체 재료는 ZrO2를 포함하며, 상기 기체 분자 화합물은 Zr(t-OC4H9)4및 ZrCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  24. 제21항에 있어서, 상기 유전체 재료는 HfO2를 포함하며, 상기 기체 분자 화합물은 Hf(t-OC4H9)4및 HfCl4중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  25. 제21항에 있어서, 상기 유전체 재료는 Al2O3를 포함하며, 상기 기체 분자 화합물은 Al(l-OC3H7)3및 (CH3)3Al 중 어느 하나를 포함하는 것인 유전체막의 형성 방법.
  26. 제21항에 있어서, 상기 절연층을 형성하는 단계는 상기 Si 기판의 노출 표면 에서 적어도 한번 Si의 상기 기체 분자 화합물을 흡착시켜 Si의 기체 분자 화합물에 의해 상기 Si 기판의 상기 노출 표면을 실질적으로 균일하게 덮는 단계와, 상기Si의 기체 분자 화합물을 가수 분해시키는 단계를 포함하며, Si의 상기 기체 분자 화합물은 SiCl4, SiH2Cl2, Si(C2H5)5로 이루어진 그룹에서 선택되는 것인 유전체막의 형성 방법.
  27. 제21항에 있어서, 상기 Si 기판에서 상기 절연층을 형성하는 단계는 열적 산화 프로세스를 상기 Si 기판의 상기 노출 표면에 적용하는 단계를 포함하는 것인 유전체막의 형성 방법.
  28. 제21항에 있어서, 상기 분위기에 노출하는 단계 다음에, CVD 프로세스에 의해 상기 유전체 재료의 상기 분자층에서 고유전체막을 형성하는 단계를 더 포함하는 것인 유전체막의 형성 방법.
  29. 제21항에 있어서, 상기 유전체 재료의 상기 분자층을 형성하는 단계는 ZrSiO4로 표현되는 조성을 갖는 유전체막을 형성하는 단계를 포함함으로써, 상기 유전체막은 상기 Si 기판과의 계면에서 저 Zr 농도 레벨을 가지며, 상기 Zr 농도 레벨은 상기 계면으로부터의 거리가 증가함에 따라 증가하는 것인 유전체막의 형성 방법.
  30. 제29항에 있어서, 상기 유전체막을 형성하는 단계는 SiO2분자층과 ZrO2분자층을 연속해서 형성하는 단계를 포함하며, 상기 SiO2분자층을 형성하는 단계는 기저층에서 Si를 함유하는 제1 기체 원료의 분자를 흡착시켜, 상기 제1 기체 원료의 상기 흡착 분자를 분해하는 단계를 포함하며, 상기 ZrO2분자층을 형성하는 단계는 기저층에서 제2 기체 원료의 분자를 흡착시켜, 상기 제2 기체 원료의 상기 흡착된 분자를 분해하는 단계를 포함하는 것인 유전체막의 형성 방법.
KR1020027012657A 2000-03-30 2001-03-22 유전체막의 형성 방법 KR100752559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000095818A JP4493796B2 (ja) 2000-03-30 2000-03-30 誘電体膜の形成方法
JPJP-P-2000-00095818 2000-03-30

Publications (2)

Publication Number Publication Date
KR20020095194A true KR20020095194A (ko) 2002-12-20
KR100752559B1 KR100752559B1 (ko) 2007-08-29

Family

ID=18610667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012657A KR100752559B1 (ko) 2000-03-30 2001-03-22 유전체막의 형성 방법

Country Status (6)

Country Link
US (1) US6866890B2 (ko)
EP (1) EP1269528B1 (ko)
JP (1) JP4493796B2 (ko)
KR (1) KR100752559B1 (ko)
TW (1) TW486762B (ko)
WO (1) WO2001075956A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095326B2 (ja) 2002-03-29 2008-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2004140292A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP2005093909A (ja) * 2003-09-19 2005-04-07 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP4582542B2 (ja) * 2005-02-02 2010-11-17 株式会社神戸製鋼所 ダイヤモンド電界効果トランジスタ及びその製造方法
US7235502B2 (en) * 2005-03-31 2007-06-26 Freescale Semiconductor, Inc. Transitional dielectric layer to improve reliability and performance of high dielectric constant transistors
FR2890982B1 (fr) * 2005-09-21 2008-05-02 St Microelectronics Sa Procede de realisation d'une couche dielectrique sur un materiau porteur et un circuit integre comprenant un condensateur incorporant une couche dielectrique
JP4722876B2 (ja) * 2007-04-16 2011-07-13 東京エレクトロン株式会社 金属酸化膜の形成方法
DE102007018013A1 (de) * 2007-04-17 2008-10-23 Qimonda Ag Dielektrische Schicht sowie Verfahren zur Herstellung einer dielektrischen Schicht
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5419420B2 (ja) * 2008-11-04 2014-02-19 東京エレクトロン株式会社 成膜方法および成膜装置、ならびに記憶媒体
US9185974B2 (en) 2010-06-02 2015-11-17 Steelcase Inc. Frame type workstation configurations
US8667908B2 (en) 2010-06-02 2014-03-11 Steelcase Inc. Frame type table assemblies
US8689705B2 (en) 2010-06-02 2014-04-08 Steelcase, Inc. Reconfigurable table assemblies
US9210999B2 (en) 2010-06-02 2015-12-15 Steelcase Inc. Frame type table assemblies
LU92795B1 (en) 2015-08-10 2017-02-14 Luxembourg Inst Science & Tech List SIO2 thin film produced by atomic layer deposition at room temperature
WO2017197395A1 (en) 2016-05-13 2017-11-16 Steelcase Inc. Multi-tiered workstation assembly
US10517392B2 (en) 2016-05-13 2019-12-31 Steelcase Inc. Multi-tiered workstation assembly
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1923279A1 (de) * 1969-05-07 1970-12-23 Licentia Gmbh Transistor mit isolierter Steuerelektrode
JPH02196427A (ja) * 1989-01-25 1990-08-03 Nec Corp 金属酸化膜の気相成長方法
JPH02283022A (ja) * 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JP2828152B2 (ja) * 1991-08-13 1998-11-25 富士通 株式会社 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法
JPH05315608A (ja) * 1992-05-13 1993-11-26 Tadahiro Omi 半導体装置
US5521423A (en) * 1993-04-19 1996-05-28 Kawasaki Steel Corporation Dielectric structure for anti-fuse programming element
JPH06310687A (ja) * 1993-04-20 1994-11-04 Kawasaki Steel Corp 半導体装置およびその製造方法
JPH07131007A (ja) * 1993-11-02 1995-05-19 Tadahiro Omi 半導体装置
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
JP4236707B2 (ja) * 1995-09-14 2009-03-11 日産自動車株式会社 化学的気相成長法及び化学的気相成長装置
JPH09232542A (ja) * 1996-02-28 1997-09-05 Nec Corp 半導体装置およびその製造方法
JP2871580B2 (ja) * 1996-03-29 1999-03-17 日本電気株式会社 半導体装置の製造方法
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5858843A (en) * 1996-09-27 1999-01-12 Intel Corporation Low temperature method of forming gate electrode and gate dielectric
TW468253B (en) * 1997-01-13 2001-12-11 Hitachi Ltd Semiconductor memory device
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6589644B1 (en) * 1997-05-28 2003-07-08 Nippon Steel Corporation Low dielectric constant materials and their production and use
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US6475927B1 (en) * 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
EP1026213B1 (en) * 1998-09-01 2014-11-05 JGC Catalysts and Chemicals Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
US6558747B2 (en) * 1999-09-29 2003-05-06 Kabushiki Kaisha Toshiba Method of forming insulating film and process for producing semiconductor device
JP4043705B2 (ja) * 2000-09-27 2008-02-06 株式会社東芝 半導体装置の製造方法、ウェハ処理装置、及びウェハ保管箱
US6699797B1 (en) * 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films

Also Published As

Publication number Publication date
WO2001075956A1 (en) 2001-10-11
JP4493796B2 (ja) 2010-06-30
US6866890B2 (en) 2005-03-15
JP2001284344A (ja) 2001-10-12
EP1269528A1 (en) 2003-01-02
KR100752559B1 (ko) 2007-08-29
EP1269528B1 (en) 2012-06-20
US20040005408A1 (en) 2004-01-08
TW486762B (en) 2002-05-11

Similar Documents

Publication Publication Date Title
KR100752559B1 (ko) 유전체막의 형성 방법
JP4281082B2 (ja) 堆積前の表面調整方法
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
EP1449240B1 (en) Incorporation of nitrogen into high k dielectric film
US7528424B2 (en) Integrated circuitry
JP2004529489A (ja) 高誘電率ゲート絶縁層の形成方法
JP2005536063A (ja) Ｈｉｇｈ−ｋ金属酸化物の原子層堆積
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP2003218108A (ja) Ｍ−ＳｉＯＮゲート誘電体のＣＶＤデポジション
KR20050033831A (ko) 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치
US8044452B2 (en) Semiconductor device and method for manufacturing the same
JP4032889B2 (ja) 絶縁膜の形成方法
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
JPH0555198A (ja) 半導体装置の製造方法
KR20020002827A (ko) 반도체 소자의 게이트 제조방법
JP2010056582A (ja) 誘電体膜の形成方法
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR19990059057A (ko) 반도체 소자의 폴리실리콘층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20071105

Effective date: 20081031

FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee