DE1923279A1 - Transistor mit isolierter Steuerelektrode - Google Patents

Transistor mit isolierter Steuerelektrode

Info

Publication number
DE1923279A1
DE1923279A1 DE19691923279 DE1923279A DE1923279A1 DE 1923279 A1 DE1923279 A1 DE 1923279A1 DE 19691923279 DE19691923279 DE 19691923279 DE 1923279 A DE1923279 A DE 1923279A DE 1923279 A1 DE1923279 A1 DE 1923279A1
Authority
DE
Germany
Prior art keywords
control electrode
insulating layer
transistor
semiconductor body
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691923279
Other languages
English (en)
Inventor
Kuisl Dr Max
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19691923279 priority Critical patent/DE1923279A1/de
Priority to GB2005670A priority patent/GB1311685A/en
Publication of DE1923279A1 publication Critical patent/DE1923279A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Licentia Patent-Verwaltungs-GmbH Frankfurt/Main, Theodor-Stern-Kai 1
Heilbronn, den 25. 4. I969 PT-La/nae - HN 69/13
"Transistor mit isolierter Steuerelektrode"
Transistoren mit einer isolierten Steuerelektrode sind bekanntlich Feldeffekttransistoren, deren Kanalwiderstand durch eine Steuerelektrode variiert wird, die vom Halbleiterkörper durch eine Isolierschicht getrennt ist.. Solche Feldeffekttransistoren werden in der Literatur auch als MOS- oder MIS-Transistoren bezeichnet, wobei MOS die Abkürzung für "metal-oxide-semiconductor" und MIS die Abkürzung für "metal-isolator-semiconductor" bedeuten.
Die bekannten Transistoren mit isolierter Steuerelektrode bestehen aus einem Silizium-Halbleiterkrper mit einer SiOg-Schicht als Isolierschicht für die Steuerelektrode. Diese Transistoren haben jedoch den Nachteil, daß ihr Kanalwiderstand für manche Anwendungszwecke einen zu hohen Wert hat. So liegt der zur Zeit realisierbare Minimalwert des Kanalwiderstandes solcher Transistoren immerhin noch bei etwa 5o Ohm.
009852/1003
192327S
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Transistor mit isolierter Steuerelektrode anzugeben, dessen Kanalwiderständ wesentlich unter den bisher erzielbaren Werten liegt. Zur Lösung der gestellten Aufgabe wird nach der Erfindung vorgeschlagen, daß die Isolierschicht zwischen der Steuerelektrode und dem Halbleiterkörper aus Titandioxyd (TiO2), Niobpenfoxyd (NbgO-), Tantalpentoxyd (Ta O) oder Zirkondioxyd (ZrO ) besteht.
Die nach der Erfindung vorgeschlagenen Isolierschichten werden beispielsweise durch Hydrolyse der Metallhalogenide (TiCl4, NbCl , TaCl , ZrCl^) auf den Halbleiterkörper aufgebracht. Besteht der Halbleiterkörper des Transistors aus Silizium, so empfiehlt es sich, gemäß einer Weiterbildung der Erfindung den Halbleiterkörper nach dem Aufbringen der Isolierschicht in einer Sauerstoffatmosphäre zu tempern. Der Temperprozeß erfolgt beispielsweise bei einer Temperatur von 7oo bis looo C. Ein solcher Temperprozeß in einer Sauerstoffatmosphäre hat den Vorteil, daß durch ihn Sauerstoff in den Siliziumkörper diffundiert wird, und zwar durch die aufgebrachte Isolierschicht hindurch» Der Sauerstoff reagiert an der Phasengrenze zwischen der Isolierschicht und dem Silizium zu Siliziumdioxyd (SiO„), so daß an der Oberfläche des Silizium eine dünne SiO^-Schicht entsteht, die ver-
009852/1003
192327S
hindert, daß in unkontrollierbarer Weise unerwünschte
Oberflächenzustände in die Übergangsschicht Isolator-Halbleiter eingebaut werden. Die durch den Temperprozeß
unter der Isolierschicht entstehende SiO_-Schicht hat
dieselben vorteilhaften Eigenschaften wie die SiO -Grenzschicht , die bei einer direkten Oxydation von Silizium
entsteht.
Die auf die Isolierschicht aufzubringende Steuerelektrode aus Metall wird beispielsweise durch Hydrolyse der Metallhalogenide auf die Isolierschicht aufgebracht.
Die Erfindung wird im folgend·??, en einem Ausführungebeispiel näher erläutert.
Die Figur 1 zeigt einen Feldeffekttransistor, der aus einem Halbleiterkörper 1 aus Silizium mit einer isolierten Steuerelektrode sowie der Quellelektrode 2 und der Zugelektrode 3 besteht. Zur Herstellung der isolierten Steuerelektrode wird auf den Halbleiterkörper 1 eine Isolierschicht k aufgebracht, die nach der Erfindung aus TiO0,
dt
Nb2O , Ta2O oder ZrO3 besteht. Das Aufbringen der Isolierschicht k erfolgt beispielsweise durch Hydrolyse
von TiCl^, NbCl-, TaCl- oder ZrCl.. Zur Fertigstellung
der isolierten Steuerelektrode wird auf die Isolier-
Q09852/1003
192327S
schicht 4 noch die Steuerelektrode 5 aufgebracht, die aus einem Metall wie z.B. Aluminium, Gold oder Platin besteht. Das Aufbringen der Steuerelektrode 5 erfolgt durch Aufdampfen im Vakuum»
Soll verhindert werden, daß in die Übergangsschicht zwischen der Isolierschicht 4 und dem Siliziumkörper 1 unerwünschte Oberflächenzustände eingebaut werden, so wird der Transistor der Figur 1 in einer Sauerstoff- . atmosphäre einem Temperprozeß ausgesetzt, der beispielsweise bei einer Temperatur zwischen 7oo und looo C erfolgt. Bei diesem Temperprozeß entsteht gemäß der Figur zwischen dem Siliziumkörper 1 und der Isolierschicht 4 eine Siliziumdioxydschicht 6, die den Transistor der Figur 1 noch wesentlich verbessert.
009852/1003

Claims (5)

  1. Patentansprüche
    (l) JTransistor mit isolierter Steuerelektrode, dadurch gekennzeichnet, daß die Isolierschicht zwischen der Steuerelektrode und dem Halbleiterkörper aus Titandioxyd (TiOg), Niobpentoxyd (Nb2O-), Tantalpentoxyd (Ta_0_) oder Zirkondioxyd (ZrO3) besteht.
  2. 2) Transistor nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht.
  3. 3) Verfahren zum Herstellen eines Transistors nach Anspruch 1 oder 2, dadurch gekennzeichnet,daß die Isolierschicht durch Hydrolyse der Metallhalogenide (TiCIr, NbCl- oder ZrCIr) auf den Halbleiterkörper aufgebracht wird.
  4. k) Verfahren zum Herstellen eines Transistors nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß der Halbleiterkörper nach dem Aufbringen der Isolierschicht in einer Säuerstoffntmoephäre getempert wird.
  5. 5) Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Tempern bei einer Temperatur zwischen 7oo und looo C erfolgt.
    009852/1003
    Leerseite
DE19691923279 1969-05-07 1969-05-07 Transistor mit isolierter Steuerelektrode Pending DE1923279A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19691923279 DE1923279A1 (de) 1969-05-07 1969-05-07 Transistor mit isolierter Steuerelektrode
GB2005670A GB1311685A (en) 1969-05-07 1970-04-27 Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691923279 DE1923279A1 (de) 1969-05-07 1969-05-07 Transistor mit isolierter Steuerelektrode

Publications (1)

Publication Number Publication Date
DE1923279A1 true DE1923279A1 (de) 1970-12-23

Family

ID=5733486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691923279 Pending DE1923279A1 (de) 1969-05-07 1969-05-07 Transistor mit isolierter Steuerelektrode

Country Status (2)

Country Link
DE (1) DE1923279A1 (de)
GB (1) GB1311685A (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2405620A1 (de) * 1974-02-06 1975-08-07 Siegenia Frank Kg Ecklager, insbesondere fuer drehkippfenster, -tueren o.dgl.
EP0077200A2 (de) * 1981-10-09 1983-04-20 Fujitsu Limited Verfahren zur Herstellung von isolierenden Schichten in Halbleiteranordnungen
DE3235177A1 (de) * 1982-09-23 1984-03-29 Lapp-Finze Eisenwarenfabriken AG, 8401 Karlsdorf, Graz Ecklager eines drehkippfluegels
FR2545989A1 (fr) * 1983-05-10 1984-11-16 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'enrichissement
US6084280A (en) * 1998-10-15 2000-07-04 Advanced Micro Devices, Inc. Transistor having a metal silicide self-aligned to the gate
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
US6222240B1 (en) * 1998-07-22 2001-04-24 Advanced Micro Devices, Inc. Salicide and gate dielectric formed from a single layer of refractory metal
US6410967B1 (en) 1998-10-15 2002-06-25 Advanced Micro Devices, Inc. Transistor having enhanced metal silicide and a self-aligned gate electrode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2405620A1 (de) * 1974-02-06 1975-08-07 Siegenia Frank Kg Ecklager, insbesondere fuer drehkippfenster, -tueren o.dgl.
EP0077200A2 (de) * 1981-10-09 1983-04-20 Fujitsu Limited Verfahren zur Herstellung von isolierenden Schichten in Halbleiteranordnungen
EP0077200A3 (en) * 1981-10-09 1985-09-18 Fujitsu Limited Producing insulating layers in semiconductor devices
DE3235177A1 (de) * 1982-09-23 1984-03-29 Lapp-Finze Eisenwarenfabriken AG, 8401 Karlsdorf, Graz Ecklager eines drehkippfluegels
FR2545989A1 (fr) * 1983-05-10 1984-11-16 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'enrichissement
EP0128062A1 (de) * 1983-05-10 1984-12-12 Thomson-Csf Feldeffekttransistor vom Anreicherungs-Typ
US4612560A (en) * 1983-05-10 1986-09-16 Thomson-Csf Field effect transistor operating in the enhancement mode
US6222240B1 (en) * 1998-07-22 2001-04-24 Advanced Micro Devices, Inc. Salicide and gate dielectric formed from a single layer of refractory metal
US6140167A (en) * 1998-08-18 2000-10-31 Advanced Micro Devices, Inc. High performance MOSFET and method of forming the same using silicidation and junction implantation prior to gate formation
US6084280A (en) * 1998-10-15 2000-07-04 Advanced Micro Devices, Inc. Transistor having a metal silicide self-aligned to the gate
US6410967B1 (en) 1998-10-15 2002-06-25 Advanced Micro Devices, Inc. Transistor having enhanced metal silicide and a self-aligned gate electrode

Also Published As

Publication number Publication date
GB1311685A (en) 1973-03-28

Similar Documents

Publication Publication Date Title
DE69213094T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
DE1614540A1 (de) Halbleiteranordnung
DE2704626A1 (de) Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE1923279A1 (de) Transistor mit isolierter Steuerelektrode
DE3785699T2 (de) Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1923265A1 (de) Verfahren zum Herstellen eines Transistors mit isolierter Steuerelektrode
DE3032364C2 (de) Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE10230674B4 (de) Halbleiterkondensator und damit aufgebauter MOSFET
DE2049904A1 (de) Heizrohre fur die Bearbeitung von Halb leitervorrichtungen
DE2856692C2 (de)
DE1614815A1 (de) Halbleiteranordnung
DE2454499A1 (de) Verfahren zum dotieren eines halbleiterkoerpers durch diffusion
DE2021923A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2104776A1 (de) Halbleitervorrichtung mit einem Halb leiterbauelement in einer isolierten Halb leiterzone
DE2102919A1 (de) Halbleiterbauelement mit verringerter Grenzflachenladung
AT229368B (de) Verfahren zur Herstellung eines elektrischen Kontaktes an einer oxydüberzogenen Halbleiterscheibe
DE3148807C2 (de) Halbleiterspeicheranordnung
DE2356975A1 (de) Feldeffekt-transistor
DE2041819A1 (de) Herstellungsverfahren fuer integrierte Schaltungen
DE1769396A1 (de) Halbleiteranordnung
DE977341C (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1439685C (de) Diode mit einer Metall-Halbleiter-Sperrschicht