DE1769396A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1769396A1
DE1769396A1 DE19681769396 DE1769396A DE1769396A1 DE 1769396 A1 DE1769396 A1 DE 1769396A1 DE 19681769396 DE19681769396 DE 19681769396 DE 1769396 A DE1769396 A DE 1769396A DE 1769396 A1 DE1769396 A1 DE 1769396A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon nitride
semiconductor
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19681769396
Other languages
English (en)
Inventor
Sewell Jun Frank Anderson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1769396A1 publication Critical patent/DE1769396A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

DIPL-ING. GÜNTHER KOCH DR. TINO HAIBACH
8MUNCHEN2, 17· Mai 1908 UNSERZEiCHEN: 11
Sperry Rand Corporation, New York N.Y., USA
Halbleiteranordnung
Die Erfindung betrifft Halbleiteranordnungen.
In den vergangenen Jahren wurde der Verbesserung der Planartransistor-Technologie große Aufmerksamkeit gewidment, insbesondere hinsichtlich der Verwendung von Siliciumoxyd als Diffusionsmaske sowie als Passivierungsmaterial für die pn-Schichten. Die Erfahrung hat gezeigt, daß Siliciumoxyd eine Reihe von Nachteilen aufweist, insbesondere hinsichtlich der verhältnismäßig hohen Temperaturen und langen Zeitdauern die zum Aufwachsen von Siliciumoxyd erforderlich sind und die Gefahr störender Beeinträchtigung von in dem Halbleitersubstratkörper vorhandeien pn-Schicht-Profilen mitsichbringen, sowie
/elektrischen auch hinsichtlich der verhältnismäßig schlechten'Stabilität
von Siliciumoxyd.
Ein wesentlicher Fortschritt in Richtung auf die Vermeidung dieser Nachteile wurde durch die Verwendung von Siliciumnitrid m Stelle von Siliciumoxyd als Material für die Diffusions-
masken und zur pn-Schicht-Passivierung erzielt. Nähere Einzelheiten der durch die Verwendung von Siliciumnitrid an Stelle von Silioiumoxyd erzielten Vorteile und der Verfahren zur Abscheidung von Siliciumnitrid bei verhältnismäßig niedrigen Temperaturen auf Halbleiter- und sonstigen Substratkörpern
sind in dem Patent (Patentanmeldung S 104 415 VIb/48b)
sowie in dem Patent (Patentanmeldung S 110 396 VIII(/21g)
der gleichen Anmelderin erläutert.
Die laufende Vervollkommnung und Verfeinerung der Verfahren zur Abscheidung von Siliciumnitrid auf Halbleitersubstratkörpern hat zu der Beobachtung geführt, daß die Vorteile, welche die Verwendung von Siliciumnitrid an sich bietet, nicht vollständig in reproduzierbarer Weise ausnutzbar sind, sofern nicht besondere Maßnahmen zur Vorbereitung der Oberfläche des Halbleitersubstratkörpers vor der Abscheidung des Siliciumnitrids getroffen werden. Werden derartige Maßnahmen unterlassen, so treten an der Grenzfläche zwischen dem Siliciumnitrid und dem Halbleitersubstrat Oberflächenladungen von veränderlicher Ladungsdichte auf, welche zu unerwünschten elektrischen Eigenschaften und Instabilitäten führen.
Die Erfindung betrifft somit näherhin eine Halbleiteranordnung mit einem Substrat aus einem Halbleitermaterial, auf dessen einer Oberfläche eine Schicht aus einem isolierenden Material vorgesehen ist. Insbesondere betrifft die Erfindung Halbleiteranordnungen dieser Art, bei welchen in dem Halbleiterkörper
ο ο ο ' : ' i Q e; 'j
wenigstens eine pn-Schicht enthalten ist, deren Rand sich bis an die Oberfläche des Halbleitermaterials erstreckt und von der erwähnten isolierenden Schicht im Sinne einer Passivierungsschicht überdeckt wird.
Durch die Erfindung sollen die geschilderten Nachteile bei
ganz
der Verwendung einer ganz aus Siliciumoxyd oder/aus Siliciumnitrid bestehenden Isolierschicht vermieden und insbesondere die sich aus dem Auftreten wechselnder Oberflächenladungsdichten ergebenden Beeinträchtigungen und Instabilitäten in einfacher Weise vermieden werden.
Zu diesem Zweck ist gemäß der Erfindung vorgesehen, daß die Schicht aus dem isolierenden Material aus einer unteren Schicht aus Siliciumoxyd von wenigstens- etwa 100 S Dicke und einer auf dieser unteren Schicht aufgebrachten oberen Schicht aus Siliciumnitrid besteht und die Gesamtdicke der unteren und der oberen Schicht nicht größer als etwa 1500 S ist.
Die Erfindung betrifft auch ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung, bei welchem zunächst wenigstens eine pn-Schicht in dem Halbleitersubstrat erzeugt wird, deren Rand sich bis zur Oberfläche des Halbleitersubstratkörpers erstreckt und wobei gemäß der Erfindung vorgesehen ist, daß man zunächst die Oberfläche des Halbleitersubstratkörpers zur Bildung einer den pn-Schiehtrand bedeckenden unteren Schicht aus Siliciumoxyd von wenigstens etwa 100 S Dicke oxydiert
1 0 9 8 2 » /■ ! 3 h 3
und sodann auf diese untere Schicht eine obere Schicht aus Siliciumnitrid in einer Dicke abscheidet, daß die Gesamtdicke aus der unteren und der oberen Schicht nicht größer als etwa 1500 8 ist.
Ddie Erfindung beruht auf der Erkenntnis, daß Oberflächenladungen an der Grenzfläche zwischen Siliciumnitrid und einer Halbleiteroberfläche sich durch die Verwendung einer Zwischenschicht aus Siliciumoxyd von wenigstens etwa 100 8 Dicke zwischen der Siliciumnitrid-Passlvierungsschicht und dem Halbleitersubstratkörper, beispielsweise dem Siliciumkörper, weltgehend verringern und stabilisieren lassen. Allgemein gesprochen soll die Dicke der Siliciumoxydschicht einerseits genügend groß sein, um jede direkte Halbleiter/Siliciumnitrid-Grenzfläche zu verhindern, andererseits soll die Siliciumoxydzwischenschlcht jedoch nicht so dick sein, daß hierdurch die eingangs erwähnten unerwünschten Eigenschaften des Siliciiumoxyds in nennenswertem Ausmaße auftreten. Eine Dicke von etwa 100 8 ist ausreichend; vollkommen zufriedenstellende Ergebnisse wurden mit Dicken von etwa 450 8 und darüber erzielt.
Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 in schematischer Darstellung einen Metall-Isolator-Halbleiter-Kondensator ("metal-insulator-semiconductorr Kondensator, im folgenden auch als MIS-Kondensator
bezeichnet), mit einer Siliciumoxyd-Zwischenschicht zwischen
109839/1353 ./.
einer Si Ii ciuinni trids chi cht und einem Siliciumsubstrat.
Fig. 2 eine experimentell aufgenommene Kapazitäts-ZSpannungskennlinie des Kondensators aus Fig. 1, wobei, der Halbleiter vom η-Typ ist,
Fig. 5 eine Schar von Kapazitäts-ZSpannungskennli^nien, wie sie sich bei Anlegung verschiedener Vorspannungen an einen Kondensator von dem in Fig. 1 gezeigten Typ, jedoch ohne Siliciumqxyd.zwlschenschicht ergeben,
Fig. 4 eine Schar von Kapazitäts-ZSpannungs-Kennlinien, wie sie sich beim Anlegen verschiedener Vorspannungen an den in Fig. 1 gezeigten Kondensator mit der erfindungsgemäßen Siliciumoxyd-Zwischenschicht ergeben, ,
Fig. 5 eine schematische Darstellung eines Feldeffekttransistors,
en
dessZTorelektrode gemäß dem Kondensatoraufbau nach Fig.l ^ ausgebildet ist.
Unter den verschiedenen Eigenschaften von Halbleiteroberflächen und Halbleiter-Isolator-Grenzflächen, die eingehend studiert wurden, haben elektrische Aufladungsphenomene vielleicht die größte Aufmerksamkeit auf sich gezogen. Oberflächenladungen an einer Halbleiteroberfläche wurden bis ins Detail gehend untersucht im Wege von Feldeffektmessungen, Oberflächen-Rekombinationsmessungen sowie Oberflächen-Photospannungs-Messungen. Neuerlich
109839/1353
wurden Messungen der Abhängigkeit der Kapazität von der Spannung an einem Metall-Isolator-Halbleiter-Kondensator (im folgenden als MIS-Kondensator bezeichnet) zur Untersuchung von Oberflächenladungserscheinungen herangezogen. Der Aufbau des MIS-Kondensators ist in diesem Zusammenhang besonders bedeutsam, da er vielen neuzeitlichen Halbleiteranordnungen zugrunde liegt. Beispielsweise bildet diese Struktur des MIS-Kondensators die Torelektrode eines MIS-Translstors. Au_ßerdem kann der MIS-Kondensator wegen seiner spannungsabhängigen Kapazität äußerst nützlich als ein nicht-lineares passives Schaltungselement sein. Ein MIS-Kondensator weist eine Metallelektrode, eine Isolierschicht sowie einen Halbleiter-Substrat- bzw. Trägerkörper (beispielsweise Silicium) auf. Das Vorspannpotential für den Kondensator wird zwischen einem mit der Metallelektrode verbundenen Anschluß und Masse angelegt.
Das Verfahren der Heranziehung von Kapazitats-Spannungs-Messungen zur Bestimmung elektrischer ßrenzflachenphenomene ist in der Fachwelt wohl bekannt. Eine frühzeitige Beschreibung dieses Verfahrens findet sich in dem Aufsatz "An Investigation of Surface States at a Silicon/Silicon Oxide Interface Employing Metal -Oxide-Silicon Diodes" von L.M. Terman in "Solid-State Electronics, Bd. 5, September-October 19-62, S..285-299". Eine typische Kapazitäts-/Spannungs-Kurve eines MIS-Kondensators ist in Fig. 2 dargestellt. Es sei darauf hingewiesen, daß die Offset-Spannung V ein Maß für Zwischenschichtzustände und feste
° des
Ladungszentren in der Isolierschicht/MIS-Kondensators ist.
109 839/1353
Die Zwischenschichtzustände sind elektrische Zentren, deren Ladung eine Funktion der an den Kondensator angelegten Vorspannung ist, während die festen Ladungszentren von der angelegten Spannung unabhängig sind. Die Offset-Spannung ist zweckmäßig als der Spannungswert im Schnittpunkt der an die Kapazitäts-/Spannungskurve gelegten Tangenten 7 und 8 definiert. Der Betrag der Offset-Spannung ist somit ein Maß für die Zwischenschichtzustände und festen Ladungszentren, und die Stabilität der Offsetspannung ist ein Maß der Stabilität der Zwischenschicht.
Wie eingangs erwähnt, hat man gefunden, daß an der Grenzfläche zwischen Siliciumnitrid und Silicium eine hohe Oberflächenladungsdichte herrscht, sofern nicht besondere Maßnahmen zur Vorbereitung der Oberfläche des Siliciumsubstrats vor der Aufbringung des Siliciumnitrids getroffen werden. Der Erfindung liegt die Erkenntnis zugrunde, daß die Oberflächenladungen durch die Anwendung einer Zwischenschicht aus Siliciumoxid von
,etwa
wenigstens 100 8 Dicke zwischen der Siliciumnitridschicht und dem Siliciumsubstrat weitgehend verringert und stabilisiert werden können. Diese Herabsetzung und Stabilisierung der Oberflächenladung konnte experimentell durch identische Testversuche an 5 Sätzen von MIS-Kondensatoren nachgewiesen werden, von denen jeder eine Gesamt-Isolierschicht von I5OO 8 Dicke zwischen der Metallelektrode und dem Siliciumsubstrat besaß. Die 5 Sätze von Kondensatoren waren im übrigen gleichartig mit
109823/1353
dem einzigen Unterschied, daß bei einem Satz die Isolierschicht ganz aus Siliciumnitrid bestand, währenji die anderen H- Sätze wie aus Fig. 1 ersichtlich, ausgebildet waren, in welcher die Metallelektrode bei 1, das Halbleitersubstrat bei 3 und der äußere Anschluß bei 4 dargestellt sind. Die Isolierschicht 2 bestand aus einer Hauptschicht aus Siliciumnitrid 5 auf einer Mebenschicht von entsprechend geringerer Dicke aus Siliciumoxyd 6. Unter den angegebenen Bedingungen herrscht eine Ladungs-
11 —2
dichte von etwa 1,8 χ 10 em je Volt Spannungsversetzung der Kapazitäts-/Spannungskurve des betreffenden MIS-Kondensators gegenüber dem Null-Wert. Diese Ladungsdichte ist es, welche die "Einschalt"-Spannung für Feldeffekttransistoren mit isolierter Torelektrode beeinflussen, wobei es letzQ-ich erwünscht ist, diese Spannung kontrollierbar und reproduzierbar zu machen.
In der ersten Spalte der folgenden Tabelle sind die Offset-Spannungen angegeben, wie sie jeweils an 10 MIS-Kondensatoren gemessen wurden, deren jeder eine ganz aus Siliciumnitrid bestehende Isolierschicht von 1500 8 Dicke besaß. Jeder dieser Kondensatoren war aus n-Silicium-Substratkörpern von etwa 10 0hm-
/und
cm spezifischem Widerstand^Hl ^-Kristallorientierung hergestellt. In der zweiten Spalte der Tabelle sind die Offsetspannungen aufgeführt, wie sie an 22 MIS-Kondensatoren des in Fig. 1 gezeigten Typs gemessen wurden, bei welchem jeweils jedes Siliciumsubstrat zunächst in Gegenwart von reinem Sauerstoff 15 Sekunden lang bei 120O0C oxydiert wurde. Nach dieser Oxydationsbehandlung wurde Siliciumnitrid auf dem Siliciumoxyd abge-
1098'J 9/1353
schieden, bis zu einer Gesamtdicke von etwa 1500-8 einschließlich der Silici.umoxydschicht. In der j5. und 4. Spalte der Tabelle sind die Offsetspannungen für 21 bzw. 5 Kondensatoren aufgeführt, die in gleicher Weise wie die Kondensatoren von Spalte 2 hergestellt waren, mit dem Unterschied, daß die Dauer der Oxydationsbehandlung bei der Herstellung der Kondensatoren im Falle der Spalte 3 50 Skunden und im Falle der Spalte 4 60 Sekunden betrug. In Spalte 5 schließlich sind die Offsetspannungen von 9 MIS-Kondensatoren der in Fig. 1 gezeigten Art angegeben, wobei jeweils jedes Siliciumplättchen zunächst in Gegenwart eines Gemische von 1% Stickstoffoxyd in Argon 15 Minuten lang bei 12000C oxydiert wurde. Sodann wurde Siliciumnitrid auf dem Siliciumoxyd bis zu einer Gesa^dicke von 1500 8 einschließlich der Siliciumoxydschicht abgeschieden. Man darf annehmen, daß die Oxydationsbehandlungen von 15 Sekunden bzw. 30 Sekunden Dauer eine Siliciumoxydschicht von etwa 100 8 bzw. etwa 250 8 Dicke auf dem betreffenden Siliciumplättchen ergeben, während die Oxydationsbehandlung von 60 Sekunden mit reinem Sauerstoff bzw. die 15-minütige Oxydation mit dem 1$ Stickstoffoxyd enthaltenden Gemisch Siliciumoxydschichten von etwa 300 8 bis etwa 400 8 Dicke auf dem betreffenden Siliciumplättchen ergeben.
1098 39/1353
MIS-Kondensa
toren mit einer
ganz nur aus
Siliciumnitrid
bestehenden
Isolierschicht
MIS-Kondensatoren mit einer aus Siliciumnitrid
und Siliciumoxyd bestehenden Isolierschicht
Oxydati
onsbehand
lung von
30 Sek.bei
1200°Cmit
reinem Op
Oxydations-
behandlung
von 6o Sek.
bei 12000C
mit reinem
°2
Oxydations
taehandlung
von 15 Min.
bei 12000C
mit 1% N2O
, Vo Oxydati-
onsbehand-
lung von
15 Sek.bei
1200°C mit
reinem Op
Vo Vo Vo
-6.5 Vo -3.4 -3.6 -2.0
-2.5 -4.8 -1.1 -2.4 -2.0
-7.5 -1.5 -1,4 -2.5 -1.0
-2.5 -2.0 -3.0 -2.5 -1.5
-2.0 -1.2 -2.6 -2.0 -1.5
-7.0 -1.6 -2.1 -1.5
-7-5 -2.0 -0.8 -1.5
-6.0 -2.6 -0.8 -1.5
-4.0 -1.1 -1.6 -2.5
-10.0 -1.2 -1.9
-1.2 -1.5
-0.5 -1.3
0.0 -1.0
-2.5 -2.0
-2,2 -2,1
-2.1 -2.1
-1.0
-1.1
109839, -2.4
-3.2
-1.8
-1.5
-1.5
-1.3
/1353 -0.4
-1.0
-1.2
-0.8
Aus der vorstehenden Tabelle ist ersichtlich, daß die Offsetspannungen bei den Kondensatoren mit einer Siliciumoxyd-Zwischenschicht zwischen dem Siliciumnitrid und dem Siliciumsubstrat wesentlich niedriger und gleichförmiger sind als die Offsetspannungen der MIS-Kondensatoren, deren Isolierschicht ganz ausschließlich aus Siliciumnitrid bestand. Beispielsweise betrug die maximale Änderungen zwischen den Offsetspannungen der Kondensatoren mit ganz aus Nitrid bestehender Zwischenschicht 8 Volt, während die entsprechenden maximalen Änderungen der Kondensatoren mit Siliciumoxyd-Zwischenschicht 4,8 Volt, 2,6 Volt,
1.6 Volt bzw. 1,5 Volt betrugen. Desweiteren betrug der durchschnittliche Mittelwert der Offsetspannungen der Kondensatoren mit ganz aus Nitrid bestehender Zwischenschicht 5*6 Volt, während die Mittelwerte der Offsetspannungen für die Kondensatoren mit Siliciumoxyd-Zwischenschicht 1,7 Volt, 1,7 Volt, 2,6 Volt bzw,
1.7 Volt betrugen.
Es ist nicht nur von Bedeutung, daß die Oberflächenzustände an der Grenzschicht zwischen der Siliciümnitridschicht und dem Siliclumsubstrat hinsichtlich der Reproduzierbarkeit stabilisiert werden, sondern es ist auch erwünscht, daß die Oberflächenzustände hinsichtlich der Anlegung von Vorspannpotentialen stabilisiert werden. Die Figuren 3 und 4 veranschaulichen die der Anlegung eines elektrischen Felds nahe dem Durchbruchpotentiäl zuzuschreibende Verschiebung der Kapazitäts-/Spannungs-Kennlinien der MIS-Kondensatoren mit ganz aus SiIiciumnitrit bestehender
109839/1353
Isolierschicht bzw. der MIS-Kondensatoren mit Siliciumoxyd-Zwischenschicht. Die in Fig. 3 graphisch dargestellten Daten wurden an einem MIS-Kondensator gemessen, dessen Isolierschicht aus Siliciumnitrid mit einer Dicke von 1500 8 auf einem Siliciumsubstrat abgeschieden war. Die in Fig. 4 graphisch dargestellten Daten wurden mit einem MIS-Kondensator erhalten, dessen Isolierschicht aus Siliciumnitrid bestand, das auf eine durch Oxydation des Siliciumsubstrats mit reinem Sauerstoff während 60 Sekunden bei 12000C erhaltene Schichtdicke von Siliciumoxyd abgeschieden wurde. Die Gesamtdicke der Siliciumoxyd-Zwischenschicht und der Siliciumnitrl^chicht betrug 15OO 8 . Kurve 9 in Fig. 3 stellt die Kapazitäts-/Spannungskennlinie des MIS-Kondensators mit ganz aus Siliciumnitrid bestehender Isolierschicht vor dem Anlegen irgendeiner elektrischen Vorspannung dar. Die Kurven 10 und 11 geben die beim Anlegen einer Vorspannung von -45 Volt bzw. +45 Volt während einer Periode von 60 Sekunden erhaltenen verschobenen Kennlinien wieder. Entsprechend zeigt Kurve 12 in Fig. 4 die Kapazitäts-/Spannungs-Kennlinie des MIS-Kondensators mit der Siliciumoxyd-Zwischenschicht vor dem Anlegen einer elektrischen Vorspannung. Die Kurven 13 und 14 geben die verschobenen Kennlinien, wie sie sich beim Anlegen von -45 Volt bzw. +45 Volt während einer Periode von 60 Sekunden ergeben. Beide Kondensatorren wurden unter Verwendung von n-Siliciumsubstratkörpern mit einem spezifischen Widerstand von etwa 10 Ohm-cm und mitwill />Kristallorientierung hergestellt. Die Kurvendarstellungen in den Figuren 3 und 4 sind im gleichen Spannungsmaßstab gezeichnet und
1 0 9 8 3 9 / 1 3 b 3
zeigen klar die wesentlich verbesserte Stabilität gegenüber der Anlegung elektrischer Potentiale, wie sie die MIS-Kondensatoren mit Siliciumoxyd-Zwischenschicht zeigen.
Die vorteilhaften Eigenschaften., wie sie sich aus den in der vorstehenden Tabelle, aufgeführten Daten und den graphischen Darstellungen der Figuren 3 und 4 ergeben, können in einem Feldeffekttransistor mit isolierter Torelektrode ausgenutzt werden, bei welchem der MIS-Kondensator die Torelektrode bildet. Fig. 5 zeigt eine schematische Darstellung eines derartigen Feldeffekttransistors; eine Siliciumnitria-schicht 15 und eine Silioiumoxydschicht 16 dienen als die Isolierschicht der Torelektrode und gleichzeitig als Passivierungsschicht für die pn-Schichtränder der Quelle-pn-Sdieht VJ und der Senke-pn-Schicht 18/An der Quelle-Elektrode 19, der Torelektrode 20 und der Senke-Elektrode 21 werden die Betriebspotent'iale angelegt. Es sei daraufhingewiesen, daß die Siliciumoxydschicht bei dem beschriebenen Ausführungsbeispiel bei einer verhältnismäßig hohen Temperatur von ' 1200°C hergestellt wird/ wenngleich auch niedrige^Temperaturen bei entsprechend längerer Oxydationsdauer angewendet werden können.
Die Siliciumnitridschicht 5 bei dem Kondensator gemäß Fig. 1 bzw. die Siliciumnitridschicht 15 bei dem Feldeffekttransistor gemäß Fig. 5 kann nach den Verfahren hergestellt werden, wie sie beispielsweise in Patent . .., ... (Patentanmeldung S 104 415 VIb/48b) (Siliciumnitrid)
+ Außerdem dienen die Schichten 15 und 16 als Diffusions.maske im Verlauf der Herstellung der Quelle-pn-Schicht 17 und m/ der Senke-pn-Schicht 18 +
109839/1353
oder in dem Patent (Patentanmeldung S 110 396 VIIIc/21g)
/(sauerstoffhaltiges Siliciumnitrid)
der gleichen Anmelderin beschrieben sind. Die Bezeichnung "Siliciumnitrid" in den folgenden Patentansprüchen soll daher sowohl Siliciumnitrid als solches als auch sauerstoffhaltiges Siliciumnitrid umfassen.
Patentansprüche:
109839/ 1353

Claims (5)

Patentansprüche:
1) Halbleiteranordnung mit einem Substrat aus einem Halbleitermaterial, auf dessen einer Oberfläche eine Schicht aus einem isolierenden Material vorgesehen ist, dadurch g e k e η nz ei c h η e t, daß die Schicht aus dem isolierenden Material aus einer unteren Schicht (6,16) aus Siliciumoxyd von wenigstens etwa 100 8 Dicke und einer auf dieser unteren Schicht aufgebrachten oberen Schicht (5*15) aus Siliciumnitrid besteht und die Gesamtdicke der unteren und der oberen Schicht nicht größer als etwa 15OO 8 ist.
2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der unteren Schicht (6,l6) nicht größer als etwa 450 8 ist.
3) Halbleiteranordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine auf der Oberseite der Isolierschicht vorgesehene Metallelektrode (1).
4) Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 3* dadurch gekennzeichnet, daß man zur Herstellung der erwähnten Isolierschicht zunächst die Oberfläche des Halbleitersubstrats bei 12000C mit Sauerstoff behandelt und sodann Siliciumnitrid auf der so oxydierten Oberfläche abscheidet.
./■ 10 9839/1353
5) Verfahren nach Anspruch k, dadurch gekennzeichnet, daß die Sauerstoffbehandlung während einer Zeitdauer von etwa 15 Sekunden bis etwa 60 Sekunden vorgenommen wird.
109839/1353
DE19681769396 1967-05-19 1968-05-17 Halbleiteranordnung Withdrawn DE1769396A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US63980867A 1967-05-19 1967-05-19

Publications (1)

Publication Number Publication Date
DE1769396A1 true DE1769396A1 (de) 1971-09-23

Family

ID=24565630

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681769396 Withdrawn DE1769396A1 (de) 1967-05-19 1968-05-17 Halbleiteranordnung

Country Status (5)

Country Link
DE (1) DE1769396A1 (de)
FR (1) FR1565865A (de)
GB (1) GB1208077A (de)
NL (1) NL158656B (de)
SE (1) SE350651B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE337430B (de) * 1969-11-17 1971-08-09 Inst Halvledarforskning Ab
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit

Also Published As

Publication number Publication date
NL158656B (nl) 1978-11-15
FR1565865A (de) 1969-05-02
GB1208077A (en) 1970-10-07
SE350651B (de) 1972-10-30
NL6807032A (de) 1968-11-20

Similar Documents

Publication Publication Date Title
DE2805170C2 (de)
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1437435C3 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1807857A1 (de) Metall-Halbleitertransistor
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE1589785A1 (de) Feldeffekttransistor
DE3219888A1 (de) Planares halbleiterbauelement und verfahren zur herstellung
DE2629468A1 (de) Temperaturkompensierter oszillator
DE2837433C2 (de) Flüssigkristall-Anzeigetafel in Matrixanordnung
DE2355661C3 (de) Magnetempfindliches Dünnschichthalbleiterbauelement und Verfahren zu seiner Herstellung
DE1514003B2 (de) Elektrischer kondensator
DE1769396A1 (de) Halbleiteranordnung
DE1489052C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2247162A1 (de) Verfahren zur bestimmung der ladungsdichte in einer isolierschicht
DE1514082C3 (de) Feldeffekt-Transistor
DE2261522A1 (de) Halbleiterspeichereinheit
DE2444906C3 (de) MNOS-Speicher-FET
DE1614146A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2343206C2 (de)
DE2044792A1 (de) Feldeffekt-Transistor
EP0171445A1 (de) Monolithisch integrierte Schaltung mit einem integrierten MIS-Kondensator
DE1764756A1 (de) Duennschicht-Feldeffekt-Halbleiterbauelement
DE2508833C3 (de) Ladungsgekoppeltes Halbleiterbauelement nach dem Eimerkettenprinzip
DE1439268C (de) Integrierte Halbleiterschaltungsan Ordnung

Legal Events

Date Code Title Description
8130 Withdrawal
8127 New person/name/address of the applicant

Owner name: SPERRY CORP., 10104 NEW YORK, N.Y., US