DE2261522A1 - Halbleiterspeichereinheit - Google Patents

Halbleiterspeichereinheit

Info

Publication number
DE2261522A1
DE2261522A1 DE19722261522 DE2261522A DE2261522A1 DE 2261522 A1 DE2261522 A1 DE 2261522A1 DE 19722261522 DE19722261522 DE 19722261522 DE 2261522 A DE2261522 A DE 2261522A DE 2261522 A1 DE2261522 A1 DE 2261522A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
substrate
semiconductor substrate
transition area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722261522
Other languages
English (en)
Other versions
DE2261522C3 (de
DE2261522B2 (de
Inventor
Susumu Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2261522A1 publication Critical patent/DE2261522A1/de
Publication of DE2261522B2 publication Critical patent/DE2261522B2/de
Application granted granted Critical
Publication of DE2261522C3 publication Critical patent/DE2261522C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

LiATSUSKITA ELECTROIiIOS C0HP0HAEC0N Osaka, Japan
Die Erfindung bezieht sich auf eine Speichereinheit, die einen oder mehrere Halbleiter einbegreift, und insbesondere auf eine Speichereinheit in Form eines Schi chtenge füge s Metall/lsolator/-Halbleiter zur Speicherung von Informationssignalen.
Bekannte Speichereinheiten dieser allgemeinen Art sind u.a. Speicherelemente vom Magnetkerntyp, bei denen man sich also der magnetischen Hysterese bedient, oder auch Speichermittel, die auf dem Grundprinzip des Transi stor-Zweipunktbe triebe s beruhen. Vorrichtungen der erstgenannten Art sind mit dem Mangel einer langen Ansprechzeit behaftet, die bis zu 10 bis 10~ Sekunden beträgt, wobei zudem leicht der Fall eintreten kann, daß es beim Auslesen zu Spei eher störungen kommt, wohingegen Vorrichtungen der letztgenannten
—8
Art zwar eine kurze Ansprechzeit von 10~ Sekunden haben, aber zur
Aufrechterhaltung des Speicherzustandes mit Strom versorgt werden müssen und pro Bit 6 bis 8 Transistoren erfordern, was ihren praktischen
309828/0728
- 2 -tischen 7/ert beeinträchtigt. 226 1 52Z
Bei einigen der neuerdings entwickelten Spei ehe reinhex ten dieser Art ist ein Feldeffekttransistor als Halbleiterschaltelement vorgesehen. Die Herstellung des Feldeffekttransistors erfordert jedoch ein hochqualifiziertes Fachkönnen und außerdem ist auch die Abtastschaltung zum Lesen und Kinschreiben eines Spei eher signals so kompliziert, daß hierfür zahlreiche Schaltelemente erforderlich sind und der Schaltungsaufbau fast einer Transi stör schaltung gleicht.
Die Erfindung hat demgemäß zur Aufgabe , eine einfach aufgebaute Speichereinheit mit einem Halbleitermaterial zu schaffen.
7/eiterhin hat die Erfindung zur Aufgabe, eine Speichereinheit zu schaffen, bei der im Unterschied zu den bekannten Vorrichtungen ztir Aufrechterhaltung eines halbpermanenten Speicherzustandes keine Stromversorgung erforderlich ist und bei der darüber hinaus als aktives Element fur jeweils ein Bit praktisch nur ein Speicherelement vorgesehen ;u sein braucht.
Im Rahmen der Erfindung weist ein Halbleitersubstrat an seiner Oberfläche einen Übergangsbereich auf, der sich im Leitfähigkeitstyp von dem Substrat unterscheidet, wobei auf einen Teil der Oberfläche des Substrats in der Nähe des Übergangsbereichs eine erste Isolierschicht aufgebracht ist, deren Stärke so begrenzt ist, daß sie von Ladungsträgern durchschlagen werden kann, wiihrend auf dieser ersten Isolierschicht eine zweite Isolierschicht mit einem Einfangniveau ausgeformt iat. Das Anlegen eines elektrischen Feldes bewirkt einen Übertritt der in der zweiten Isolierschicht eingefangenen Ladungsträger durch die erste Isolierschicht zur Oberfläche des Substrats, so daß sich in der Substratoberfläche eine Inversionsschicht bildet, die mit dem übergangsbereich verbunden ist, wodurch der durch den Übergangsbereich fließende Rückwärtsstrom zunimmt. Die Arbeitsweise der erfindungsgemäßen Vorrichtung ist sehr einfach, da das Einschreiben eines Signals durch Anlegen eines elektrischen Feldes an die Isolierschichten vorgenommen wird. Auch das Auslesen eines Signals, das halbpermanent gespeichert wird, sofern es nicht gelöscht wird, kann in einfacher Weise erfolgen.
309828/0728
Die obigen und weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung der Erfindung se inzeihe i te η anhand der bei gegebenen Zeichnungen. Darin zeigen:
Hg0 1 eine schematisierte Schnittdarstellung einer Ausführungsform der Erfindung*
Fig. 2 eine schematische Darstellungeines Schaltungsaufbaus zur Erläuterung des Arbeitsprinzips der erfindungsgemäßen Vor richtung j
Fig. 3 ein Kennliniendiagramm der in Figo 1 gezeigten erfindungsgemäßen Vorrichtung}
4 eine schematisierte Schnittdarstellung einer anderen Ausführungsforia der Erfindung}
Figo 5 einen Schaltungsaufbau zur Erläuterung des Arbeitsprinzips der erfindungsgemäßen Vorrichtung?
Figo 6 ein Kennliniendiagramm der in Figo 5 gezeigten erfindungsgemäßen Vorrichtung;
Fig. 7 eine schematisierte Schnittdarstellung einer weiteren Ausführungsform der Erfindung» und
Fig. 8 ein Kennliniendiagramm der Vorrichtung der Fig. 7·
Bei der in Fig. 1 dargestellten Ausführungsform der Erfindung ist mit der Bezugszahl 1 ein p-Siliciumsubstrat bezeichnet und mit der Bezugszahl 2 ein Diffusionsbereich eines n-Störstoffe s, der in einem Teil der Oberfläche des p-SiIiciumsubstrats ausgebildet ist, so daß man einen pn-tfbergang erhält. Auf der restlichen Oberfläche ,des Substrats 1 sind in Übereinanderschichtung einedünne Siliciumdioxidschicht 3 und eine aus Si,K. bestehende Isolierschicht 4 mit einem Einfangniveau vorgesehen. Auf dieses Schi elite ngefüge sind ferner eine ringförmige Metallelektrode 5 und im ohmschen Kontakt mit dem Diffusionsbereich 2 eine Metallelektrode 6 aufgebracht.
Die Arbeitsweise der obigen Vorrichtung soll unter Bezugnahme auf Fig. 2 erläutert werden.
ill 309828/0728
(1) Zunächst wird aus der Stromquelle V- über die Metallelektrode 6 eine Rückwärts spannung an den n-Bereich 2 angelegt und so der pn-übergang in der Sperrichtung vorgespannt. In diesem Betriebszustand tritt am pn-Übergang nur ein Spe rr sät ti gunge strom von einigen Nanoampere auf.
(2) An die auf der Isolierschicht vorgesehene Metallelektrode 5 wird eine in bezug auf das Substrat negative und von der Stromquelle V- erzeugte Spannung angelegt. Das hieraus resultierende elektrische Feld bewirkt, daß infolge des Tunneleffekts in die Oberfläche des Substrats 1 durch die Siliciumdioxiäschicht 3 aus dem Einfangniveau in der aus Si,N bestehenden Isolierschicht 4 Elek-
* 4
tronen injiziert werden. In der Oberfläche des p-Substrats bildet sich daher unter der Grenzfläche aufgrund der injizierten Elektronen eine Inversionsschicht 7·
Betrachtet man die Vorrichtung als Speichereinheit, so ist der obige Zustand (l) gleichbedeutend mit "nicht gespeichert oder Null", während der Zustand (2) soviel bedeutet wie "Signal eingeschrieben oder 1".
Wenn die über die Metallelektrode 5 angelegte Spannung V beseitigt wird, können die injizierten Elektronen nicht durch Eückkehr in das hohle Einfangniveau der Siliciumnitrid schicht 4 im Durchtritt durch die Siliciumdioxid schicht J> rekombinieren, da kein elektrisches Feld vorhanden ist. Stattdessen verbleiben die Elektronen in Form der Inversionsschicht 7 an der Grenzfläche zwischen dem Substrat und der Si Ii ciumdioxid schicht, da sie von der positiven Ladungsschicht 8 angezogen werden. Die Zeitdauer der Aufrechterhaltung dieses Zustandes hängt von der Lebensdauer der Elektronenfangsteilen in der Siliciumnitrid schicht 4 ab. Die Fangstellen befinden sich auf einem tiefen Knergieniveau und bleiben solange erhalten, daß auch nach 4000 Stunden noch keine Veränderung eintritt, wie sich bei den im Rahmen der erfinderischen Bemühungen durchgeführten Versuchen zeigte.
Zum Feststellen eines so eingeschriebenen Signals oder zur Vornahme des Le sevorgangs wird der Bückwärtsstroin Im pn-libergang gemessen. Mit anderen Worten, die über die Metallelektrode 5 angelegte
negative
309828/0728
negative Schreib spannung V2 wird gesperrt und in diesem Zustand wird an den pn-übergang über die Metallelektrode 6 die Rückwärtsspannung Y1 angelegt, was zur Folge hat, daß sich der pegel des
-L
SperrsSfcfcigungsstroms im pn-übergang wegen des Vorhandenseins der Inversionsschicht 7 beachtlich erhöht. Mit der Bezugszahl 9 ist in der zeichnerischen Darstellung ein Dre i wegschal te r bezeichnet. Die !Ergebnisse dieser Messungen sind in dem Kennliniendiagramm der Pig» 3 festgehalten, in dem die Kurve I den Zustand "nicht gespeichert" bezeichnet und die Kurve I1 den Zustand "Signal eingeschrieben". .
Es soll im folgenden eine Herstellungsmethode für die in Fig. 1 gezeigte Vorrichtung beschrieben werden.
Das Substrat' 1 besteht aus p-Silicium mit einer Störstellenkonzentration von 2 χ 10 Atomen/cm und auf seine 100-Ebene wird zunächst eine starke Schicht von Siliciumdioxid als Abdeckmaterial aufgebracht. In die Siliciumdioxidschicht wird ein Diffusionsfenster eingebohrt, worauf durch dieses Fenster zur Ausbildung des n-Bereichs 2, der eine Stärke von 6 Mikron hat, selektiv phosphor eindiffundiert wird. Dieser Bereich 2 ist vorzugsweise als Kreisfläche mit einem Durchmesser von etwa 100 bis 500 Mikron und in einer Tiefe von 3 bis 10 Mikron auszubilden.
Danach wird das Abdeckmaterial entfernt, um durch Aufdampfen die Isolierschicht 3 zu bilden, die aus SiIiciumdxoxid besteht und eine Stärke von 20 % hat. Die Stärke der Isolierschicht*3 wird so gering gehalten, daß ein Elektronendurchtritt aufgrund des Tunneleffekts möglich ist, was in der Praxis bedeutet, daß sie sich auf 100 S beläuft oder in der Stärke darunter bleibt.
Auf der Siliciumdioxid-Isolierschicht 3 wird durch thermische Zersetzung von Ammo nium si lane η eine Siliciumnitrid schicht 4 mit einer Stärke von 500 bis 600 Ä aus der Dampfphase abgeschieden. Anschließend werden die Metallelektroden 5 und 6 durch Aufbringung von Aluminium und durch einen Photoätzvorgang ausgebildet.
Die Spannung V1 von 15 Volt und der Strom I von 0,5 Uanoampere wurden im Zustand "nicht gespeichert" beobachtet, während im Zustand "Signal eingeschrieben" bei einer angelegten negativen Spannung
309828/0728
nung V von 20 Volt das Anlegen der Spannung Y1 von 15 Volt an den Übergang bei Sperrung der negativen Spannung Y„ zu einer Erhöhung des Strompegels I1 um drei Größenordnungen auf 0,1 μΑ führte.
Die gleiche Wirkung läßt sich auch hervorbringen, wenn für das Substrat 1 statt des p-Siliciums n-Silicium verwendet wird, wobei die Inversionsschicht 7 in diesem Fall aber natürlich zu einer positiven Schicht wird und die zweite Isolierschicht ein Akzeptorniveau haben muß. Es wird also beispielsweise eine aus TiO2, HfOo» Ta?0, oder Al 0, bestehende Isolierschicht auf die Siliciumdioxidschicht 5 aufgebracht, um so in der Si 1 i ciumnitrid-I so lie r schicht ein tiefes Akzeptorniveau zu bilden. Es versteht sich von selbst, daß in diesem Fall die Spannung wegen des umgekehrten Leitfähigkeitscharakters in entgegengesetzter Richtung angelegt wird.
Die zweite Ausführungsform der Erfindung ist in Pig. 4 und 5 dargestellt und unterscheidet sich von der in Hg· I gezeigten ersten Ausführungsform dadurch, daß außer dem Diffusionsbereich 2, der den pn-übergang in dar Oberfläche des Substrats 1 bildet, noch ein η -Bereich 10 ηίτ gestufter Struktur und hoher Konzentration vorgesehen iat. Bei dieser Ausführungsform wird durch die Bildung der Inversionsschicht 7 durch einen Schreibvorgang bewirkt, daß zwischen dem n-Diffusionsbereich 2 und dem η -Bereich 10 eine Leitung erfolgt. In diesem Fall ist für die Durchbruch spannung nicht nur die Vorwärtsdurchschlagfe stigkei t des n-Bereichs 2 maßgeblich, sondern auch die Bü ckwärt sdu rch schlagfestigkeit des n+- Bereichs 10, und sie hängt demgemäß von dem n-Bereich 2 oder aber von dem η -Bereich 10 ab, je nachdem, welcher dieser Bereiche die geringere Rückwärtsdurchschlagfe stigkei t hat. Verringert man die Durchschlagfestigkeit de s η -Bereichs 10 durch Ausbildung eines abrupten Übergänge s, so erhält man Charakteristiken wie die in Fig. β dargestellten. Wird über die Metallelektrode 6 an den Übergang eine Signalle se spannung oder eine Rü ckwärt svorepannung V1 1 angelegt, um ein Signal auszulesen, das durch Bildung der Inversionsschicht an der Grenzfläche des Substrats 1 als iblge des Anlegens der negativen Spannung V„ an die Metallelektrode 5 eingeschrieben wurde, so wird ein Strom mit der Rückwärtscharakteristik der Kurve VI1 der Fig. 6 erzeugt. Dieser Strom ist wegen dos Durchbruchs des
Übergangs
309828/0728
Übergangs zwischen dem n+-Be reich 10 und dem Substrat 1 beträchtlich erhöht. Aufgrund des Durchbruchs des η -Bereichs 10 kann somit ein Le se ausgangs signal, also der Le se strom I , weit stärker sein
als der Sperr sät ti gungs strom, der infolge der bloßen Bildung der Inversionsschicht 7 auftritt.
Auch in diesem Fall wird der Durchbruchstrom wegen des Vorhandenseins eines Widerstandes in der Inversionsschicht 7 konstant. Dieser Widerstand kann durch eine geeignete Beeinflussung von Paktoren wie etwa der Beschaffenheit und Größe des Halbleitersubstrats und der Herstellungsbedingungen weiter verringert vierden, so daß der Ausgangsstrom dann der Kennlinie VI der Hg. 6 entspricht, was die Möglichkeit bietet, die Spannung über den Elektroden 6 und 11 konstantzuhalten.
Die Kurve VI in Figo 6 stellt die Kennlinie des Sperrsät ti gungs strom s im Zustand "nicht gespeichert" dar.
Es soll nun eine Methode zur Herstellung der Vorrichtung der Fig. 4 beschrieben werden.
Auf der Oberfläche des ρ-Silicium Substrats mit einer
15 / 3
Störstellenkonzentratioh von 2 χ 10 Atomen/cm wird auf der 100-Ebene eine starke Abdeckschicht aus Si0„ ausgebildet, worauf durch ein in diese starke Schicht eingebohrtes Diffusionsfenster.mit einem Durchmesser von 100 bis 500 Mikron zur Bildung eines 3 bis 10 Mikron tiefen Bereiches 2 Phosphor eindiffundiert wird.
Auf die Gesamtoberfläche des Substrats wird abermals eine Abdeckschicht aus Siliciumdioxid aufgebracht und in diese wird nun zur Ausbildung des »+-Bereiches 10 ein Diffusionsfenster eingebohrt, für den eine Oberflächenkonzentration von 1 χ 10 Atomen/cm und eine Übergangstiefe von 1 Ms 5 Mikron vorgesehen sind. Nach Bildung des Bereiches 10 durch Diffusion wird die Diffusion in dem bereits gebildeten Bereich 2 weiter fortgeführt und infolgedessen verringert sich der Übergangsgradient der Stör stellendichte in dem Bereich 2 auf etwa 2 χ 10 Atome/cm , so daß sich die Rückwärtsdurchschlagfe stigkeit des ersten Diffusionsbereichs 2 dann auf etY/a 50 Volt beläuft, wllhrend sich die des zweiten Diffusionsbereichs
309828/0728
10 auf etwa 10 Volt verringert..
Nach Untfernen des als Abdeckmaterial dienenden SiIicium-
dioxids von der Substratoberfläche erfolgt die Aufbringung der
Siliciumdioxidschi cht 3 in einer Stärke von etwa 20 A und der Siliciuimitridschicht 4 in einer Stärke von 500 bis 600 A in dieser Reihenfolge , wobei ebenso verfahren wird wie bei der voraufgegangenen Ausführungsform, worauf die aus Aluminium bestehenden Metallelektrode η 5 und 6 aufgedampft werden. Eine Schicht 11 aus einer Gold-Galliumlegierung ale Elektrode für das Substrat 1 wurde auf dessen Rückseite aufgebracht.
Biese Vorrichtung entspricht in ihren Eigenschaften der in Fig. 5 dargestellten, und es wurde ermittelt, daß sich bejVdieser Anordnung der durch die Kurve VI wiedergegebene Sättigungsstrom im Zustand "nicht gespeichert" auf 0,5 Nanoampere belauft, während der Le se strom I für eine Spannung V. .. von 12 Volt nach
8 X-X
dem Einschreiben mit einer Spannung V„ von -18 Volt 5 mA beträgt, worin sich der hohe praktische Wert dieser Vorrichtung zeigt.
Bine dritte Ausführungsform der Erfindung ist in Fig. 7 dargestellt. Bei dieser Ausführungsform ist statt des η -Bereiches 10 ein ρ -Bereich 20 vorgesehen und eine auf diesen p+-Bereich 20 aufgebrachte Metallelektrode 21 dient als Signalleseelektrode, so daß also der Schreib- und der Löschvorgang mit Hilfe der zwischen der Ketallelektrode 5 und dem ander Rückseite des Substrats 1 vorgesehenen Kontakt oder der Llektrode 11 angelegten Spannung vorgenommen werden, während der Lesevorgang durch die zwischen der Metallelektrode 21 auf dem p+-Bereich und der Metallelektrode 6 auf dem η -Bereich 2 angelegte Spannung V1 _ bewirkt wird. Mit anderen Worten, wie aus den Kennlinien der Fig. 8 zu entnehmen ist, unbeschadet einer Sättigungsstromcharakteristik wie jener der Kurve VII- bewirkt eine an der Oberfläche des Substrats 1 durch einen Sch reib vor gang gebildete Inversionsschicht, daß der n+-Bereich 2 mit dem ρ -Bereich 20 leitend verbunden wird, und daher erfolgt ein Durchbruch zwischen dem p+-Bereich 20 und dem n+-Bereich 2 bei einer sehr niedrigen Spannung, wie sie durch die Kennlinie VIII der Fig;. 8 wiedergegeben ist. Bei dieser Vorrichtung- genügt demgemäß schon
309828/0728
eine Le se spannung V , die im Vergleich zu der Spannung V1-1 die Vorrichtung der Pig. 6 sehr gering ist.
Das Loschen des eingeschriebenen Signals kann bei der ersten wie auch bei der zweiten Ausführungsform mühelos durch Anlegen der Spannung V zwischen der Metallelektrode 5 und der auf der Bückseite des Substrats vorgesehenen Elektrode 11 erfolgen, wobei diese Spannung der für den Sch reib Vorgang benutzten negativen Spannung Y entgegengesetzt gerichtet ist. Statt des bei der zweiten und dritten der obigen Ausführungsformen verwendeten p-Substrats kann im Rahmen der Erfindung auch ein η-Substrat vorgesehen sein. In diesem Fall wird als dünne Isolierschicht 3, die von Ladungsträgern durchbrochen werden kann, Siliciumdioxid verwendet, während ei.n Isoliermaterial mit Akzeptorniveau wie beispielsweise TiOp, HfO2, Ta2O, oder Al2O, als Isolierschicht /J. mit einem auf der Isolierschicht 3 gebildeten Einfangniveau vorzusehen ist. Wie aus der obigen Beschreibung hervorgeht, sind bei der erfindungsgemäßen Speiche reinheit Schreib- und Le se vorgänge mit einem Bit pro aktivem Element möglich, wobei das Speicherelement einen einfachen Aufbau hat. Die Information wird halbpermanent gespeichert, so daß die Notwendigkeit einer Stromzufuhr zur Aufrechterhaltung des Speicherzustandes entfällt.
'Ein weiterer Vorteil der Erfindung liegt in der einfachen Herstellung des Speicherelements nach der üblichen, für Halbleiterbauelemente in Betracht kommenden Methode, so daß die erfindungsgemäße Vorrichtung für Speicher mit großem Informationsinhalt geeignet ist und auch als hochintegrierter Speicher für eine G-roßrechenanlage oder für einen elektronischen !Tischrechner eingesetzt werden kann.
Patentansprüche
309828/0728

Claims (1)

  1. Patentansprüche
    J Halbleiterspeichereinheit, gekennzeichnet durch ein Halbleitersubstrat (l), einen sich in der Leitfähigkeit von dem Halbleitersubstrat (l) unterscheidenden Übergangsbereich (2) und ein auf dem an den Übergangsbereich (2) angrenzenden Teil der Oberfläche des Halbleitersubstrats (l) vorgesehenes Schichtengefüge (3» 4)» wobei dieses Schichtengefüge eine erste Isolierschicht (3) mit einer für den Durchbruch von Ladungsträgern geeigneten, begrenzten Stärke und eine auf die erste Isolierschicht (3) aufgebrachte zweite Isolierschicht (4) mit einem Einfangsniveau einbegreift, wobei an das Schichtengefüge (3, 4) zum Zuführen der in der zweiten Isolierschicht (4) eingefangenen Ladungsträger zur Oberfläche des Halbleitersubstrats (l) im Durchtritt durch die erste Isolierschicht (3) und zur Bildung einer Inversionsschicht (7) in der Oberfläche des Halbleitersubstrats (l) ein elektrisches Feld anlegfcar ist und wobei diese Inveraionsschieh.·! (7) zur Erhöhung des Eückwärtsatroms in dem Übergangsbereich ("") mit dem Übergangsbereich (2) verbunden ist.
    >(Halbleiterspeichereinheit nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Halbleitersubstrat (l) um p-SLlicium handelt, bei der ersten Isolierschicht (3) um Siliciumdioxid in einer Stärke von nicht mehr als 100 A und bei der zweiten Isolierschicht (4) ura Siliciumnitrid.
    3· Halbleiterspeichereinheit nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Halbleitersubstrat (l) um n-Silicium handelt, bei der ersten Isolierschicht (3) um Siliciumdioxid in einer Stärke von nicht mehr als 100 A und bei der zweiten Isolierschicht (4) um TiO2, HfO2, Ta3O5 oder Al3O5.
    4· Halbleiterspeichereinheit, gekennzeichnet durch ein Halbleitersubstrat (l), einen in der Oberfläche des Halbleitersubstrats (l) gebildeten und sich in der Leitfähigkeit von dem Halbleitersubstrat (l) unterscheidenden ersten Übe rgangsbe reich (2), einen zweiten Übergangsbereich (lO) mit einer geringeren Rückwärtsdurchschlagfestigkeit als der erste Übe rgangsbe reich (2) und ein Schichtenge-(?, 4) mit einer ersten Isolierschicht (3) von einer für den
    Durchbruch
    309828/0728
    Durchbruch von Ladungsträgern geeigneten, begrenzten Stärke und mit einer zweiten Isolierschicht (4) mit einem Einfangniveau, wobei die zweite Isolierschicht (4) auf die erste Isolierschicht (3) aufgebracht ist» wobei das Schichtenge füge (3, 4) auf dem an die Übergangsbereiche (2, 10) angrenzenden, übrigen Teil der Oberfläche des Halbleiter substrat s (l) vorgesehen ist, wobei an das Schichtengefüge (3, 4) zum Zuführen der in der zweiten Isolierschicht (4) eingefangenen Ladungsträger zur Oberfläche des Halbleitersubstrats (l) im Durchtritt durch, die erste Isolierschicht (3) und zur Bildung einer Inversionsschicht (7) in der Oberfläche des Halbleitersubstrats (l) ein elektrisches Feld anlegbar ist und wobei diese Inversionsschicht (7) zur Erhöhung des Rückwärtsstroms in dem ersten Übergangsbereich (2) mit den Übe rga^igsbe reiche η (2, 10) verbunden ist.
    5· Halbleiter Speichereinheit, gekennzeichnet durch ein Substrat (l), einen an der Oberfläche des Substrats (l) gebildeten und sich in der Leitfähigkeit von dem Substrat (l) unterscheidenden Übergangsbereich (2), ein Schichtengefüge (3, 4) mit einer ersten Isolierschicht (3) von einer für den Durchbruch von Ladungsträgern geeigneten, begrenzten Stärke und mit einer zweiten Isolierschicht (4) mit einem Einfangniveau, wobei die zweite Isolierschicht .(4) auf die erste Isolierschicht (3) aufgebracht ist und wobei das Schichtengefüge (3, 4) auf dem an den übergangsbereich (2) angrenzenden, übrigen Teil der Oberfläche des Substrats (l) vorgesehen ist, und eine auf dem Schichtengefüge (3, 4) ausgebildete Metallelektrode (5) j wobei weiterhin ein Mttel zum Einschreiben eines Signals durch Anlegen eines elektrischen Feldes an das Schichtengefüge (3, 4) über die Metallelektrode (5) zur Zuführung der in der zweiten Isolierschicht (4) eingefangenen Ladungsträger zur Oberfläche des Substrats (l) im Durchtritt durch die erste Isolierschicht (3) und zur Bildung einer Inversionsschicht (7) in der Oberfläche des Substrats (l) vorgesehen ist, ferner ein lüttel zum. Lesen eines Signals durch Anlegen eines umgekehrten elektrischen Feldes an den Übergangsbereich (2) über eine auf dem Übergangsbereich" (2) ange-. ordnete Elektrode (6), wobei ein eingeschriebenes Signal aus dem
    Rückwärtsstrom
    309828/0728
    -12- 2261527
    Rückwärtsstrom im Übergangsbereich (2) feststellbar ist, und ein Mittel zum Beseitigen der Inversionsschicht (7) durch Anlegen eines umgekehrten elektrischen Feldes an das Schichtengefüge (3» 4) in der erforderlichen Weise über die auf dem Schichtengefüge (3> 4) vorgesehene Metallelektrode (5) und das Substrat (l) zur Zuführung der in der Inversionsschicht (7) vorhandenen Ladungsträger zu der zweiten Isolierschicht (4) und zum Einfangen derselben in dieser im Durchtritt durch die erste Isolierschicht (3)·
    309828/0728
DE2261522A 1971-12-17 1972-12-15 Durch ein elektrisches Feld schaltbares Haltleiterspeicherelement Expired DE2261522C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10308371A JPS5144869B2 (de) 1971-12-17 1971-12-17
JP10308271A JPS4866943A (de) 1971-12-17 1971-12-17

Publications (3)

Publication Number Publication Date
DE2261522A1 true DE2261522A1 (de) 1973-07-12
DE2261522B2 DE2261522B2 (de) 1977-07-07
DE2261522C3 DE2261522C3 (de) 1982-03-04

Family

ID=26443741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2261522A Expired DE2261522C3 (de) 1971-12-17 1972-12-15 Durch ein elektrisches Feld schaltbares Haltleiterspeicherelement

Country Status (6)

Country Link
JP (2) JPS5144869B2 (de)
CA (1) CA1000404A (de)
DE (1) DE2261522C3 (de)
FR (1) FR2163682B1 (de)
GB (1) GB1391640A (de)
NL (1) NL163064C (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53150469U (de) * 1977-05-02 1978-11-27
JPS5484575U (de) * 1977-11-29 1979-06-15
JPS555478U (de) * 1978-06-26 1980-01-14
JPS617816U (ja) * 1984-06-19 1986-01-17 松下電器産業株式会社 押釦装置
JPH06326323A (ja) * 1993-05-14 1994-11-25 Nec Corp 不揮発性トンネルトランジスタおよびメモリ回路
US6303940B1 (en) * 1999-01-26 2001-10-16 Agere Systems Guardian Corp. Charge injection transistor using high-k dielectric barrier layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791761A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
CA813537A (en) * 1967-10-17 1969-05-20 Joseph H. Scott, Jr. Semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2791761A (en) * 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
CA813537A (en) * 1967-10-17 1969-05-20 Joseph H. Scott, Jr. Semiconductor memory device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Z: Nachrichtentechnik, Bd. 21, 1971, Nr. 6, S. 220-223 *

Also Published As

Publication number Publication date
DE2261522C3 (de) 1982-03-04
JPS4866943A (de) 1973-09-13
GB1391640A (en) 1975-04-23
DE2261522B2 (de) 1977-07-07
NL163064B (nl) 1980-02-15
CA1000404A (en) 1976-11-23
JPS5144869B2 (de) 1976-12-01
NL163064C (nl) 1980-07-15
NL7217144A (de) 1973-06-19
FR2163682A1 (de) 1973-07-27
FR2163682B1 (de) 1976-10-29
JPS4866944A (de) 1973-09-13

Similar Documents

Publication Publication Date Title
DE4020007C2 (de) Nichtflüchtiger Speicher
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2653724A1 (de) Halbleiter-schaltelement mit irreversiblem verhalten und halbleiterspeicher unter verwendung des halbleiter-schaltelements
DE2235801B2 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2658666A1 (de) Integrierter schaltkreis
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
DE2745290A1 (de) Integriertes speicherfeld
DE19752434A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer Gateelektrode mit schwebendem Potential
DE1639254B2 (de) Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2916426A1 (de) Halbleiteranordnung
DE2201028C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3244488C2 (de)
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE2261522A1 (de) Halbleiterspeichereinheit
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE1297233B (de) Feldeffekttransistor
DE2433077A1 (de) Dynamische speichereinrichtung
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
DE2749711A1 (de) Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen
DE2129181C3 (de) Verfahren zum Betrieb eines Feldeffekttransistors als Speicherelement
DE2520283A1 (de) Monostabiler multivibrator
DE2232044A1 (de) Halbleiter-speichervorrichtung
DE2119158A1 (de) Substrat Halbleiterbauelement, insbesondere Halbleiter Diode mit pn Übergang oder Schottky Sperrschicht, und Verfahren zum Herstellen dieses Bauelements

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8380 Miscellaneous part iii

Free format text: DIE BEZEICHNUNG LAUTET RICHTIG: DURCH EIN ELEKTRISCHES FELD SCHALTBARES HALBLEITERSPEICHERELEMENT

8381 Inventor (new situation)

Free format text: KOIKE, SUSUMU, FUJIIDERA, JP