DE2433077A1 - Dynamische speichereinrichtung - Google Patents
Dynamische speichereinrichtungInfo
- Publication number
- DE2433077A1 DE2433077A1 DE2433077A DE2433077A DE2433077A1 DE 2433077 A1 DE2433077 A1 DE 2433077A1 DE 2433077 A DE2433077 A DE 2433077A DE 2433077 A DE2433077 A DE 2433077A DE 2433077 A1 DE2433077 A1 DE 2433077A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- voltage
- read
- write
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
. waiter Jackiech
Zfituttflart N. Menzeistr.Se40 9, Juli 1974
Zfituttflart N. Menzeistr.Se40 9, Juli 1974
Western Electric A 34 273
Company, Incorporated
195 Broadway-New York, N.Y. 10007
U.S.A.
195 Broadway-New York, N.Y. 10007
U.S.A.
Dynamische Speichereinrichtung
Die Erfindung bezieht sich auf eine dynamische Speichereinrichtung
der im Oberbegriff des Anspruchs 1 näher bezeichneten Art.
Aufgrund der Herstellungsvorteile von Halbleiter-Speichereinrichtungen
sind diese seit einiger Zeit in das Interesse der Speicherkonstrukteure gerückt„ Besonders
vielversprechend unter den Halbleiter-Speicherelementen sind dynamische Speicherelemente mit drei Transistoren^
die dem Schreibzustand, dem Lesezustand bzw» der Speicherfunktion zugeordnet sind. Im allgemeinen werden bei einem
aus drei Transistoren bestehenden dynamischen Speicherelement vier Leitungen verwendet, die mit externen Einrichtungen
verbunden werden, und zwar mit einer Schreibselektionsleitung, einer Leseselektionsleitung, einer
Schreibdatenleitung und einer Lesedatenleitung. Es ist bekannt (US-PS 3 706 079 und US-Zeitschrift "IEEE Journal
509828/0418
of Solid State Circuits», Bd. SC-5, Nr. 5 (Oktober 1970),
Seiten 181 bis 186), die Schreibselektionsleitung und die ■Leseselektionsleitung zu einer einzigen Selektionsleitung
zusammenzufassen und ein dreistufiges Signal mit drei verschiedenen Signalpegeln als Treibersignal für eine derartige
einzige Selektionsleitung zu verwenden. Der erste Signalpegel selektiert den EIN-Zustand, der zweite Signalpegel
selektiert den Lesezustand und der dritte Signalpegel selektiert den Schreibzustand»
Bei der Ausbildung einer einzigen Selektionsleitung tritt
das Problem auf, daß die Amplitude des zur Selektion des Lesezustandes angelegten Signals (d.h., der zweite oder
mittlere Signalpegel) gewöhnlich sehr genau" geregelt werden muß, damit nur der Lesezustand selektiert wird. Ohne
eine derartige Regelung besteht die Gefahr, daß gespeicherte Daten überschrieben werden. Der geringe Arbeitsbereich,
welcher Ursache für die kritische Regelung ist, rührt üblicherweise daher, daß die Selektionsleitung sowohl mit
der Steuerelektrode des Lesetransistors als auch mit der Steuerelektrode des Schreibtransistors verbunden ist. Ferner
gestattet der geringe Arbeitsbereich keine wesentliche Übersteuerung der Selektionssignalspannung für den Lesezustand,
wodurch sich die Zugriffszeit des Speicherelementes verlängert.
-3-
509828/0418
Die Aufgabe der Erfindung besteht darin, ein Speicherelement
der eingangs erwähnten Art dahingehend zu verbessern, daß eine kritische Regelung der externen Signalquelle
für die Selektionsleitung und die damit verbundene Gefahr von Informationsverlusten vermieden und gleichzeitig
die Zugriffszeit durch Vergrößerung der Übersteuerungsreserve
verringert wird.
Die Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen der dynamischen Speichereinrichtung nach Anspruch 1 sind in den
Ansprüchen 2 bis 4 gekennzeichnet.
Bei einem Ausführungsbeispiel der Erfindung ist eine mit einer einzigen Selektionsleitung versehene dynamische
Speichereinrichtung vorgesehen, deren Schreibtransistor und Lesetransistor voneinander verschiedene Schwellenspannungen
aufweisen. Die verschiedenen Schwellenspannungen können bei der Herstellung der Speichereinrichtung mit
Hilfe einer selektiven Ionenimplantation oder einer selektiven Gate-Oxidation erzielt werden.
Da der Arbeitsbereich eines Speicherelementes der Schwellenspannung
des Schreibtransistors entspricht, ist es
5 0 9828/0418
möglich, "bei der erfindungs gemäß en Speichereinrichtung
die Schwellenspannung des Schreibtransistors größer zu wählen als die Schwellenspannung des Lesetransistors.
Hierdurch "brauchen die extern zugeführten Selektionsleitungssignale
keinen Genauigkeitsanforderungen zu genügen. Der größere Arbeitsbereich gestattet ferner eine Vergrösserung
der Übersteuerungsspannung an der Selektionsleitung, verbunden mit einer Verringerung der Speicherzugriffs
zeit und verhindert darüberhinaus unerwünschte Verluste von gespeicherten Informationen.
Die Erfindung wird mit ihren weiteren Einzelheiten und Vorteilen anhand des in den Zeichnungen dargestellten
Ausführungsbeispiels näher erläutert. Es zeigtJ
Fig. 1 ein elektrisches Schaltbild einer erfindungsgemäßen dynamischen Speichereinrichtung und
Pig. 2 ein Zeitdiagramm des an die Selektionsleitung gemäß Pig. 1 -angelegten, dreistufigen Spannungssignals.
In Pig. 1 ist ein aus drei Transistoren aufgebautes dynamisches Speicherelement dargestellt, bei dem die Leseselektionsleitung
und die Schreibselektionsleitung zu einer einzigen Selektionsleitung zusammengefaßt sind.
Die Lese- und Schreibdatenleitungen können ebenfalls zu
—5— 509828/0418
einer einzigen Datenleitung zusammengefaßt werden oder es können "beide Datenleitungen auch voneinander getrennt
"bzw. nioht-zusammenfaßt vorgesehen werden, wenn dies für
die spezielle Speicheranwendung erwünscht ist. Zur Vermeidung von unnötigen Längen und zur "besseren Anschaulichkeit
sind "bei dem in Fig. 1 dargestellten Ausführungsbeispiel
die Lese- und Schreitdatenleitungen zu einer einzigen Datenleitung zusammengefaßt.
Das dynamische Speicherelement nach Hg. 1 enthält einen Sohrei"btransistor 50, einen Lesetransistor 60, einen Speichertransistor
70, eine Selektionsleitung 10, eine Leseselektionsleitung 11, eine Schreibselektionsleitung 12,
eine Datenleitung 20, eine Lesedatenleitung 21, eine SchreilDdatenleitung 22, eine Klemme 30 für ein© Quellenspannung
und eine Klemme 40 für eine Referenzspannung. Die Steuerelektrode 60S des Transistors 60 ist mit der Leseselektionsleitung
11 verbundens während die Steuerelektrode
50G- des Transistors 50 an die Schreibselektionsleitung 12 angeschlossen ist. Die Leseselektionsleitung 11 und die
Schreibselektionsleitung 12 sind miteinander zu der Selektionsleitung 10 verbunden. Die Drain-Elektrode 60D des
Transistors 60 ist mit der Lesedatenleitung 21 verbunden, während die Drain-Elektrode 50D des Transistors 50 an die
Schreibdatenleitung 22 angeschlossen ist. Die- Lesedatenleitung 21 und die Schreibdatenleitung 22 sind miteinan-
609828/0418 -6-
243307? - e -
der zu der Datenleitung 20 verbunden. Die Source-Elektrode
60S des Transistors 60 ist mit der Drain-Elektrode 70D des Transistors 70 und die Souree-Elektrode 70S des
Transistors 70 ist mit der Spannungsklemme 30 verbunden. Die Steuerelektrode 7OG des Transistors 70 und die Source-Elektrode
5OS des Transistors 50 sind zusammen an den Speicherknoten 75 angeschlossen. Ein Kondensator 80 stellt
die parasitäre Gesamtkapazität zwischen dem Speicherknoten 75 und dem Substrat des Speicherelementes dar, wobei sieh das
Substrat im allgemeinen auf dem Spannungspegel der Klemme 40 für die Referenzspannung befindet.
Eine Information wird in dem Speicherelement in Form einer Spannung an dem Kondensator 80 oder in Form einer Ladung
in dem Kondensator 80 gespeichert. Man kann daher sagen, daß die Information in dem Speicherknoten 75 gespeichert
ist. Die der Binärziffer "L" entsprechende Spannung ist üblicherweise gleich der Amplitude der Spannung an der
Referenzspannungsklemme 40. Dagegen ist die der Binärziffer "0" entsprechende Spannung im allgemeinen gleich
der Amplitude der Spannung an der Quellenspannungsklemme 30.
Die in fig. 1 dargestellte Schaltung ist aus der eingangs
bereits erwähnten US-PS 3 707 079 bekannt. Ferner ist aus
-7-
509828/0418
der eingangs ebenfalls "bereits erwähnten Zeitschrift
"IEEE Journal of Solid State Circuits", Bd. SC-5, Nr.5 (Oktober 1970), Seiten 181 - 186 bereits ein Speicherelement
mit einer einzigen Selektionsleitung und getrennten Lese- und Schreibdatenleitungen bekannt.
Zur Verbesserung des Verständnisses für die erfindungsgemäße Lösung von bestimmten, bei den bekannten Speicherelementen
auftretenden Schwierigkeiten werden nachstehend einige beispielhafte, im Stand der Technik verwendete Beziehungen
und Annahmen gebraucht.
Ein positives Binär signal mit Masse als Referenzspannung kann mittels eines P-kanaligen Feldeffekttransistors erzeugt
werden, bei dem 16 YoIt als Source-Spannung vorgesehen
sind. Jeder Feldeffekttransistor besitzt eine Umkehrspannung, welche diejenige Steuerelektrodenspannung
ist, die zur Erzeugung eines Leitungskanals zwischen der Source- und Drain-Elektrode erforderlich ist. Die Umkehrspannung
für bekannte Feldeffekttransistoren ist um ein Zehntel oder ein Fünftel geringer als die Amplitude der
Source-Drain-Spannung. Diese positive Spannungsdifferenz
zwischen der Source-Drain-Spannung und der Umkehrspannung wird als Schwell^pannung des Feldeffekttransistors bezeichnet.
Bei bekannten Speicherelementen besitzen die
-8-509828/0418
drei Feldeffekttransistoren eine im wesentlichen gleiche
Schwellenspannung in der Größenordnung von 1,6 Volt. Nachstehend soll die Bezugsziffer YJ50 zur Bezeichnung der
5Q Schwellenspannung des Transistors/und das Bezugszeichen
VmgQ zur Bezeichnung der Schwellenspannung des !Transistors
60. verwendet werden.
Wie aus Pig. 2 hervorgeht, ist die Beziehung zwischen den drei Pegeln des Selektionsleitungssignals im allgemeinen
derart, daß das Ausschaltpotential ein positives Potential VAUS i3*» das die Lesespannung T„ übersteigt, die wiederum
größer als die Schreibspannung Vw ist. Wird die an der
Quellenspannungsklemme 30 anliegende Spannung mit Vgg bezeichnet,
so ist die Amplitude der Aussehaltspannung groß genug gewählt, damit die Beziehung giltt VAÜS>
Vgg - VrjgQ·
Bei üblichen Ausführungsformen ist die Amplitude V^US im
allgemeinen gleich Ygg. Die Amplitude der·Lesespannung
ist genügend groß gewählt, damit die Beziehung gilt:
YR> VSS " V260 ~ VT50' Die Differenz zwischen den Spannungspegeln
für die Aussohaltspannung und die iesespannung
sowie den Spannungspegeln für die Lesespannung und die Schreibspannung wird, wie in fig. 2 angedeutet ist,
als Arbeitsbereich bezeichnet, dessen Amplitudenhöhe entsprechend der vorstehenden Beziehung gleich V550 ist. Obwohl
die Amplitude der Schreibspannung Y^ im allgemeinen
-9-
509828/0418
gleich der Amplitude der an die Eeferenzspannungsklemme . 40 angelegten Spannung ist, kann auch irgendeine andere
Spannung gewählt werden, welche der Beziehung genügt: VW - VSS vT60 v
Der Ausschaltzustand ist selektiert, wenn eine Spannung
VAUS an die Selektionsleitung 10 angelegt wird, so daß
weder der Transistor 50 noch der Transistor 60 leitet. Es ist daher gleichgültig, in welchem Binärzustand sich
die Datenleitung 20 "befindet.
Zum Einschreiben von Informationen in das dynamische Speicherelement
wird eine, dem Binärzustand des zu speichernden Informationsbits (Schreibbit) entsprechende Spannung
der Datenleitung 20 zugeführt« Im wesentlichen gleichzeitig mit der Einspeisung des Schreibbits in die Datenleitung
20 wird der Selektionsleitung 10 die Spannung V^ zugeführt.
Hierdurch werden die Transistoren 50 und 60 wieder leitend. Unabhängig von dem Leitungszustand des Iransistors
70 steuert die externe Quelle, welche die Schreibdaten in die Datenleitung 20 einspeist, die Amplitude des
daran anliegenden Signals. Da der Transistor 50 leitend ist, tritt am Spannungsknoten 75 im wesentlichen die
gleiche Spannung wie an der Datenleitung 20 auf.
Während des Lesezyklus wird die im Speioherknoten. 75 ge-
B09828/0418
speicherte Information in invertierter Form ausgelesen. Falls erforderlich, kann zur Rückinvertierung der Daten
• das Speicherelement mit einem bekannten externen Schaltkreis verbunden werden, der z.B. aus einem Invertertransisfor
besteht, dessen Steuerelektrode mit der Schreibdatenleitung 21 und dessen Source-Blektrode mit der Quellenspannungsklemme
50 verbunden ist, wobei die ausgelesenen Daten an dessen Drain-Elektrode anliegen. Wenn die Lesespannung
VR an die Selektionsleitung 10 angelegt wird,
leitet der Transistor 60. Der Lesezyklus ändert sich für jeden der beiden binären Ladungszustände der Kapazität
In jedem Falle wird jedoch gleichzeitig mit dem Anlegen der Spannung V^ an die Selektionsleitung eine Spannung
über eine externe Quelle der Datenleitung 20 zugeführt, um die Datenleitung 20 in den binären "!"-Zustand vorzuspannen.
Wenn die Binärziffer "0" in dem Speicherelement gespeichert worden ist, verhindert die an der Steuerelektrode
70 auftretende "0"-Spannung ein Leitendwerden des Transistors 70. Bei Fehlen eines Leitungspfades durch das
Speicherelement bleibt daher die zur Vorspannung der Datenleitung 20 in den "L"-Zustand angelegte Spannung erhalten.
Das Speicherelement invertiert daher die im Speicherknoten 75 gespeicherte Binärziffer "0" in die Binärziffer
5 09828/0418
'2433Q77
"L". Da die Spannung VR ferner an der Steuerelektrode 5OG
auftritt, kann der Transistor 50 teilweise leiten. Wenn der Transistor 50 teilweise leitet, kann ein fehlerhafter
Lesebetrieb auftreten. Insbesondere kann in diesem Fall die Datenleitung 20 auf eine "0"-Spannung über einen
Schaltkreispfad vorgespannt werden, der über den Speicherknoten 75 zu dem Transistor 50 und von dort zu der Schreibdatenleitung
12 Ms zu der Datenleitung 20 führt.
Wenn eine Binärziffer "L" in dem Speicherknoten 50 gespeichert worden ist, wird die "L"-Spannung an die Steuerelektrode
70G angelegt, wodurch nunmehr der Transistor 70 leitet. Da beide Transistoren 60 und 70 leitend sind, wird
die Datenleitung 20 . . auf die "!"-Spannung über einen Pfad vorgespannt, der von der Spannungaquellenklemme
30 über die Transistoren 70 und 60 zu der Lesedatenleitung 21 und von dort tüm der Datenleitung 20 führt.
Die an der Steuerelektrode 5OG auftretende Spannung VR
kann ebenfalls eine teilweise Leitung des Transistors 50 hervorrufen. Es könnte dabei zur Ausbildung eines unerwünschten
Sohaltkreispfades kommen, der von der Spannungsquellenklemme 30 über die Transistoren 50 und 60, von dort
zu der Lesedatenleitung 21, der Sohreibdatenleitung 22 und über den Transistor 50 führt, wodurch am Speicherknoten 25
eine der- 11L"-Spannung entsprechende Spannung auftreten
würde. Dadurch kann der Zustand der gespeicherten Infor-
S09828/0418 -12~
mation vom "L"-Zustand -in den "0"-Zustand überschrieben
werden. Wenn dieser unerwünschte Pail eintritt, kann ferner
eine derartige an dem Speicherkondensator 75 anstehende Spannung den Leitungszustand des Transistors 70 beenden.
Zur Verhinderung solcher lästiger Vorkommnisse ist es bei den, vorstehend erwähnten bekannten Speichereinrichtungen
erforderlich, daß eine exakte Regelung der an die Selektionsleitung 10 angelegten Spannung erfolgt.
Erfindungsgemäß wird das Betriebsverhalten der Speichereinrichtung
dadurch wesentlich verbessert, daß die Schwellenspannung des Transistors 50 größer gewählt ist als die
Schwellenspannung des Transistors 60. Die Anforderungen an die Steuerung der Spannungsquelle zur Speisung der Selektionsleitung
10 mit einem Selektionsleitungssignal können dabei erheblich reduziert werden. Da der Arbeitsbereich
der Schwellenspannung des Transistors 50 entspricht, ist eine größere Übersteuerung der Leseselektionsspannung
möglich. Die mit einer größeren Übersteuerungsreserve verbundene
schnellere Spannungsanstiegszeit gestattet einen rascheren Zugriff zu der gespeicherten Information. Infolge
des größeren Arbeitsbereichs kann eine teilweise Leitung des Transistors 50 während des Lesezyklus verhindert
werden, woraus wiederum das vorstehend erwähnte Problem einer tlberschreibung des Speicherzustandes am Spei-
-13-
S09828/CH18
243307?
cherknoten 75 von dem einen Binärzustand in den anderen" Binärzustand überwunden wird.
Eine weitere Verbesserung des Betriebsverhaltens des
Speicherelementes kann erfindungsgemäß durch selektiv
vorgesehene, externe Schaltkreistransistoren erzielt werden, beispielsweise durch einen mit der lesedatenle'itung 21 verbundenen Invertertransistor, dessen Schwellenspannung größer als die SchwellenBpannung des Transistors 60 ist. Wenn beispielsweise die Binärziffer "L" in dem Speicherknoten 75 gespeichert ist, gestattet die größere
Schwellenspannung des Invertertransistors in vorteilhafter Weise einen rascheren Zugriff zu den gespeicherten
Informationen in der gleichen Weise, wie dessen Umkehrspannung verringert wird.
Speicherelementes kann erfindungsgemäß durch selektiv
vorgesehene, externe Schaltkreistransistoren erzielt werden, beispielsweise durch einen mit der lesedatenle'itung 21 verbundenen Invertertransistor, dessen Schwellenspannung größer als die SchwellenBpannung des Transistors 60 ist. Wenn beispielsweise die Binärziffer "L" in dem Speicherknoten 75 gespeichert ist, gestattet die größere
Schwellenspannung des Invertertransistors in vorteilhafter Weise einen rascheren Zugriff zu den gespeicherten
Informationen in der gleichen Weise, wie dessen Umkehrspannung verringert wird.
Bei Verwendung eines Feldeffekttransistors mit einem Silicium-S-ate
kann die Schwellenspannung sines derartigen
Feldeffekttransistors mit Hilfe von zahlreichen Verfahren verändert werden, einschließlich einer Änderung entweder der Oberflächenladung oder der Dicke der Isoliersohicht
unter der Steuerelektrode. Dabei stellt die Oberflächenladung des Transistors die im Bereich an oder nahe der
Oberfläche einer Steuerelektrode auftretend© Ladung dar« Wenn beispielsweise die Isolierschicht unter der Steuerelektrode aus Siliciumdioxid mit einer Dicke -von etwa
Feldeffekttransistors mit Hilfe von zahlreichen Verfahren verändert werden, einschließlich einer Änderung entweder der Oberflächenladung oder der Dicke der Isoliersohicht
unter der Steuerelektrode. Dabei stellt die Oberflächenladung des Transistors die im Bereich an oder nahe der
Oberfläche einer Steuerelektrode auftretend© Ladung dar« Wenn beispielsweise die Isolierschicht unter der Steuerelektrode aus Siliciumdioxid mit einer Dicke -von etwa
-14-509828/0418
243307?
-H-
1000 1 besteht, ändert sich für jeweils 1 χ 1011 Atome
pro qcm implantierter positiver Oberflächenladungen die Schwellenspannung um 0,465 Volt. Bei üblichen P-kanaligen
Feldeffekttransistoren mit einer Schwellenspannung von 1,6 YoIt verändert eine selektive Ionenimplantation von
1 -j
etwa 6,9 χ 10 Atome pro q.cm die Schwellenspannung auf etwa 4,8 Volt. Andererseits zeigen Silicium-Gate-Bauelemente mit Donatorkonzentrationen im Grundkörper von etwa
etwa 6,9 χ 10 Atome pro q.cm die Schwellenspannung auf etwa 4,8 Volt. Andererseits zeigen Silicium-Gate-Bauelemente mit Donatorkonzentrationen im Grundkörper von etwa
15
1 χ 10 Atome pro ecm üblicherweise ■ eine Sehwellenspannungverschiebung von etwa 1,0 bis 1,5 Millivolt je 2. Dickenzunahme der Oxidschicht unter der Steuerelektrode. Bei üblichen P-kanaligen Silicium-Gate-Bauelementen mit einer Schwellenspannung von etwa 1,6 Volt weist daher die Oxidschicht unter der Steuerelektrode eine Dicke von etwa 1000 & auf. Bei einem Millivolt je & Dickenzunahme verändert eine selektive Oxidation auf etwa 4200 S die Schwellenspannung auf etwa 4,8 Volt. Die Schwellenspannung eines Feldeffekttransistors kann somit auf einfache Weise während der Herstellung durch Ionenimplantation oder durch Gate-Oxidation eingestellt werden.
1 χ 10 Atome pro ecm üblicherweise ■ eine Sehwellenspannungverschiebung von etwa 1,0 bis 1,5 Millivolt je 2. Dickenzunahme der Oxidschicht unter der Steuerelektrode. Bei üblichen P-kanaligen Silicium-Gate-Bauelementen mit einer Schwellenspannung von etwa 1,6 Volt weist daher die Oxidschicht unter der Steuerelektrode eine Dicke von etwa 1000 & auf. Bei einem Millivolt je & Dickenzunahme verändert eine selektive Oxidation auf etwa 4200 S die Schwellenspannung auf etwa 4,8 Volt. Die Schwellenspannung eines Feldeffekttransistors kann somit auf einfache Weise während der Herstellung durch Ionenimplantation oder durch Gate-Oxidation eingestellt werden.
Obwohl die Erfindung vorstehend unter Bezugnahme auf ein
spezielles Ausführungsbeispiel eines Speicherelementes beschrieben wurde, versteht es sich, daß der Erfindungsgedanke bei zahlreichen anderen Speicherelementen in vor-
-15-509828/0418
teilhafter Weise angewandt werden kann, bei denen eine einzige Selektionsleitung mit Mehrpegelsignalen zur Selektion
der verschiedenen Speicherzustände beaufschlagt
509828/0418
Claims (1)
- Western Electric A 34 273Company, IncorporatedBroadwayNew York, U.Y. 10007U.S.A.Patentansprüche(Ty Dynamische Speichereinrichtung mit drei Transistoren, bei der ein Speichertransistor zwischen einem Lesetransistor und einem Spannungsanschluß und der Lesetransistor zwischen dem Speichertransistor und einer Lesedatenleitung angeordnet ist, bei der ferner ein Schreibtransistor zwischen einer Schreibdatenleitung und einer Steuerelektrode des Speichertransistors angeordnet und eine einzige Selektionsleitung mit zugeordneten Steuerelektroden des Schreib- und des Lesetransistors gekoppelt ist, dadurch gekennzeichnet , daß die Schwellenspannung des Schreibtransistors (50) und die Schwellenspannung des Lesetransistors (60) unterschiedlich gewählt sindo2e Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet , daß als Schreib- und als Lesetransistoren Feldeffekttransistoren vorgesehen-Z-509828/0418_ 2 —sind, die jeweils eine unterschiedliche Ladung im Bereich an oder in der Nähe der Oberfläche ihrer Steuerelektrode aufweisen.3. Speichereinrichtung nach Anspruch 1, dadurch
gekennzeichnet , daß als Schreib- und
als Lesetransistoren Feldeffekttransistoren vorgesehen sind, wobei die betreffenden Steuerelektroden auf Isolierschichten mit unterschiedlicher Schichtdicke angeordnet sind.4. Speichereinrichtung nach Anspruch 1 bis 3» dadurch gekennzeichnet, daß die
Schwellenspannung des Schreibtransistors (50) größer
gewählt ist als die Schwellenspannung des Lesetransistors (60).509828/0418Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US378052A US3876991A (en) | 1973-07-11 | 1973-07-11 | Dual threshold, three transistor dynamic memory cell |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2433077A1 true DE2433077A1 (de) | 1975-07-10 |
Family
ID=23491536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2433077A Withdrawn DE2433077A1 (de) | 1973-07-11 | 1974-07-10 | Dynamische speichereinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3876991A (de) |
JP (1) | JPS5039838A (de) |
DE (1) | DE2433077A1 (de) |
FR (1) | FR2237272B1 (de) |
GB (1) | GB1456326A (de) |
NL (1) | NL7408203A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2442134B1 (de) * | 1974-09-03 | 1976-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Betrieb eines Speicherelementes |
JPS51139220A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Sense amplifier |
US4059826A (en) * | 1975-12-29 | 1977-11-22 | Texas Instruments Incorporated | Semiconductor memory array with field effect transistors programmable by alteration of threshold voltage |
JPS544086A (en) * | 1977-06-10 | 1979-01-12 | Fujitsu Ltd | Memory circuit unit |
US4450537A (en) * | 1981-08-19 | 1984-05-22 | Siemens Aktiengesellschaft | Monolithically integrated read-only memory |
US4799192A (en) * | 1986-08-28 | 1989-01-17 | Massachusetts Institute Of Technology | Three-transistor content addressable memory |
US5396452A (en) * | 1993-07-02 | 1995-03-07 | Wahlstrom; Sven E. | Dynamic random access memory |
US6242772B1 (en) | 1994-12-12 | 2001-06-05 | Altera Corporation | Multi-sided capacitor in an integrated circuit |
US6420746B1 (en) | 1998-10-29 | 2002-07-16 | International Business Machines Corporation | Three device DRAM cell with integrated capacitor and local interconnect |
US8648403B2 (en) * | 2006-04-21 | 2014-02-11 | International Business Machines Corporation | Dynamic memory cell structures |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3114177A (en) * | 1961-01-09 | 1963-12-17 | Simard Joseph Gerard | Sashless window |
US3765000A (en) * | 1971-11-03 | 1973-10-09 | Honeywell Inf Systems | Memory storage cell with single selection line and single input/output line |
US3774177A (en) * | 1972-10-16 | 1973-11-20 | Ncr Co | Nonvolatile random access memory cell using an alterable threshold field effect write transistor |
-
1973
- 1973-07-11 US US378052A patent/US3876991A/en not_active Expired - Lifetime
-
1974
- 1974-06-10 FR FR7420038A patent/FR2237272B1/fr not_active Expired
- 1974-06-19 NL NL7408203A patent/NL7408203A/xx not_active Application Discontinuation
- 1974-07-08 GB GB3012174A patent/GB1456326A/en not_active Expired
- 1974-07-10 DE DE2433077A patent/DE2433077A1/de not_active Withdrawn
- 1974-07-11 JP JP49078796A patent/JPS5039838A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2237272A1 (de) | 1975-02-07 |
GB1456326A (en) | 1976-11-24 |
FR2237272B1 (de) | 1977-10-07 |
JPS5039838A (de) | 1975-04-12 |
NL7408203A (nl) | 1975-01-14 |
US3876991A (en) | 1975-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69017953T2 (de) | Mehrstufen-Boosterschaltkreis mit wirksamem Ladungstransfer zwischen aufeinanderfolgenden Stufen. | |
DE4014117C2 (de) | ||
DE2601622C3 (de) | wertspeicheranordnung | |
DE2159192B2 (de) | Feldeffektspeichertransistor mit isolierter Gate-Elektrode | |
DE2450116C2 (de) | Dynamisches Ein-Transistor-Speicherelement für nichtflüchtige Speicher und Verfahren zu seinem Betrieb | |
DE3123876A1 (de) | Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung | |
DE2332643C2 (de) | Datenspeichervorrichtung | |
DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
DE3486418T2 (de) | Halbleiterspeicheranordnung | |
DE3141555A1 (de) | Halbleiterspeicher | |
DE2433077A1 (de) | Dynamische speichereinrichtung | |
DE2514582B1 (de) | Schaltung zur erzeugung von leseimpulsen | |
DE2363089A1 (de) | Speicherzelle mit feldeffekttransistoren | |
DE2442132C3 (de) | Dynamisches Schieberegister und Verfahren zu seinem Betrieb | |
DE2153284B2 (de) | Schaltungsanordnung zur Einstellung gewählter Feldeffektbauelemente einer Speichermatrix ohne Störung der nicht gewählten Elemente | |
DE2754987A1 (de) | Leistungslose halbleiter-speichervorrichtung | |
DE2309616C2 (de) | Halbleiterspeicherschaltung | |
DE2424858A1 (de) | Integrierte treiberschaltung | |
DE2431079A1 (de) | Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen | |
DE3330013A1 (de) | Statische speicherzelle | |
DE2339289C2 (de) | Bistabile Kippstufe mit MNOS-Transistoren | |
DE10064031A1 (de) | Verfahren zum Auslesen und Speichern eines Zustandes aus einem oder in einen ferroelektrischen Transistor einer Speicherzelle und Speichermatrix | |
DE1959689A1 (de) | Elektrische Speicherzelle mit niedriger Verlustleistung | |
DE2629328A1 (de) | Ladungsinjektor fuer ein ccd-register | |
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |