DE2749711A1 - Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen - Google Patents

Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen

Info

Publication number
DE2749711A1
DE2749711A1 DE19772749711 DE2749711A DE2749711A1 DE 2749711 A1 DE2749711 A1 DE 2749711A1 DE 19772749711 DE19772749711 DE 19772749711 DE 2749711 A DE2749711 A DE 2749711A DE 2749711 A1 DE2749711 A1 DE 2749711A1
Authority
DE
Germany
Prior art keywords
substrate
junction
gate
bias
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772749711
Other languages
English (en)
Inventor
Lowell Francis Howard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2749711A1 publication Critical patent/DE2749711A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

27Α97Π
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504 moe/sue
Verfahren und Anordnung zur Beeinflussung und Erfassung von Ladungsträgerinjektionsvorgängen in Feldeffektbauelementen
Die vorliegende Erfindung liegt auf dem Gebiet der Herstellung und Austestung von Halbleiterschaltungsanordnungen mit Feldeffekttransistoren und befasst sich insbesondere mit Verfahren zur möglichst genauen Charakterisierung bzw. Erfassung von Instabilitätserscheinungen, die bei bestimmten Feldeffekttransistortypen festzustellen sind, indem auf die diesen Mechanismen zugrundeliegenden Ursachen im Sinne einer beschleunigenden Beeinflussung eingewirkt wird.
Obwohl von der Konzeption her der Metall-Isolierschicht-Halbleiter-Feldeffekttransistor (MISFET) als ältestes aktives Halbleiterbauelement anzusehen ist, schlugen frühere Versuche zur Herstellung solcher Bauelemente infolge der an der Grenzfläche zwischen dem Halbleiterkörper und der Gate-Isolierschicht anzutreffenden hohen Anzahl von Störladungen in Form von sogenannten Oberflächenzuständen fehl. Erst etwa 1960 ermöglichte die Verwendung eines Siliziumsubstrates mit darauf aufbrachtem thermischen Siliziumdioxid als Gate-Isolierschicht den Aufbau eines ersten funktionsfähigen MISFET. Aber auch heute noch ist die Herstellung von MISFETs in großem Maße problematisch wegen der Instabilitätsprobleme, die infolge verschiedener Aufladungeeffekte in der für die Feldeffekt-Betriebsweise wesentlichen Isolier- oder Passivierungsschicht auftreten. In diesem Zusammenhang wurden bereits verschiedene Polarisationserscheinungen beobachtet, die die Betriebeeigenschaften eines MISFET beeinflussen.
Weiterhin wurden auch bereite verschiedene spezielle Phäno mene beobachtet, die eine Injektion von Ladungsträgern in die Isolierschichten derartiger gaugleiPffnfce mit «Ich br in-
976 °°3 809821/0690
gen. So ist in einem Aufsatz in der Zeitschrift Applied Physics Letters, Vol. 15, No. 6, September 15, 1969, Seiten 174-177 ausgeführt, daß an MOS-Kondensatorstrukturen angelegte hohe Wechselfelder eine Avalanche-Injektion von sog. heißen Minoritätsträgern aus einem Siliziumsubstrat in eine Siliziumdioxidschicht bewirken können, Um im Substrat ein ausreichend hohes Feld zur Verursachung einer StoBionisation oder eines Avalanche-Effektes zu erzeugen, war die Verwendung eines sinusförmigen elektrischen Feldverhaltens erforderlich, um die Bildung einer Inversionsschicht zu verhindern, die das für den Avalanche-Effekt erforderliche elektrische Feld ansonsten reduzieren würde. Im normalen Betrieb derartiger MISFET-Bauelemente kommen solche Belastungszustände ] jedoch kaum oder gar nicht vor und ein direkter Oberflächen-Avalanche-Effekt wird demzufolge bei heutigen Schaltkreisen nicht als Instabilitätsproblem beobachtet. Ein weiteres Instabilitätsphänomen liegt in der Injektion von Hajoritäts- | ladungsträgern, die über einen Avalanche-Effekt am Drain/SubstratUbergang eines NOSFET bewirkt wird. In einem Aufsatz im Japanese Journal of Applied Physics, Vol. 9, No. 9, September 1970, Seiten 1103-1112 ist ausgeführt, daß bei Erhöhung der Sperrvorspannung am Drain-Gebiet über einen kritischen Durchbruchswert beim Anliegen einer geringen Gatespannung ein Avalanche-Effekt auftritt, der die Injektion von Majoritärsträgern, zB. Löchern bei einem P-leitfähigen Substrat, vom Siliziumsubstrat in das Gate-Dielektrikum verursacht. Da Spannungen in dieser für den Lawinendurchbruch eines PN-Oberganges erforderlichen Höhe in aktuellen Schaltkreisen sehr selten auftreten, wird in dem drainseitigen Avalanche-Effekt und der dadurch bewirkten Injektion kein sehr kritisches Instabilitätsproblen gesehen. Heiterhin findet sich in der Zeitschrift IEEE Transactions on Electron Devices, Vol. EeA~18, No. 2, Februar 1971, Selten 1Ο5-1Ο9, die Abhandlung einer Mehrfach-Gate-Struktür, adLt der die Injektion heißer Minoritätsträger in «in Gate-Dielektrikum möglich 1st. Die dazu erforderlichen Feldstärken waxen etwa dreimal geringer als BU976 003"
809821/0690
die für den Lawinendurchbruch eines PN-Uberganges und etwa viermal geringer als für den Oberflächen-Lawinendurchbruch eines MOS-Kondensators. Derartige Gate-Elektrodenkonfigurationen werden in konventionellen Schaltkreisen jedoch weniger vorgefunden so daß die daraus resulierenden Injektionsprobleme unter den genannten Bedingungen in der Praxis nicht besonders ins Gewicht fallen.
In der Zeitschrift Journal of Applied Physics, Vol. 44, No. 6, Juni 1973, Seiten 2681-2687, findet sich eine Darstellung, wonach heiße Minoritatsträger, ohne daß Avalanche-Bedingungen vorliegen, bei ausreichend hoher Sperrspannung (geringer als die Lawinen-Durchbruchspannung) an Source und Drain injiziert werden können, wenn eine ausreichend hohe Gate-Spannung und ein kontinuierlich in Durchlaßrichtung vorgespannter PN-Übergang unter dem Kanalbereich vorliegen. Der in Durchlaßrichtung vorgespannte PN-Übergang wurde dabei i zur Bereitstellung von Ladungsträgern in Anwesenheit eines j festen elektrischen Feldes über dem Dielektrikum mit einem daraus resultierenden Verarmungsbereich benutzt. In der US-Patentschrift 3 893 151 sind auf der Grundlage des nicht auf dem Lawinendurchbruch beruhenden Injektionsphänomens verschiedene von äußerer dauernder Energiezufuhr unabhängige Speicherelemente behandelt, wobei unter anderem auch eine Lichteinstrahlung zur Erzeugung einer genügend großen Anzahl von Minoritätsträgern angewendet wird. Weiterhin ist die Verwendung eines drainseitigen Avalanche-Effektes bei einem MOSFET bereits beschrieben, um eine Lösch-Injektion von Majoritätsträgern bereitzustellen. Ebenfalls wurden bereits
Untersuchungen über die sog. Fangstellen-Eigenschaften eines Dielektrikums, die entsprechenden Einfangquerschnitte sowie ι die Konzentrationen von Elektronen-Fangstellen in Silizium- ' dioxidschichten unter Benutzung von optisch induzierten heißen Elektronen durchgeführt. Da die überwiegende Mehrzahl von MOSFET-Schaltkreisen nicht mit einer vergrabenen PN-Sperrschicht ausgestattet ist und nicht in einem optisch BD 976 OO3
809821/0690
aktiven Umfeld Verwendung findet» haben derartige Bauelemente wirtschaftlich praktisch keine Bedeutung erlangen können.
Es wurde auch bereits berichtet, daß bei dimensionsmäßig sehr kleinen MOSFET im Normalbetrieb auch unterhalb der Lawinendurchbruch-Bedingungen eine Injektion von Minoritätsträgern auftreten kann. Insbesondere mit Nitridschichten passivierte MOSFET haben sich als anfällig für Schwellenwertverschiebungen erwiesen, was seine Ursache in der großen Anzahl von an der Nitrid/Oxid-Grenzfläche vorhandenen Fangstellen zu haben scheint. Dieses Phänomen scheint insbesondere von der jeweils angelegten Gate-Drain-Spannung sowie der Kanallänge abzuhängen» wobei gefunden wurde, daß die Ladungsträger in erster Linie am drainseitigen Ende des Kanals injiziert wurden, wie das beim drainseitigen Lawinendurchbruch ebenfalls zu beobachten war. Auf die Injektion von heißen Elektronen zurückzuführende Instabilitäten bei konventionellen MOSFET-Strukturen lassen sich durch Erhöhung des spezifischen Widerstandswertes des Substrats unter Kontrolle bringen sowie dadurch, daß man sicherstellt, daß während des Detriebs die maximalen Source-Drain- sowie Gate-Drain-Spannungen in den entsprechenden Grenzen gehalten werden
Ein weiterer Instabilitätseinfluß wird in dem Artikel in Applied Physics Letters, Vol. 29, No. 3, August 1, 1976, Seiten 198-200 beschrieben. Danach können Mlnoritäteträger in das Dielektrikum eines N-Kanal MOSFBT injiziert werden, indem man eine negative Vorspannung an das Substrat und eine ! positive Vorspannung ans Gate legt, wobei Source und Drain auf Massepotential liegen. Durch den thermisch bedingten Leckstrom scheinen genügend freie Minoritätsträger erzeugt zu werden, die in der Anwesenheit «ines vom Gate induzierten Verarmungsbereichs die Bedingungen für eine (nicht dem Lawinendurchbruch zuzurechnende) Injektion von Ladungsträgern in das Gate-Dielektrikum bereitstellen. Obwohl eine der-
809921/0690
artige normale leckstrombedingte Parameterveränderung extrem langsam vor sich geht, können diese Einflüsse über einen Zeitraum von Tausenden von Arbeitsstunden dennoch zu Veränderungen führen, die die Zuverlässigkeit über die gesamte erwartete Lebensdauer des Bauelementes, insbesondere bei erhöhten Temperaturen, nachteilig beeinflußt. In diesem Zusammenhang wurden Schwellenspannungsverschiebungen in der Größenordnung von einigen Hundert Milivolt über wenige Stunden unter die Injektion von Minoritätsträgem beschleunigenden Bedingungen festgestellt. Diesen Bedingungen zuzurechnen sind geringe spezifische Widerstandswerte des Halbleitersubstrats und erhöhte Temperaturen, d. h., höhere Leckstromraten. Bei konventionellen mit Siliziumnitrid passivierten FET wurden Schwellenspannungsverschiebungen über mehr als 3 V beim Betrieb über einige Zehntausend Stunden festgestellt. Um demnach den Einfluß derartiger leckstrombedingter Schwellenspannungsverschiebungen auf die Zuverlässigkeit des Bauelementes in Abhängigkeit von den Herstellungsparametern und der Bauelementauslegung zu erfassen, sind ausgedehnte statische Belastungstests über viele Tausend Betriebsstunden zur Erzielung aussagekräftiger Ergebnisse erforderlich.
Zusammenfassend läßt sich somit feststellen, daß zahlreiche unterschiedlich geartete Instabilitätsphänomense beobachtet worden sind, die die Betriebseigenschaften von MOS-Bauelementen ändern können. Für die überwiegende Anzahl dieser Phänomene wurde jedoch gefunden, daß diese bei normaler Betriebsweise nicht auftreten oder durch eine entsprechende Auslegung der Bauelemente und Kontrolle der Arbeitsbedingungen beherrscht werden können. Bezüglich des thermisch erzeugten Leckstroms wurde jedoch in letzter Zeit mit zu- ι nehmender Sicherheit festgestellt, daß darin die Quelle für eine inhärente Ladungsträgerinjektion zu sehen ist, die zwar bis zu einem gewiesen Grad gering gehalten werden kann, | grundsatzlich jedoch nicht vermeidbar ist. Gegenwärtig
ί BU 976 003
809821/0690
sind die Einflüsse derartiger leckstromlnduzierter Schwellenspannung sverschiebungen auf die Zuverlässigkeit nur durch eine Beobachtung über extrem lange Zeitabschnitte erfaßbar. Obwohl bereits Mechanismen zur Minoritätsträgererzeugung in Form von Lichteinstrahlung und/oder mittels vergrabener PN-Ubergänge benutzt wurden, um sozusagen künstlich die Bedingungen zur Erzeugung einer ausreichenden Zahl von freien Ladungsträgern zur Beobachtung der Schwellenspannungsverschiebungen eingesetzt wurden» weisen diese Verfahren den Nachteil auf, daß sie mit den gegenwärtigen Herstellungsverfahren, die bei der MOSFET-Hersteilung Anwendung finden, nicht kompatibel sind. Als zusätzlicher Stand der Technik sei in diesem Zusammenhang noch auf die US-Patentschrift 3 569 799 hingewiesen, die die Durchlaß- und Sperrvorspannung eines PN-Uberganges in der Nähe eines einen negativen Widerstand aufweisenden Dielektrikums betrifft, wobei Lawinendurchbruchsbedingungen zur Änderung der Leitfähigkeit des Dielektrikums benutzt werden. Weiterhin behandelt die US-Patentschrift 3 858 232 die Verwendung eines in Durchlaßrichtung vorgespannten PN-Übergangs als Minoritätsträgerquelle in einem ladungsgekoppelten Schieberegister.
Es ist Aufgabe der Erfindung, Maßnahmen anzugeben, mit
denen eine schnellere Erfassung der lecketrombedingten
Schwellenspannungsverschiebungen in MOSFET-Bauelementen |
unter bestimmten Arbeitsbedingungen möglich ist. Mit anderen !
Worten sollen Maßnahmen angegeben werden, die eine schnei- j lere Beurteilung und damit eine möglichst umgehende pro zeßmäßige Berücksichtigung der auf den genannten Phänomenen basierenden Schwellenspannungsverschiebungen erlauben.
Die zur Lösung dieser Aufgabe wesentlichen Maßnahmen fin-,den sich in den Patentansprüchen. Von besonderem Vorteil ist, daß das angegebene Verfahren mit den üblichen MOSFET-I Herstellungsprozessen vereinbar ist und weder eine be-
sondere Ausführung eines Testbereichs auf dem Halbleiter-BU 976 003
809821/0690
körper noch besondere Testeinrichtungen erfordert. Zusammengefaßt bestehen die Maßnahmen nach der Erfindung darin, an ein MOS-Bauelernent ein statisches Gate-Substratfeld anzulegen, daß zwar zu einer Inversionsschichtausbildung im Halbleitersubstrat führt, aber in seiner Größe unter dem Wert bleibt, der für die Erzielung eines Oberflächenlawinendurchbruchs im Halbleiterkörper oder fUr den dielektrischen Durchbruch in der Isolierschicht benötigt würde. Anschließend werden abwechselnd Vorspannungspotentiale in Durchlaß- und Sperrichtung an ein gegenüber dem Substrat entgegengesetzt dotiertes Gebiet benachbart zur Gate-Elektrode angelegt, um abwechselnd eine Injektion von freien Minoritätsträgern in den Substratbereich unter der Gate-Elektrode und die Injektion von Minoritätsträgern vom Substrat in die Isolierschicht zu veranlassen. Die Größe des an dieses entgegengesetzt dotierte Gebiet angelegten SperrvorSpannungspotentials ist geringer als die für die Verursachung eines Lawinendurchbrucheffektes des PN-Übergangs zwischen diesem Gebiet und dem Substrat erforderlichen Spannung. Die Frequenz der wechselnden Vorspannung wird dabei so hoch gewählt, daß eine ausreichende Zahl freier Minoritätsträger im Substrat unterhalb der Gate-Elektrode vorhanden ist, um eine große Anzahl von Ladungsträgern während der Sperrvorspannung des Dotierungsgebietes injizieren zu können.
Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Die Erfindung wird anhand der folgenden Beschreibung unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine schematische Querschnittsdarstellung
eines MOSFET-Bauelernents, aus der die Arbeitsbedingungen zur Erzeugung der beschleunigten Injektion heißer Ladungsträger vom Substrat in ein darüber liegendes Dielektri-
80976003 809821/0690
- 11 -kum verdeutlicht werden soll, und
Fig. 2 ein Bändermodell für einen Querschnitt
des Kanalbereichs des in Fig. 1 gezeigten MOSFET, aus dem die Bedingungen hervorgehen sollen, unter denen Minoritätsträger injiziert werden.
Wie bereits erwähnt worden ist, resultiert eine leckstrominduzierte SchwellenspannungsVerschiebung von Isolierschicht-Feldeffekttransistoren aus der Injektion von Minoritätsladungsträgern (bezüglich eines Halbleitersubstrats), die durch normale thermische Erzeugung als freie Ladungsträger in Halbleitermaterialien gebildet werden. Obwohl an sich das Auftreten eines Gatestromes durch das Gate-Dielektrikum nicht kritisch ist, bewirkt das Vorhandensein von Fangstellen (sog. Traps) im Dielektrikum, daß einige der injizierten Ladungsträger, zB. Elektronen für ein P-leitfähiges Halbleitersubstrat, im Dielektrikum festgehalten werden, und dadurch das effektiv über das Gate zustandekommende elektrische Feld im Halbleitersubstrat herabsetzen. Die eingefangenen Ladungsträger verursachen eine Zunahme der für eine spezielle Leitfähigkeit zwischen Source und Drain erforder- \ liehen Gatespannung. Obwohl Siliziumdioxidschichten mit nur , wenigen Fangstellen herstellbar sind, und somit relativ unempfindlich gegenüber der leckstrominduzierten Schwellenverschiebung sind, werden axis weiteren Auslegungsgesichtspunkten heraus bevorzugt Doppelschichten verwendet, zB. Phosphorsilicat (PSG)/Siliziumdioxid oder Siliziumnitrid/Siliziumdioxid (MNOS). Solche Doppelschichten weisen den Nachteil auf, daß sie eine große Anzahl von Fangstellen in der Nähe des Oxid/Nitrid-Ubergangs besitzen, vgl. zB. den Aufsatz in Applied Physics Letters, Januar 15, 1969, Seiten 45-47. Durch eine sorgfältige Auslegung derartiger MNOS-Feldeffekttransistoren lassen sich relativ feststehende Schwellenspannungseigenschaften über einen großen Arbeitabereich erzielen.
BU 976 003
809821/0690
Lin Beispiel für die Verv/endung eines MNOS-Bauelements in einem dynamischen Speicherschaltkreis findet sich beispielsweise in der US-Patentschrift 3 881 076. Obwohl leckstrombedingte Schwellenspannungsverschiebungen sowohl in MOS als auch in MHOS-Bauelementen auftreten/ kommt dem damit verbundenen Zuverlässigkeitsproblein insbesondere bei den doppelschichtigen MNOS-Strukturen Bedeutung zu.
In Fig. 1 ist eine schematische Uuerschnittsdarstellung eines typischen MISFLT gezeigt, der im Rahmen dieser Lrläuterung ein Η-Kanal Bauelement sein soll. Der FLT umfaßt ein P-leitfähiges Siliziumsubstrat 10 mit darin angeordneten N-leitfähigen Source- bzw. Drain-Gebieten 12 und 14. Es ist bekannt/ daß bei einem symmetrischen Aufbau die Source- und Drain-Gebiete hinsichtlich ihrer Funktion austauschbar sind/ daß aber die Auslegung und Bestimmung der Gebiete 12 und 14 auch in bestimmten Anwendungszusammenhängen davon abweichend vorgenommen werden kann. Zwischen den Gebieten 12 und 14 befindet sich auf der Oberfläche des Substrats 10 eine relativ dünne etwa 300 bis 1000 S dicke dielektrische Schicht/ die als Einzel- oder Mehrfachschicht ausgebildet sein kann. Eine bevorzugte Ausführung dieser Schicht 16 sieht eine Doppelschicht aus Siliziumnitrid über Siliziumdioxid vor. Oberhalb der dielektrischen Schicht 16 erstreckt sich eine leitfähige Gate-Elektrode 18, die aus Aluminium/ polykristallinen» Silizium/ Molybdän oder einem anderen elektrisch leitfähigen Material hergestellt sein kann.
Der eingangs bereits erwähnte Effekt der leckstrombedingten Schwellenspannungsverschiebung tritt bei MOSFET-Schaltungen auf, wenn eine Gate-Substrat-Potentialdifferenz Vg, die zur Bildung einer Verarmungszone im Substrat führen kann, zwischen der Gate-Elektrode 18 und dem Substrat 10 unter Bedingungen zur Einwirkung kommt/ bei denen sowohl das Source- ; Gebiet 12 als auch das Drain-Gebiet 14 auf ungefähr demselben Potential liegen. lur Herstellung dieser letzteren Bedingung ' BU 976 003
109821/0690
v/erden beim Testbetrieb sowohl Source als auch Drain entsprechend Flg. 1 mit einem gemeinsamen Anschluß verbunden. Dadurch wird Infolge der in Sperrlchtung vorgespannten Source- und Drain-Gebiete sowie durch den Einfluß der Gate-Spannung Vg auf das Substrat in diesem eine Verarmungszone 20 ausgebildet. Dabei bildet sich ebenfalls an der Grenzfläche zwischen dem Substrat 10 und der dielektrischen Schicht 16 ein dünner Leitungskanal. Durch thermische Generation innerhalb oder in der Nähe der Verarmungszone erzeugte freie Ladungsträger werden dem Einfluß des elektrischen Feldes der Verarmungszone 20 unterworfen. Minoritätsträger (Elektronen im einem P-leitfähigen Substrat) werden dabei zur Grenzfläche Dielektrikum/Substrat angezogen.
Fig. 2 zeigt das Bändermodell für einen Ausschnitt des Kanalbereichs unter der Gate-Elektrode 18 zwischen dem Source-Gebiet 12 und dem Drain-Gebiet 14. Es ist ersichtlich, daß im P-leitfähigen Substrat das Leitungs- und Valenzeband gekrümmt ι ist, und zwar unter Einwirkung der Gate-Substratpotential- ! differenz, die einen beschleunigenden Feldgradienten für Elektronen zur Grenzfläche Substrat/Dielektrikum (SiO2) erzeugt. Liegt eine ausreichend starke Bänderverbiegung vor, können freie Elektronen im Substrat ein ausreichend hohes Potential annehmen, um die Potentialbarriere an der Grenzfläche Substrat/Dielektrikum zu überwinden und somit ins Dielektrikum injiziert zu werden. Es ist festzustellen, daß unter normalen Betriebsbedingungen, sB. bei einem auf Massepotential liegenden Source-Gebiet, wobei Strom (in Form von Minoritätsträgern) zwischen dem Source- und Drain-Gebiet fließt, ein großer Teil des Kanalbereichs auf Massepotential gehalten wird, so daß im Substrat kein ausreichend großes Feld entsteht.
Die injizierten Elektronen durchqueren die relativ fangsteilenfreie Siliaiumdioxidschicht, aber ein großer Teil wird in Fangstellen in der Nähe der Grenifläch· Siliiiumdioxid/ BU 976 003
809821/0690
Siliziumnitrid zurückgehalten, was in Fig. 2 durch die Unterbrochenen Linien 22 angedeutet ist. Bezüglich einer näheren Erläuterung der sich dabei abspielenden Mechanismen kann auf die eingangs erwähnten Literaturstellen verwiesen werden. Für unter normalen Betriebsbedingungen vorgespannte MOSFLT-Bauelemente liegen Projektionen vor, wonach sich Schwellenspannungsverschiebungen in der Größenordnung von 3 bis 4 V über einen extrapolierten Zeitraum von einigen Tausend Stunden ergeben. Aufgrund solcher über einen Zeitraum bis hin zu 1000 Stunden erhaltener Daten scheint sich für die Schwellenspannungsverschiebung eine Sättigung einzustellen, was offensichtlich auf der Absättigung der im Dielektrikum vorhandenen Fangstellen zurückzuführen ist.
Die im Rahmen der Erfindung angegebenen Maßnahmen zur demgegenüber beschleunigten Beeinflussung der Injektionsvorgänge heißer Ladungsträger sollen nun im Zusammenhang mit Fig. 1 näher erläutert werden. Ein oben beschriebener FET vom MNOS-Typ ist bezüglich seines Substrats an ein Substratpotential Vsüb entsprechend Massepotential angeschlossen. Ein positives Gate-Potential Vg von etwa 16 V wird an die Gate-Elektrode 18 angelegt, um im Halbleitersubstrat 10 eine Verarmungszone auszubilden. Vg wird größer als die Schwellenspannung des FET gewählt, ist aber deutlich geringer als für eine Avalanche-Injektion an der Oberfläche oder einen dielektrischen Lawinendurchbruch ansonsten erforderlich. Die Source- und Drain-Gebiete sind gemeinsam mit einer (nicht gezeigten) Impulsquelle für bipolare Impulse Vp verbunden. Die Vp-Impulse sind im wesentlichen Rechteckimpulse mit einer gegenüber dem Substratpotential 10 Volt positiven sowie 1 Volt negativen Irapulsamplitude bei einer Impulsfrequenz von etwa 1 MHz. Während der positiven Impulszeiten von Vp wird der MNOS-FET dabei so vorgespannt, daß die Bedingungen für eine leckstrombedingte Schwellenspannungsver schiebung vorliegen. Die Darstellungen in den Fign. 1 und 2 zeigen das Bauelement in diesem Zustand. Da das Gate-Poten- BU 976 003
809821/0690
tlal Vg die Schwellenspannung des Bauelementes übersteigt und sowohl das Source- als auch das Drain-Gebiet in Sperrichtung vorgespannt sind, erstreckt sich eine Verarmungszone 20 vom Source/Substrat-Ubergang durch den Kanalbereich bis hin zum Drain/Substrat-Ubergang. Während der negativen Impulszeiten von Vp sind das Source- und Drain-Gebiet leicht in Durchlaßrichtung vorgespannt, wodurch Minoritätsträger (Elektronen) veranlaßt v/erden, in die die Source- und Drain-Gebiete 12 und 14 umgebenden Substratbereiche überzugehen. Kehrt die Polarität von Vp dann wieder um, wird eine große Menge von freien Ladungsträgern durch die erneut gebildete Verarmungszone beeinflußt und in Richtung auf den Substrat/Siliziumdioxid-Ubergang beschleunigt und anschließend über diesen übergang hinüber injiziert werden. Bei dieser Vorgehensweise wurde das Eintreten der Sättigungserscheinungen für die Schwellenspannungsverschiebung bereits in weniger als 20 Sekunden beobachtet, was auf andere Weise so schnell bisher nicht erreicht werden konnte. Die dabei beobachteten Sättigungswerte stimmen sehr gut mit den für die gleiche Erscheinung unter normalen Betriebsbedingungen errechneten Werten überein. Auf diese Weise steht somit eine Lrfassungsmethode zur Verfügung, mittels derer man in nur wenigen Sekunden dieselbe Information erhalten kann, wie das sonst nur über eine erheblich längere Zeit in der Größenordnung von tausenden von Stunden möglich war. Die zur Durchführung dieser Maßnahmen erforderliche Ausrüstung besteht lediglich in einem Impulsgenerator, wobei eine konventionelle Bauelementsturktur zugrunde gelegt werden kann, d. h., insbesondere keine vergrabenen und in Durchlaßrichtung vorzuspannenden (InjektioB-) Übergänge nach dem oben abgehandelten Stand der Technik erforderlich sind. Ebenfalls besteht keine Notwendigkeit für eine spezielle auf Licht ansprechende strukturelle Ausbildung, wie sB. transparent« Elektroden oder Einrichtungen sur Beleuchtung der Rückseite des Substrat«
Die angegebenen Maßnahmen können Anwendung finden bei der
BU 976 003 ~
I0M21/0II0
laufenden Prozeßüberwachung und Prozeßkontrolle, bei der Bewertung neuer Prozeßtechnologien und/oder neuer Strukturen, bei der Beurteilung hinsichtlich der Zuverlässigkeit problematischer Bauteile sowie der Bewertung von zur Schwellenspannungsstabilisierung vorgesehenen Methoden.
Obwohl andere Vorgehensweisen wie zB. die Verwendung erhöhter Temperaturen und Spannungen, der Einsatz auf optischem Wege erzeugter Ladungsträger, die Benutzung von Avalanche-Effekten an Halbleiterübergängen oder im Dielektrikum sowie die Verwendung von Elektronenstrahlen ebenfalls bis zu einem gewissen Grad zur Verursachung von Schwellenspannungsverschiebungen eingesetzt werden können, weisen doch alle diese Techniken gegenüber dem vorgeschlagenen Verfahren einen oder mehrere der folgenden Nachteile auf. Sie sind entweder nicht schnell genug, um in der angestrebten Zeit vernünftige ι Ergebnisse zuzulassen; es werden dadurch möglicherweise neue und andere Trägerinjektionsmechanismen eingeführt; es kann dadurch eine Lösung der bereits in Fangstellen festgehaltenen Ladungsträger herbeigeführt werden; oder es kann ι schließlich auch zu einer physikalischen Schädigung des Test-Bauelements kommen, wodurch die beobachteten Effekte hinsichtlich der lackstrombedingten Schwellenspannungsverschiebung wesentlich verfälscht werden.
Die demgegenüber der Erfindung zugrundeliegenden Maßnahmen sind frei von den geschilderten Nachteilen und weisen den außerordentlichen Vorteil einer einfachen Durchführung auf. Dabei ist noch einmal su betonen, daß Bauelemente, die einer Schwellenspannungsverschiebung durch die beschriebene Impulsbehandlung unterworfen wurden, dieselben physikalischen Charakteristiken aufweisen, wie man es bei der lecketrombedingten SchwellenepannungsVerschiebung feststellen kann. Die beschriebenen Maßnahmen können in außerordentlich vorteilhafter Weise in und zwischen den zahlreichen Prozeßschritten la Rahmen der Herstellung der entsprechenden Bauelemente Bü 976 003
809821/0690
eingefügt werden.
Obwohl die Erfindung unter Zugrundelegung eines N-Kanal Feldeffekttransistors vom MNOS-Typ beschrieben worden ist, lassen sich gleichermaßen diese Maßnahmen auch auf P-Kanal Bauelemente übertragen, und weiterhin auch auf Bauelementstrukturen mit einem Gate-Dielektrikum in Form einer Einzelschicht, wenngleich dabei die beobachteten Effekte nicht so ausgeprägt auftreten.
Bü 9?6 °°3 809821/0690
e e rs e 11 e

Claims (8)

  1. 27497 - y-
    PATENTANSPR Ü C Ii E
    Verfahren zur Beschleunigung von Ladungsträgerinjektionsvorgängen und zur schnelleren Erfassung deren Auswirkung auf die daraus resultierende Schwellenspannungsverschiebung bei Feldeffektbauelementen, bei denen in einem Halbleitersubstrat mindestens ein dazu entgegengesetzt dotiertes Gebiet mit einem an die Oberfläche reichenden PN-Übergang mit einer seitlich daran angrenzenden von einer leitfähigen Gate-Elektrode bedeckten dielektrischen Schicht vorliegt, dadurch gekennzeichnet, daß bei einer Gate-Substratvorspannung unterhalb des für das Zustandekommen eines überflächen-Avalanche-Effektes im Substrat erforderlichen Viertes an den PH-Übergang zwischen Substrat und darin angeordnetem dotierten Gebiet eine den PN-Übergang abwechselnd in Sperr- und Durchlaßrichtung vorspannende Potentialdifferenz angelegt wird, die abwechselnd eine Injektion von Minoritätsträgern in den Substratbereich unterhalb der Gate-Elektrode und von dort die Injektion mindestens eines Teils dieser Minoritätsträger in die dielektrische Schicht bewirkt, wobei die Sperrvorspannung kleiner als für einen Lawinendurchbruch des PN-Übergangs im Substrat erforderlich gehalten wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die abwechselnde Vorspannung des PN-Uberganges in Sperr- und Durchlaßrichtung durch Anlegen eines bipolaren Signales mit einer gegenüber der Durchlaßvorspannung beträchtlich höheren Sperrspannung vorgenommen wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in dem Halbleitersubstrat ein zweites mit dem Substrat einen zweiten PH-Übergang bildendes dotiertes
    BU 976 003
    809821/0690
    ORIGINAL INSPECTED
    j Gebiet in Form einer Transistorstruktur vorgesehen ist,
    und daß der zweite PN-Übergang elektrisch parallel
    zum ersten PN-Übergang geschaltet v/ird. j
  4. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die dielektrische Schicht aus wenigstens zwei unterschiedlichen dielektrischen Materialien besteht.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
    daß die dielektrische Schicht eine Doppelschicht aus ' Siliziumdioxid und Siliziumnitrid ist.
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche,
    i dadurch gekennzeichnet, daß die abwechselnde Sperr- und Durchlaßvorspannung des PN-Ubergangs über entsprechend angelegte Impulse von etwa einer Mikro- i Sekunde Dauer erfolgt.
  7. 7. Anordnung zur Durchführung des Verfahrens nach mindestens einem der vorhergehenden Ansprüche, insbesondere Teststruktur zur Bewertung der Auswirkungen einer leckstrombedingten Schwellenspannungsverschiebung bei Feldeffektbauelementen, gekennzeichnet durch Einrichtungen zum Anlegen eines festen Potentials zwischen Gate und Substrat, das hinsichtlich seiner Polarität und Größe die Ausbildung einer Verarmungszone im Kanalbereich gestattet sowie durch eine mit den miteinander verbundenen Source- und Drain-Elektroden einerseits und dem Substrat andererseits verbundene Impulsspannungsquelle zur abwechselnden Beaufschlagung der mit den Source- und Drain-Gebieten zusammenhängenden PN-Ubergänge in Sperr- und Durchlaßrichtung derart, daß während des Anliegens der Durchlaßvorspannung Minorität·träger in das Traneietorsübetrat injiziert
    Bü 976 003 009821/0690
    ; 27A97
    ι - 3 -
    und während der Sperrvorapannungsphase von dort I in die Gate-Isolierschicht des Transistors injiziert j werden.
  8. 8. Anordnung nach Anspruch 7, gekennzeichnet durch eine Isolierschicht-Feldeffekttransistorstruktur vom MNOS-Typ.
    BU 976 003
    809821/0690
DE19772749711 1976-11-19 1977-11-07 Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen Withdrawn DE2749711A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/743,253 US4075653A (en) 1976-11-19 1976-11-19 Method for injecting charge in field effect devices

Publications (1)

Publication Number Publication Date
DE2749711A1 true DE2749711A1 (de) 1978-05-24

Family

ID=24988084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772749711 Withdrawn DE2749711A1 (de) 1976-11-19 1977-11-07 Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen

Country Status (5)

Country Link
US (1) US4075653A (de)
JP (1) JPS5364482A (de)
DE (1) DE2749711A1 (de)
FR (1) FR2371692A1 (de)
GB (1) GB1535019A (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100459A (ja) * 1981-12-10 1983-06-15 Nippon Telegr & Teleph Corp <Ntt> Mos型半導体装置の特性安定化処理方法
JPS6117836A (ja) * 1984-07-04 1986-01-25 Matsushita Electric Ind Co Ltd 電気コンロ
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5598009A (en) * 1994-11-15 1997-01-28 Advanced Micro Devices, Inc. Hot carrier injection test structure and testing technique for statistical evaluation
DE10224956A1 (de) * 2002-06-05 2004-01-08 Infineon Technologies Ag Verfahren zur Einstellung der Einsatzspannung eines Feldeffekttansistors, Feldeffekttransistor sowie integrierte Schaltung
JP4967476B2 (ja) * 2005-07-04 2012-07-04 株式会社デンソー 半導体装置の検査方法
WO2023012893A1 (ja) * 2021-08-03 2023-02-09 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4844585B1 (de) * 1969-04-12 1973-12-25
NL7208026A (de) * 1972-06-13 1973-12-17

Also Published As

Publication number Publication date
GB1535019A (en) 1978-12-06
FR2371692B1 (de) 1982-04-09
US4075653A (en) 1978-02-21
JPS5364482A (en) 1978-06-08
FR2371692A1 (fr) 1978-06-16
JPS5548459B2 (de) 1980-12-05

Similar Documents

Publication Publication Date Title
DE4020007C2 (de) Nichtflüchtiger Speicher
DE19752434A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer Gateelektrode mit schwebendem Potential
DE3122768A1 (de) &#34;laterale feldeffekttransistoranordnung mit isolierter gate-elektrode&#34;
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE69018328T2 (de) Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE2658666A1 (de) Integrierter schaltkreis
DE69429239T2 (de) Verfahren und Schaltung zum Löschen von Flash-EEPROMs
DE3941312A1 (de) Bipolartransistor mit isoliertem gate und verfahren zu seiner herstellung
DE1807857A1 (de) Metall-Halbleitertransistor
DE3131302A1 (de) &#34;nichtfluechtiges statisches speicherelement (ram) mit direktem zugriff&#34;
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3244488C2 (de)
DE2749711A1 (de) Verfahren und anordnung zur beeinflussung und erfassung von ladungstraegerinjektionsvorgaengen in feldeffektbauelementen
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2359184A1 (de) Messeinrichtung zur bestimmung der effektiven ladung in einem dielektrikum
DE2614698A1 (de) Halbleiterspeicher
DE3105693C2 (de)
DE3345190C2 (de)
DE10249009A1 (de) Halbleitervorrichtung
EP1136833A1 (de) Verfahren zur Durchführung eines Burn-in-Prozesses zum elektrischen Stressen eines Halbleiterspeichers

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee