DE3941312A1

DE3941312A1 - Bipolartransistor mit isoliertem gate und verfahren zu seiner herstellung

Info

Publication number: DE3941312A1
Application number: DE3941312A
Authority: DE
Inventors: Hiroyasu Hagino
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-12-16
Filing date: 1989-12-14
Publication date: 1990-06-21
Anticipated expiration: 2009-12-15
Also published as: US5084401A; JPH02163974A; US4990975A; DE3941312C2

Description

Die Erfindung betrifft einen Bipolartransistor mit isoliertem Gate, nachstehend kurz als IGBT bezeichnet, sowie ein Verfah ren zu seiner Herstellung. Insbesondere betrifft die Erfindung einen IGBT mit einem Aufbau, der für ein Stroboskop geeignet ist.

Auf dem Gebiet der Stroboskope hat man in jüngerer Zeit Elemen te mit selbsttätiger Gitterabschaltung oder Gittersperrung an stelle von herkömmlichen Thyristorsystemen, die eine Kommutator schaltung benötigen, untersucht. Bei solchen Elementen mit selbsttätiger Gittersperrung hat man insbesondere einen span nungsgetriebenen IGBT untersucht, mit dem man eine Treiber schaltung vereinfachen kann und der eine hohe Strombelastbar keit besitzt. Ein IGBT allgemeiner Bauart hat sich als geeig net für einen Inverter erwiesen. Ein für einen Inverter ver wendeter IGBT ist im allgemeinen von einem Aufbau mit bloc kierfreier Bauform, wobei der Hauptstrom unterhalb des Bloc kierstromes in einen Sättigungsbereich eintritt, um eine selbsttätige Strombegrenzung beim Kurzschließen vorzunehmen. Somit ist der IGBT allgemeiner Bauart für ein Stroboskop un geeignet. Die dabei auftretenden Probleme werden nachste hend erläutert.

Fig. 1 zeigt eine Schnittansicht zur Erläuterung des grund sätzlichen Aufbaus eines herkömmlichen N-Kanal IGBT. Wie aus Fig. 1 ersichtlich, ist ein P⁺-Typ Halbleitersubstrat 1 mit relativ niedrigem spezifischen Widerstand, das als Kollektor schicht dient, auf seiner einen Hauptfläche mit einer N⁺-Typ Pufferschicht 2 mit relativ niedrigem spezifischen Widerstand versehen, um die Injektion von positiven Löchern aus der Kol lektorschicht 1 zu unterdrücken; eine N-Typ Körperschicht 3 mit relativ hohem spezifischen Widerstand ist auf der N⁺-Typ Pufferschicht 2 ausgebildet.

Eine Vielzahl von P-Typ Basisbereichen 4 ist auf der Ober fläche der N-Typ Körperschicht 3 ausgebildet, und zwar durch selektives Einleiten einer P-Typ Verunreinigung gemäß einem vorgegebenen Muster. N⁺-Typ Emitterbereiche 5 mit relativ nie drigem spezifischen Widerstand sind auf den Oberflächen der P-Typ Basisbereiche 4 ausgebildet durch selektives Einleiten einer N-Typ Verunreinigung. Oberflächenteile der P-Typ Basis bereiche 4 zwischen den N⁺-Typ Emitterbereichen 5 und der N- Typ Körperschicht 3 bilden Kanalbereiche 6.

Eine Gateelektrode 8 ist auf den Kanalbereichen 6 unter Zwi schenschaltung einer Gateoxidschicht 7 vorgesehen. Emitter elektroden 9 mit Emitter-Kurzschlußstruktur, um einen Blockier effekt zu verhindern, sind auf den N⁺-Typ Emitterbereichen 5 und den P-Typ Basisbereichen 4 ausgebildet, während eine Kol lektorelektrode 10 auf der rückseitigen Oberfläche der P⁺-Typ Kollektorschicht 1 ausgebildet ist.

Bei einem IGBT üblicher Bauart ist ein P-Typ Bereich, näm lich die P⁺-Typ Kollektorschicht 1 gemäß Fig. 1, hauptsäch lich auf einer Drainseite eines vertikalen MOSFET vorgesehen. Im Betrieb injiziert die P⁺-Typ Kollektorschicht 1 Löcher in die N-Typ Körperschicht 3 durch die N⁺-Typ Pufferschicht 2, was eine Modulation mit Elektronen hervorruft, die aus den N⁺-Typ Emitterbereichen 5 durch die Kanalbereiche 6 inji ziert werden, welche bei Anlegen einer Spannung an die Gate elektrode 8 gebildet werden, so daß dadurch der Widerstand der N-Typ Körperschicht 3 extrem reduziert wird (Leitfähig keits-Modulationseffekt).

Der Widerstand der N-Typ Körperschicht 3, der eine Hauptursa che für die Zunahme des EIN-Widerstandes eines MOSFET hoher Durchspruchspannung ist, wird somit extrem reduziert, so daß der IGBT, der ähnlich wie ein MOSFET ein spannungsgesteuertes Element ist, verglichen mit einem MOSFET eine hohe Strombe lastbarkeit haben kann, auch wenn er als Element mit hoher Durchbruchspannung ausgebildet ist.

Wie aus Fig. 1 ersichtlich, wird jedoch in dem IGBT ein para sitärer Thyristor gebildet von den N⁺-Typ Emitterbereichen 5, den P-Typ Basisbereichen 4, der N-Typ Körperschicht 3 und der P⁺-Typ Kollektorschicht 1. Wenn der in dem IGBT fließende Hauptstrom (Kollektorstrom) zunimmt, nimmt der Löcherstrom, der aus der N-Typ Körperschicht 3 in die P-Typ Basisbereiche 4 fließt, ebenfalls zu.

Dieser Löcherstrom dient als Gatestrom für den parasitären Thyristor, der eingeschaltet wird, wenn der Gatestrom einen bestimmten Grenzwert überschreitet. Sobald der parasitäre Thyristor einmal in den EIN-Zustand gegangen ist, ist es un möglich, den Hauptstrom mit der Gatespannung zu steuern, die an die Gateelektrode 8 angelegt wird, was zum Durchbruch des Elementes führt (sogenannter Blockiereffekt).

Fig. 2 zeigt ein Diagramm zur Erläuterung einer IC-VCE- Ausgangscharakteristik des IGBT. Das Symbol IC bezeichnet den Kollektorstrom, und das Symbol VCE bezeichnet die Kollektor- Emitter-Spannung. Der Kollektorstrom IC und die Kollektor- Emitter-Spannung VCE sind mit normierten Werten angegeben. Wie aus Fig. 2 ersichtlich, wird eine selbsttätige Strombe grenzung bei konstanter Gatespannung VG hervorgerufen, und zwar in ähnlicher Weise wie im Falle eines MOSFET, so daß der Kollektorstrom IC nicht über einen Sättigungsstrom IC (sat) zunimmt.

Wenn somit der Blockierstrom IL höher ist als der maximale Sättigungsstrom IC (sat) 4 in einem vorgegebenen Gate-Span nungsbereich von VG 1 bis VG 4, wie es mit einer gestrichelten Linie in Fig. 2 eingetragen ist, kann ein Blockiereffekt in einem solchen Gate-Spannungsbereich nicht auftreten. Somit wird ein IGBT mit blockierfreiem Aufbau realisiert.

Bei einem herkömmlichen IGBT kann somit der Blockiereffekt verhindert werden. Der Blockierstrom IL, der von der Struk tur des IGBT abhängt, beträgt im allgemeinen etwa einige hundert Ampere pro cm² in einem IGBT, der für einen Inverter konzipiert ist. Um einen IGBT mit blockierfreiem Aufbau zu realisieren, muß somit der Sättigungsstrom IC (sat) unter drückt werden, damit er nicht mehr als einige hundert Ampere pro cm² in einem Gatesspannungs-Arbeitsbereich beträgt.

Andererseits ist bei einem IGBT für ein Stroboskop eine Im pulserregbarkeit von mindestens 1000 A/cm² erforderlich. Wenn somit ein Stroboskop unter Verwendung eines IGBT gebaut wird, dessen Sättigungsstrom IC (sat) in der oben beschrie benen Weise unterdrückt wird, tritt das Problem einer unzu reichenden Impulserregbarkeit auf.

Aufgabe der Erfindung ist es daher, einen Bipolartransistor mit isoliertem Gate, nachstehend als IGBT bezeichnet, sowie ein Verfahren zu seiner Herstellung anzugeben, der eine aus reichende Impulserregbarkeit besitzt und für ein Stroboskop geeignet ist.

Ein Bipolartransistor mit isoliertem Gate gemäß der Erfindung weist folgendes auf: eine erste Halbleiterschicht von einem ersten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen; eine zweite Halbleiterschicht von einem zweiten Leitfähigkeits typ, die auf der ersten Hauptfläche der ersten Halbleiter schicht ausgebildet ist; einen Muldenbereich von einem ersten Leitfähigkeitstyp, der auf der zweiten Halbleiterschicht aus gebildet ist, wobei der Muldenbereich einen relativ tiefen, ersten Halbleiterbereich und einen relativ flachen, zweiten Halbleiterbereich aufweist, die aneinander angrenzen, wobei der zweite Halbleiterbereich einen Verunreinigungswert von etwa 2×10¹⁴ bis 5×10¹⁴ cm^-2 sowie eine Tiefe von etwa 4 bis 10 µm aufweist, einen dritten Halbleiterbereich von einem zweiten Leitfähigkeitstyp, der auf dem Muldenbereich ausgebil det ist; eine Oxidschicht, die auf einem Teil der Oberfläche des zweiten Halbleiterbereiches zwischen Oberflächen des drit ten Halbleiterbereiches und der zweiten Halbleiterschicht aus gebildet ist, wobei die Oxidschicht eine Dicke von etwa 600 bis 1000 A hat; eine Steuerelektrode, die auf der Oxidschicht ausgebildet ist; eine erste Elektrode, die auf dem dritten Halbleiterbereich ausgebildet ist; und eine zweite Elektrode, die auf der zweiten Hauptfläche der ersten Halbleiterschicht ausgebildet ist.

Das Verfahren zur Herstellung eines Bipolartransistors mit isoliertem Gate gemäß der Erfindung umfaßt folgende Schritte: Herstellen einer ersten Halbleiterschicht von einem ersten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen; Ausbil den einer zweiten Halbleiterschicht von einem zweiten Leit fähigkeitstyp auf der ersten Hauptfläche der ersten Halblei terschicht; selektives Einleiten einer Verunreinigung von einem ersten Leitfähigkeitstyp in die zweite Halbleiterschicht zur Bildung eines relativ tiefen, ersten Halbleiterbereiches von einem ersten Leitfähigkeitstyp auf der zweiten Halbleiter schicht; Herstellen einer Oxidschicht mit einer Dicke von etwa 600 bis 1000 A auf der zweiten Halbleiterschicht und dem er sten Halbleiterbereich; Aufbringen einer Leiterschicht auf der Oxidschicht; Ausbilden eines Musters in der Oxidschicht und der Halbleiterschicht zur Bildung von Fenstern; Einleiten einer Verunreinigung von einem ersten Leitfähigkeitstyp in die zweite Halbleiterschicht mit einem Verunreinigungswert von et wa 2×10¹⁴ bis 5×10¹⁴ cm^-2 durch die jeweiligen Fenster zur Bildung eines zweiten Halbleiterbereiches von einem ersten Leitfähigkeitstyp mit einer relativ geringen Tiefe von etwa 4 bis 10 µm, wobei die ersten und zweiten Halbleiterbereiche aneinander angrenzen und miteinander integriert sind, so daß sie einen Muldenbereich von einem ersten Leitfähigkeitstyp bilden; selektives Einleiten einer Verunreinigung von einem zweiten Leitfähigkeitstyp in den Muldenbereich durch ein ent sprechendes Fenster zur Bildung eines dritten Halbleiterbe reiches von einem zweiten Leitfähigkeitstyp auf dem Muldenbe reich; selektives Entfernen der Oxidschicht und der Leiter schicht, wobei zumindest Teile davon auf einem Teil der Ober fläche des zweiten Halbleiterbereiches zwischen Oberflächen des dritten Halbleiterbereiches und der zweiten Halbleiter schicht bleiben; Herstellen einer ersten Elektrode auf dem dritten Halbleiterbereich; und Herstellen einer zweiten Elek trode auf der zweiten Hauptfläche der ersten Halbleiterschicht.

Gemäß der Erfindung liegen die Werte der Verunreinigung in dem zwei ten Halbleiterbereich, in welchem ein Kanal gebildet wird, bei etwa 2×10¹⁴ bis 5×10¹⁴ cm^-2, während die Tiefe des zweiten Halbleiterbereiches 4 bis 10 µm beträgt. Hingegen beträgt die Dicke der Oxidschicht zur Isolierung einer Steuerelektrode et wa 600 bis 1000 A, so daß ein IGBT realisiert wird, der die Eigenschaft einer ausreichenden Impulserregung gewährleistet, während kein Blockiereffekt bei der Anwendung in einer Stro boskopschaltung hervorgerufen wird.

Die Erfindung wird nachstehend, auch hinsichtlich weiterer Merkmale und Vorteile, anhand der Beschreibung von Ausfüh rungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in

Fig. 1 eine Schnittansicht zur Erläuterung des grund sätzlichen Aufbaus eines herkömmlichen N-Kanal Bipolartransistors mit isoliertem Gate (IGBT);

Fig. 2 ein Diagramm zur Erläuterung von Ausgangscha rakteristiken eines herkömmlichen IGBT;

Fig. 3 ein Schaltbild zur Erläuterung einer Grund schaltung eines Stroboskops, bei dem ein IGBT gemäß der Erfindung Anwendung findet;

Fig. 4 eine Schnittansicht zur Erläuterung des Aufbaus einer ersten Ausführungsform eines IGBT gemäß der Erfindung;

Fig. 5 bis 12 Diagramme zur Erläuterung von entsprechenden Faktoren und Parametern, welche wesentliche Eigenschaften und Charakteristiken des IGBT bestimmen;

Fig. 13A bis 13C Schnittansichten zur Erläuterung des erfin dungsgemäßen Verfahrens zur Herstellung eines IGBT gemäß Fig. 4; und in

Fig. 14 eine Schnittansicht zur Erläuterung des Aufbaus einer anderen Ausführungsform eines IGBT gemäß der Erfindung.

Fig. 3 zeigt ein Schaltbild zur Erläuterung einer Grundschal tung eines Stroboskops, bei dem ein Bipolartransistor mit isoliertem Gate, nachstehend kurz IGBT genannt, gemäß der Er findung Anwendung findet. Eine Xenonröhre 22 und ein IGBT 23 sind in Reihe geschaltet und mit den beiden Anschlüssen eines Leistungskondensators 21 verbunden, der von einer Gleichstrom quelle geladen wird. Ein Triggeranschluß der Xenonröhre 22 ist an die Sekundärseite eines Triggertransformators 24 ange schlossen, dessen Primärseite an einen Kondensator 26 ange schlossen ist, der über einen Widerstand 25 geladen wird.

Wenn der IGBT 23 in Abhängigkeit von einer Spannung durchge schaltet wird, die an einen Gateanschluß 27 angelegt wird, so wird die in dem Kondensator 26 geladene Spannung über den Triggertransformator 24 und den IGBT 23 entladen, so daß ein Hochspannungsimpuls an der Sekundärseite des Triggertrans formators 24 erzeugt wird. Die Xenonröhre 22 wird von dem Hochspannungsimpuls getriggert, und die im Leistungskondensa tor 21 geladene Spannung wird über die Xenonröhre 22 und den IGBT 23 entladen, so daß die Xenonröhre 22 Licht emittiert.

In einer solchen Stroboskopschaltung wird der in dem IGBT 23 fließende Hauptstrom (Kollektorstrom) begrenzt durch den Lastwiderstand der Xenonröhre 22. Somit ist der IGBT 23 so ausgelegt, daß sein Blockierstromwert den Hauptstromwert überschreitet, der durch die Xenonröhre 22 begrenzt ist, so daß absolut kein Blockiereffekt in dem IGBT 23 hervorgerufen wird, und zwar unabhängig von dem Wert seines Sättigungsstro mes. Um Energie zu sparen, ist bevorzugt, Energieverluste bei der Emission auf ein Minimum zu reduzieren. Unter diesem Ge sichtspunkt ist der Sättigungsstrom des IGBT 23 vorzugsweise so hoch wie möglich. Gemäß der Erfindung wird ein IGBT ange geben, der für solche Zwecke besonders geeignet ist.

Fig. 4 zeigt im Schnitt den Aufbau einer ersten Ausführungs form eines IGBT gemäß der Erfindung. Wie aus Fig. 4 ersicht lich, besteht eine Kollektorschicht 11 aus einem P⁺-Typ Halbleitersubstrat mit einem relativ niedrigen spezifischen Widerstand von etwa 0,05 bis 0,002 Ohm · cm. Eine N⁺-Typ Puf ferschicht 12 ist auf der Kollektorschicht 11 vorgesehen, um die Injektion von Löchern aus der Kollektorschicht 11 zu un terdrücken, und eine N-Typ Körperschicht 13 mit relativ ho hem spezifischen Widerstand ist auf der N⁺-Typ Pufferschicht 12 vorgesehen.

Eine Vielzahl von P-Typ Muldenbereichen, d.h. P-Typ Basisbe reichen 14, ist selektiv auf der N-Typ Körperschicht 13 aus gebildet, wobei jeder der P-Typ Basisbereiche 14 aus einem relativ tiefen, ersten P-Typ Basisbereich 14 a und einem re lativ flachen, zweiten P-Typ Basisbereich 14 b besteht. N⁺- Typ Emitterbereiche 14 mit relativ niedrigem spezifischen Widerstand sind selektiv auf den P-Typ Basisbereichen 14 aus gebildet.

Teile 16 der Oberflächen der zweiten P-Typ Basisbereiche 14 b die sich zwischen Oberflächen der N⁺-Typ Emitterbereiche 15 und der N-Typ Körperschicht 13 befinden, sind als Kanalberei che ausgebildet. Eine Gateelektrode 18 ist auf den Kanalbe reichen 16 unter Zwischenschaltung einer Gateoxidschicht 17 vorgesehen. Emitterelektroden 19, die zur Verhinderung eines Blockiereffektes mit Emitterkurzschlußstruktur vorgesehen sind, sind auf den N⁺-Typ Emitterbereichen 15 und den ersten P-Typ Basisbereichen 14 a vorgesehen, während eine Kollektor elektrode 20 auf der rückseitigen Oberfläche der P⁺-Kollek torschicht 11 vorgesehen ist.

Im folgenden sollen unter Bezugnahme auf die Blockierstrom dichte JL, die Sättigungsstromdichte JC (sat), die Schwell wertspannung VG (th) und die Gatedurchbruchspannung VG (BK) verschiedene Charakteristiken und Eigenschaften des IGBT ge mäß Fig. 4 näher erläutert werden. Diese charakteristischen Begriffe werden wie folgt definiert:

- Blockierstromdichte JL: Hauptstromdichte, bei der der IGBT in einen Blockierzustand eintritt (Latch-up Zustand);
- Sättigungsstromdichte JC (sat): Stromdichte des maximalen Hauptstromes, der in einem Zustand fließen kann, wo eine bestimmte Gatespannung anliegt;
- Schwellwertspannung VG (th): Gatespannung, die zum Durch schalten des IGBT erforderlich ist;
- Gatedurchbruchspannung VG (BK): kritischer Wert der Gate spannung, die einen Durchbruch der Gateoxidschicht her vorruft.

Nimmt man an, daß die Gatespannung VG, die an einem IGBT für ein Stroboskop anliegt, im Bereich von 25 + 5 Volt liegt, so muß die Gatedurchbruchspannung VG (BK) mindestens 30 Volt be tragen, und die Schwellwertspannung VG (th) ist vorzugsweise nicht höher als etwa 5 Volt. Im Hinblick auf die Lieferung eines großen Stromes, der für die Emission hoher Intensität mit minimalem Energieverlust geeignet ist, wird bevorzugt, daß die Blockierstromdichte JL mindestens etwa 1000 A/cm² beträgt und daß die Sättigungsstromdichte JC (sat) höher als die Blockierstromdichte JL in dem oben erwähnten Gatespan nungsbereich von 25 ± 5 Volt ist. Die Bedingungen und Vor aussetzungen zur Realisierung eines IGBT mit solchen Eigen schaften werden nachstehend erläutert.

Die Gatedurchbruchspannung VG (BK) hängt ab von der Dicke der Gateoxidschicht 17. Fig. 5 zeigt ein Diagramm zur Erläuterung des Zusammenhanges zwischen der Dicke der Gateoxidschicht 17 aus SiO₂ und der Gatedurchbruchspannung VG (BK). Eine dielek trische Durchbruchfeldstärke einer SiO₂-Schicht, die mit einem allgemein üblichen Verfahren zur Herstellung eines MOS-Transistors gebildet wird, liegt im Bereich von etwa 6 MV/cm bis 10 MV/cm mit einem durchschnittlichen Wert von 8 MV/cm.

Da die Gatespannung VG, die bei Verwendung eines Stroboskops angelegt wird, im allgemeinen in einem Bereich von 20 bis 30 Volt liegt, muß die Dicke der Gateoxidschicht 17 mehr als etwa 600 A betragen, um die Gatedurchbruchspannung VG (BK) von mindestens 30 Volt zu erreichen, und zwar unter Berücksich tigung von Streuungen bei der Herstellung. Die Dicke der Gateoxidschicht 17 übt auch einen Einfluß auf die Schwell wertspannung VG (th) aus, wie es nachstehend erläutert ist.

Die Verunreinigungskonzentration und die Diffusionstiefe von jedem zweiten P-Typ Basisbereich 14 b, auf deren Oberfläche die Kanalbereiche 16 ausgebildet sind, müssen korrekt ge steuert werden, da sie einen starken Einfluß auf die Bloc kierstromdichte JL, die Sättigungsstromdichte JC (sat) und die Schwellwertspannung VG (th) ausüben.

Fig. 6 zeigt ein Diagramm zur Erläuterung des Zusammenhanges zwischen dem Wert der Verunreinigungsinjektion in den zwei ten P-Typ Basisbereich 14 b und der Blockierstromdichte JL. Die Fig. 7 zeigt ein Diagramm zur Erläuterung des Zusammenhanges zwischen dem Wert der Verunreinigungsinjektion in den zweiten P-Typ Basisbereich 14 b und der Schwellwertspannung VG (th) mit der Dicke tox der Gateoxidschicht 17 als Parameter.

Fig. 8 zeigt ein Diagramm zur Erläuterung des Zusammenhanges zwischen der Diffusionstiefe des zweiten P-Typ Basisbereiches 14 b und der Blockierstromdichte JL. Und Fig. 9 zeigt ein Dia gramm zur Erläuterung des Zusammenhanges zwischen der Diffu sionstiefe des zweiten P-Typ Basisbereiches 14 b und der Sät tigungsstromdichte JC (sat), unter der Annahme, daß die Gate spannung VG einen Wert von 20 Volt hat.

Wie in Fig. 9 dargestellt, wird die Sättigungsstromdichte JC (sat) reduziert bei zunehmender Diffusionstiefe des zweiten P-Typ Basisbereiches 14 b, im wesentlichen wegen der Zunahme des Kanalwiderstandes, der hervorgerufen wird durch die Zu nahme der in Fig. 4 angegebenen Kanallänge L.

Aus Fig. 6 ergibt sich, daß der Wert der Verunreinigungsinjek tion in dem zweiten P-Typ Basisbereich 14 b mindestens etwa 2×10¹⁴ cm^-2 betragen muß, um eine Blockierstromdichte zu er halten, die 1000 A/cm² überschreitet. Aus Fig. 7 ergibt sich, daß der Wert der Verunreinigungsinjektion in den zweiten P- Typ Basisbereich 14 b nicht höher als etwa 5×10¹⁴ cm^-2 sein darf, und zwar unter Berücksichtigung der nachstehenden Bedin gungen:

(i) Der Wert der Verunreinigungsinjektion in den zweiten P- Typ Basisbereich 14 b ist mindestens 2×10¹⁴ cm^-2
(ii) die Dicke tox der Gateoxidschicht 17 beträgt mindestens 600 A; und
(iii) die Schwellwertspannung VG (th) beträgt nicht mehr als 5 Volt.

Unter Berücksichtigung dieser Umstände und der obigen Bedin gung (i) liegt der Wert der Verunreinigungsinjektion in den zweiten P-Typ Basisbereich 14 b vorzugsweise im Bereich von 2×10¹⁴ bis 5×10¹⁴ cm^-2. Wie in Fig. 7 dargestellt, ändert sich die Schwellwertspannung VG (th) ebenfalls mit einer Ände rung der Dicke tox der Gateoxidschicht 17. Man erkennt, daß die Dicke tox der Gateoxidschicht 17 unter Berücksichtigung der Bedingungen (i) bis (iii) nicht höher als etwa 1000 Å sein darf.

Aus Fig. 8 ergibt sich, daß die Diffusionstiefe des zweiten P-Typ Basisbereiches 14 b mindestens etwa 4 µm betragen muß, um die Blockierstromdichte JL von mindestens 1000 A/cm² zu erreichen. Wie aus Fig. 9 ersichtlich, darf die Diffusions tiefe des zweiten P-Typ Basisbereiches 14 b nicht mehr als et wa 10 µm betragen, um eine Sättigungsstromdichte von minde stens 1000 A/cm² zu erzielen. Mit anderen Worten, die Diffu sionstiefe des zweiten P-Typ Basisbereiches 14 b muß im Be reich von 4 bis 10 µm liegen.

Unter Berücksichtigung der obigen Darlegungen wird bevorzugt, daß die Dicke der Gateoxidschicht 17 in einem Bereich von et wa 600 bis 1000 Å liegt und daß der Wert der Verunreinigungs injektion in dem zweiten P-Typ Basisbereich 14 b in einem Be reich von etwa 2×10¹⁴ bis 5×10¹⁴ cm^-2 liegt, während die Diffusionstiefe des zweiten P-Typ Basisbereiches 14 b in einem Bereich von etwa 4 bis 10 µm liegt, um einen IGBT zu bilden, der für ein Stroboskop geeignet ist.

Fig. 10 zeigt ein Diagramm zur Erläuterung des Zustands der Änderung einer maximal durchlässigen Hauptstromdichte (Grenz wert für die maximal durchlässige Hauptstromdichte) beim Anle gen von verschiedenen Gatespannungspegeln VG an einen speziel len IGBT, der diese Bedingungen erfüllt, wobei die Dicke tox der Gateoxidschicht als Parameter dient. Wenn die obigen Be dingungen erfüllt sind, so wird angenommen, daß die Blockier stromdichte höher als 1000 A/cm² ist, und somit wird ein Durchlässigkeitsgrenzwert unterhalb von 1000 A/cm² hervorge rufen durch die Sättigung in dem Diagramm gemäß Fig. 10.

Wie sich aus der Erweiterung des Diagrammes gemäß Fig. 10 er gibt, ist die Sättigungsstromdichte weit über 1000 A/cm² bei einer Gatespannung VG im Bereich von 20 bis 30 Volt. Somit ist es ohne weiteres möglich, die Sättigungsstromdichte JC (sat) auf einen Wert zu setzen, der höher ist als die Blockierstrom dichte JL bei einer Gatespannung im Bereich von 20 bis 30 Volt.

Da die Last, also die Xenonröhre 22, als Strombegrenzungsele ment in der IGBT-Schaltung für ein Stroboskop der oben be schriebenen Art dient, ist es nicht erforderlich, die Sätti gungsstromdichte JC (sat) so zu konzipieren, daß sie niedriger ist als die Blockierstromdichte JL, um eine nicht-blockieren de Struktur zu erreichen, und zwar im Unterschied zum Falle der Anwendung bei einem Inverter, aber die Sättigungsstrom dichte JC (sat) wird auf einen möglichst hohen Wert gesetzt unter Berücksichtigung der Verbesserung der Leuchteffizienz der Xenonröhre.

Einer der wichtigen Faktoren, welche die Sättigungsstromdich te JC (sat) bestimmen, ist die Kanalbreite. Fig. 11 zeigt ein Diagramm zur Erläuterung des Zusammenhanges zwischen der Ka nalbreite pro Flächeneinheit und der Sättigungsstromdichte JC (sat), unter der Annahme, daß die Gatespannung VG einen Wert von 20 Volt hat. Es wird darauf hingewiesen, daß die Ka nalbreite pro Flächeneinheit mindestens etwa 300 cm^-1 betra gen muß, um eine Sättigungsstromdichte JC (sat) von mindestens 1000 A/cm² zu erzielen.

Es ist hinlänglich bekannt, daß ein Blockiereffekt in dem IGBT leicht hervorgerufen wird, wenn ein Stromverstärkungs faktor α eines Transistors, gebildet von der P⁺-Typ Kollek torschicht 11, der N-Typ Körperschicht 13 und dem P-Typ Ba sisbereich 14, zu hoch ist und sich stark dem Wert "1" nä hert. Weiterhin wird, wenn der Löcherinjektions-Wirkungsgrad von der P⁺-Typ Kollektorschicht 11 zur N-Typ Körperschicht 13 zunimmt, um den Stromverstärkungsfaktor α zu erhöhen, die Schaltgeschwindigkeit verringert.

Wenn der Stromverstärkungsfaktor α zu stark abnimmt, nehmen andererseits Energieverluste extrem zu, und zwar durch das An steigen der Sättigungsspannung. Somit wird bevorzugt, den Stromverstärkungsfaktor α in ausreichendem Maße zu steuern. Bei einem IGBT für einen Inverter wird der Stromverstärkungs faktor α auf einen Wert von etwa 0,3 bis 0,5 gesetzt, um eine ausreichende Schaltgeschwindigkeit zu gewährleisten.

Bei einem IGBT für ein Stroboskop ist jedoch eine hohe Schalt geschwindigkeit nicht erforderlich, da das Stroboskop ein ex trem langes Emissionsintervall hat, stattdessen wird bevor zugt, den Energieverlust auf ein Minimum zu reduzieren. Bei einem IGBT für ein Stroboskop liegt somit der Stromverstär kungsfaktor α vorzugsweise bei etwa 0,8 bis 0,9 in einem Hauptstromdichtebereich von etwa 100 bis 1000 A/cm².

Wie in Fig. 12 dargestellt, ändert sich der Stromverstärkungs faktor α mit der Verunreinigungskonzentration der N⁺-Typ Puf ferschicht 12. In Fig. 12 gibt die Abszisse das Produkt CT in cm^-2 aus der durchschnittlichen Verunreinigungskonzentra tion C und der Dicke T der N⁺-Typ Pufferschicht 12 an, während die Ordinate den Stromverstärkungsfaktor α angibt.

Wenn das Produkt CT zunimmt, nimmt der Stromverstärkungsfak tor α ab, da der Löcherinjektions-Wirkungsgrad von der P⁺- Typ Kollektorschicht 11 zur N-Körperschicht 13 abnimmt. Es wird darauf hingewiesen, daß das Produkt CT etwa 10¹⁴ cm^-2 betragen kann, um einen Stromverstärkungsfaktor α von etwa 0,8 bis 0,9 zu erzielen.

Es ist nicht erforderlich, die Dicke und den spezifischen Wi derstand der N-Typ Körperschicht 13 genau zu steuern, und zwar im Unterschied zum Falle eines MOSFET, da der spezifi sche Widerstand des IGBT extrem reduziert wird durch einen Leitfähigkeits-Modulationseffekt im aktiven Zustand des IGBT, wie oben beschrieben. Im allgemeinen kann die N-Typ Körper schicht 13 einen spezifischen Widerstand von etwa 20 bis 30 Ohm×cm sowie eine Dicke von 50 µm haben für den Fall eines Produktes mit einer Nennspannung von 500 Volt.

Die Fig. 13A bis 13C zeigen Schnittansichten zur Erläuterung des Verfahrens zur Herstellung des IBGT gemäß Fig. 4. Dieses Verfahren soll nachstehend anhand dieser Fig. 13A bis 13C nä her erläutert werden.

Zunächst wird ein P⁺-Typ Halbleitersubstrat als Kollektor schicht 11 mit einem relativ niedrigen spezifischen Widerstand von 0,05 bis 0,0002 Ohm×cm hergestellt. Die Kollektorschicht 11 wird auf ihrer einen Hauptfläche mit einer N⁺-Typ Puffer schicht 12 mit relativ niedrigem spezifischen Widerstand von etwa 0,1 Ohm · cm und einer Dicke von etwa 10 bis 20 µm durch epitaxiales Aufwachsen versehen.

Dann wird eine N-Typ Körperschicht 13 mit einem relativ hohen spezifischen Widerstand von etwa 20 bis 30 Ohm×cm und einer Dicke von etwa 50 µm auf der N⁺-Typ Pufferschicht 12 durch epitaxiales Aufwachsen ausgebildet. Isolierschichten 30 aus SiO₂ oder dergleichen werden auf der N-Typ Körperschicht 13 ausgebildet und mit einem entsprechenden Muster versehen.

Die Isolierschichten 30 mit entsprechendem Muster werden als Masken verwendet, um selektiv eine P-Typ Verunreinigung, wie z.B. Bor, in die N-Körperschicht 13 durch Ionenimplantation oder dergleichen zu implantieren, die dann thermisch diffun diert wird, um auf diese Weise relativ tiefe, erste P-Typ Ba sisbereiche 14 a herzustellen. Somit wird die Struktur gemäß Fig. 13A erhalten.

Die Anordnung der ersten P-Typ Basisbereiche 14 a erfolgt ge mäß einem Zellenmuster des IGBT. Beispielsweise sind Matrix anordnungen und Streifenanordnungen hinlänglich bekannt. Es wird bevorzugt, daß die Dimensionen der Anordnung so konzi piert sind, daß eine Kanalbreite pro Flächeneinheit von min destens etwa 300 cm^-1 gewährleistet ist.

Dann werden die Isolierschichten 30 entfernt und vollständig ersetzt durch SiO₂-Schichten 17 a mit einer Dicke von etwa 600 bis 1000 A, und Polysiliziumschichten 18 a mit einer Dicke von einigen tausend A werden auf diesen ausgebildet. Die SiO₂- Schichten 17 a und die Polysiliziumschichten 18 a haben ein sol ches Muster, daß sie Fenster mit vorgegebenen Mustern bilden.

Eine P-Typ Verunreinigung, wie z.B. Bor, wird selektiv durch die Fenster implantiert mit Injektionswerten von etwa 2× 10¹⁴ bis 5×10¹⁴ cm^-2 durch Ionenimplantation und dann ther misch diffundiert, um auf diese Weise relativ flache P-Typ Ba sisbereiche 14 b mit einer Tiefe von etwa 4 bis 10 µm zu bil den.

Die zweiten P-Typ Basisbereiche 14 b werden um den jeweiligen Umfang der ersten P-Typ Basisbereiche 14 a ausgebildet, wenn diese in Matrixanordnung vorgesehen sind, während sie zu bei den Seiten der ersten P-Typ Basisbereiche 14 a ausgebildet wer den, wenn diese in Streifenanordnung vorgesehen sind.

Dann wird eine N-Typ Verunreinigung, wie z.B. Phosphor, durch die gleichen Fenster eingeleitet und thermisch diffundiert, um dadurch N⁺-Typ Emitterbereiche 15 zu bilden. Dieses Vorge hen ist hinlänglich bekannt als DSA-MOS Verfahren zur Herstel lung von konstanten Kanallängen L durch Doppeldiffusion (vgl. Fig. 4). Mit dem oben beschriebenen Verfahren wird die Struk tur gemäß Fig. 13B erreicht.

Dann werden unerwünschte Teile der SiO₂-Schichten 17 a und der Polysiliziumschichten 18 a entfernt. Die verbleibenden Teile der SiO₂-Schichten 17 a und der Polysiliziumschichten 18 a bil den Gateoxidschichten 17 und Gateelektroden 18. Dann werden Oxidschichten 31 über den gesamten Oberflächen ausgebildet und mit entsprechendem Muster versehen, um Teile davon auf den ersten P-Typ Basisbereichen 14 a und den N⁺-Typ Emitter bereichen 15 zu entfernen.

Emitterelektroden 19 werden auf der einen Oberfläche und eine Kollektorelektrode 20 wird auf der rückseitigen Oberfläche, al so der anderen Hauptfläche der P⁺-Typ Kollektorschicht 11, aus gebildet, um dadurch die Struktur gemäß Fig. 13C zu erzielen.

Auf diese Weise wird der IGBT gemäß Fig. 4 realisiert.

Fig. 14 zeigt eine Schnittansicht zur Erläuterung des Aufbaus einer anderen Ausführungsform des IGBT gemäß der Erfindung. Bei dieser Ausführungsform sind P⁺-Typ Bereiche 14 c mit rela tiv niedrigem spezifischen Widerstand in den P-Typ Basisberei chen 14 ausgebildet, wie es mit gestrichelten Linien in Fig. 14 angedeutet ist.

Auf diese Weise wird ein Spannungsabfall, verursacht durch einen Löcherstrom durch die P-Typ Basisbereiche 14, so redu ziert, daß ein NPN-Transistor, gebildet von den N-Typ Emitter bereichen 15, den P-Typ Basisbereichen 14 und der N-Typ Kör perschicht 13, kaum aktiviert wird. Somit geht der IGBT kaum in den Blockierzustand.

Die P⁺-Typ Bereiche 14 c werden in einem Schritt nach der Her stellung der zweiten P-Typ Basisbereiche 14 b hergestellt, be vor die N⁺-Typ Emitterbereiche 15 ausgebildet werden. Bei die sem Schritt werden Fenster mit geeignetem Muster in den ohne Muster vorhandenen SiO₂ Schichten 17 a und den Polysilizium schichten 18 a gemäß Fig. 13B ausgebildet, um eine Maske zur Verwendung bei der Ionenimplantation für die P⁺-Typ Bereiche 14 c zu bilden.

Diese Fenster können in einem anschließenden Schritt zur Her stellung der N⁺-Typ Emitterbereiche 15 geschlossen werden. Die P⁺-Typ Bereiche 14 c werden vorzugsweise so ausgebildet, daß sie einen Wert der Verunreinigungsinjektion von etwa 0,8×10¹⁵ bis 1×10¹⁵ cm^-2 sowie eine Tiefe haben, die etwa halb so groß ist wie die Tiefe der zweiten P-Typ Basisberei che 14 b.

Obwohl die oben beschriebenen Ausführungsformen unter Bezug nahme auf einen N-Kanal IGBT erläutert worden sind, ist die Erfindung selbstverständlich auch anwendbar auf einen P-Kanal IGBT.

Claims

1. Bipolartransistor mit isoliertem Gate, gekennzeichnet durch

- eine erste Halbleiterschicht (11) vom ersten Leitfähigkeits typ mit ersten und zweiten Hauptflächen;
- eine zweite Halbleiterschicht (13) von einem zweiten Leitfä higkeitstyp, die auf der ersten Hauptfläche der ersten Halb leiterschicht (11) ausgebildet ist;
- einen Muldenbereich (14) von einem ersten Leitfähigkeits typ, der auf der zweiten Halbleiterschicht (13) ausgebildet ist, wobei der Muldenbereich (14) einen relativ tiefen er sten Halbleiterbereich (14 a) und einen relativ flachen zwei ten Halbleiterbereich (14 b) aufweist, die aneinander angren zen, wobei der zweite Halbleiterbereich (14 b) einen Verun reinigungswert von etwa 2×10¹⁴ bis 5×10¹⁴ cm^-2 und eine Tiefe von etwa 4 bis 10 µm hat;
- einen dritten Halbleiterbereich (15) von einem zweiten Leit fähigkeitstyp, der auf dem Muldenbereich (14) ausgebildet ist;
- eine Oxidschicht (17), die auf einem Teil einer Oberfläche des zweiten Halbleiterbereiches (13) zwischen den Oberflä chen des dritten Halbleiterbereiches (15) und der zweiten Halbleiterschicht (13) ausgebildet ist, wobei die Oxid schicht eine Dicke von etwa 600 bis 1000 A hat;
- eine Steuerelektrode (18), die auf der Oxidschicht (17) aus gebildet ist;
- eine erste Elektrode (19), die auf dem dritten Halbleiterbe reich (15) ausgebildet ist; und
- eine zweite Elektrode (20), die auf der zweiten Hauptfläche der ersten Halbleiterschicht (11) ausgebildet ist.

2. Bipolartransistor nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil des zweiten Halbleiterbereiches (14) zwischen dem dritten Halbleiterbereich (15) und der zweiten Halbleiter schicht (13) als Kanalbereich (16) ausgebildet ist, wobei der Kanalbereich (16) eine Breite pro Flächeneinheit von mehr als etwa 300 cm^-2 hat.

3. Bipolartransistor nach Anspruch 1 oder 2, gekennzeichnet durch eine dritte Halbleiterschicht (12) von einem zweiten Leitfähig keitstyp, die zwischen den ersten und zweiten Halbleiterschich ten (11, 13) ausgebildet ist, wobei das Produkt der durch schnittlichen Verunreinigungskonzentration (C) und der Dicke der dritten Halbleiterschicht (12) etwa 10¹⁴ cm^-2 beträgt.

4. Bipolartransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Halbleiterschicht (13) einen spezifischen Wider stand von etwa 20 bis 30 Ohm · cm und eine Dicke von etwa 50 µm hat.

5. Bipolartransistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Halbleiterschicht (11) einen spezifischen Wider stand von etwa 0,05 bis 0,002 Ohm×cm hat.

6. Bipolartransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Elektrode (19) eine Elektrode ist, die sowohl auf dem dritten Halbleiterbereich (15) als auch auf dem Muldenbe reich (14) ausgebildet ist.

7. Bipolartransistor nach einem der Ansprüche 1 bis 6, gekennzeichnet durch einen vierten Halbleiterbereich (14 c), der im Zentrum des Mul denbereiches (14) ausgebildet ist, wobei der vierte Halbleiter bereich (14 c) einen Verunreinigungswert von etwa 0,8×10¹⁵ bis 1×10¹⁵ cm^-2 und eine Tiefe hat, die etwa gleich der halben Tiefe des zweiten Halbleiterbereiches (14 b) ist.

8. Verfahren zur Herstellung eines Bipolartransistors mit iso liertem Gate, gekennzeichnet durch folgende Verfahrensschritte:

- Herstellen einer ersten Halbleiterschicht (11) von einem er sten Leitfähigkeitstyp mit ersten und zweiten Hauptflächen;
- Ausbilden einer zweiten Halbleiterschicht (12, 13) von einem zweiten Leitfähigkeitstyp auf der ersten Hauptfläche der er sten Halbleiterschicht (11);
- selektives Einleiten einer Verunreinigung von einem ersten Leitfähigkeitstyp in die zweite Halbleiterschicht (13), um einen relativ tiefen ersten Halbleiterbereich (14 a) von einem ersten Leitfähigkeitstyp auf der zweiten Halbleiter schicht (13) zu bilden;
- Herstellen einer Oxidschicht (17) mit einer Dicke von etwa 600 bis 1000 A auf der zweiten Halbleiterschicht (13) und dem ersten Halbleiterbereich (14 a);
- Herstellen einer Leiterschicht (18 a) auf der Oxidschicht (17 a);
- Ausbilden eines Musters in der Oxidschicht (17) und der Lei terschicht (18 a) zur Bildung von Fenstern;
- Einleiten einer Verunreinigung von einem ersten Leitfähig keitstyp in die zweite Halbleiterschicht mit einem Verunrei nigungswert von etwa 2×10¹⁴ bis 5×10¹⁴ cm^-2 durch die jeweiligen Fenster, um einen zweiten Halbleiterbereich (14 b) von einem ersten Leitfähigkeitstyp mit relativ flacher Tiefe von etwa 4 bis 10 µm auszubilden, wobei die ersten und zwei ten Halbleiterbereiche (14 a, 14 b) aneinander angrenzen und integriert sind, um einen Muldenbereich (14) von einem er sten Leitfähigkeitstyp zu bilden;
- selektives Einleiten einer Verunreinigung von einem zweiten Leitfähigkeitstyp in den Muldenbereich (14) durch die je weiligen Fenster, um einen dritten Halbleiterbereich (15) vom zweiten Leitfähigkeitstyp auf dem Muldenbereich (14) auszubilden;
- selektives Entfernen der Oxidschicht (17 a) und der Leiter schicht (18 a), wobei zumindest Teile davon auf einem Teil der Oberfläche des zweiten Halbleiterbereiches (14 b) zwi schen Oberflächen des dritten Halbleiterbereiches (15) und der zweiten Halbleiterschicht (13) bleiben;
- Herstellen einer ersten Elektrode (19) auf dem dritten Halbleiterbereich (15) ; und
- Herstellen einer zweiten Elektrode (20) auf der zweiten Hauptfläche der ersten Halbleiterschicht (11).

9. Verfahren nach Anspruch 8, gekennzeichnet durch folgende Schritte:

- selektives Entfernen der Oxidschicht (17 a) und der Leiter schicht (18 a) zur Öffnung von mindestens einem Fenster nach der Herstellung der zweiten Halbleiterschicht (13); und
- Einleiten einer Verunreinigung von einem ersten Leitfähig keitstyp in den Muldenbereich (14) mit einem Verunreini gungswert von etwa 0,8×10¹⁵ bis 1×10¹⁵ cm^-2 durch das jeweilige Fenster, um einen vierten Halbleiterbereich (14 c) von einem ersten Leitfähigkeitstyp in der Mitte des Mulden bereiches (14) auszubilden, der etwa die halbe Tiefe des zweiten Halbleiterbereiches (14 b) hat.