DE3145592C2

DE3145592C2 -

Info

Publication number: DE3145592C2
Application number: DE3145592A
Authority: DE
Inventors: Livio Tortona Alessandria It Baldi
Original assignee: SGS ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1980-11-19
Filing date: 1981-11-17
Publication date: 1993-04-29
Also published as: GB2090701A; DE3145592A1; IT1150062B; FR2494501A1; NL189789B; FR2494501B1; IT8026063A0; NL189789C; GB2090701B; NL8105192A; JPS57112076A

Description

Die Erfindung betrifft eine integrierte Schaltung mit mindestens einem IGFET nach dem Oberbegriff des Patentanspruchs, vgl. IEEE Trans. on Parts, Hybrids, and Packaging, Vol. PHP-12, No. 3, Sep. 1976, S. 172-175.

MOS-Vorrichtungen haben eine äußerst hohe Eingangsimpedanz; typisch sind ein Eingangswiderstand von größer als 10¹⁴ Ohm und eine Eingangskapazität in der Größenordnung von 10^-12 F.

Aus diesem Grunde sind sie besonders empfindlich gegen eine Anhäufung statischer Ladungen. Dieser Nachteil erweist sich um so deutlicher, je mehr die Integrationsdichte der MOS-Vor richtungen mit kürzeren Kanälen, weniger tiefen Übergängen und dünneren Gate-Isolatoren wächst. Da elektrische Felder der Größenordnung von 10⁷ v/cm eine Zerstörung des Siliziumoxids hervorrufen, unterliegen die Gate-Oxide, die bei Vor richtungen hoher Integrationsdichte verwendet werden und die besonders dünn sind, diesem Nachteil bereits bei Spannungen von 25 bis 30 Volt.

Bei der Herstellung, der Kontrolle, dem Zusammenbau und anderen Operationen an dieser Vorrichtung ist es aufgrund elektrostati scher Aufladungen schwierig, wenn nicht gar unmöglich, Über spannungen dieser Größenordnung zu vermeiden. Die elektrosta tischen Ladungen, die unbeabsichtigt aufgebracht werden, ins besondere aufgrund unvorsichtiger Behandlungen durch die Beschäf tigten, erzeugen starke elektrische Felder, die in nicht vor herbestimmbaren Bereichen den Durchbruch der bipolaren Über gänge in der Schaltung und die Zerstörung der Gate-Oxide der IGFET erzeugen, wobei diese Wahrscheinlichkeit um so größer ist, je geringer die Dicke dieser Oxide ist.

Eine Schutzeinrichtung gegen Überspannungen am Eingang für in tegrierte MOS-Schaltungen mit IGFET muß eventuelle Überspannungen auf einen Wert verringern, der kleiner ist als die Zerstörungs spannung der Gate-Oxide der IGFET und als die Durchbruchspannung der bipolaren Übergänge in der integrierten Schaltung.

Die Überspannungen am Eingang dürfen die Schutzeinrichtung nicht beschädigen, auch nicht, wenn sie wiederholt auftreten; in der Schutzeinrichtung soll jedoch während der Entladung so wenig Energie wie möglich verbraucht werden, und der unvermeid bare Energieverbrauch muß an den einzelnen Punkten so gleich förmig wie möglich ablaufen, wobei die damit verbundenen ther mischen Effekte minimiert werden. Der Schutz des Eingangs einer Vor richtung mit integrierter Schaltung darf deren Qualität und/ oder deren Geschwindigkeit nicht verringern; er soll kleine Abmessungen haben, wozu die kleinstmögliche Zahl von Baustei nen verwendet und die topologisch kleinstmögliche Fläche des die integrierte Schaltung enthaltenden Wafers eingenommen wird.

Eine bekannte, eingangsseitige Schutzeinrichtung für Vorrich tungen mit integrierter MOS-Schaltung besteht lediglich aus einer Diode, deren Kathode direkt mit dem Eingangsanschluß des Signals und mit dem Gate der IGFET der Schaltung verbunden ist, während die Anode mit dem Massenanschluß der Schaltung verbun den ist (Fig. 1A); der Wert der Durchbruchspannung der Diode ist dabei kleiner als die Zerstörungsspannung der Gate-Oxide.

Im normalen Betrieb leitet die Diode nicht, da sie in Sperrichtung vorgespannt ist; wenn jedoch am Eingangsanschluß eine zu hohe positive Spannung angelegt wird, kommt die Diode in den Durch bruchzustand und leitet in umgekehrter Richtung; die resultie rende, am Gate anliegende Spannung dürfte jedoch bei einer Überspannung höchstens gleich der Durchbruchspannung der Diode sein, mithin kleiner als die Zerstörungsspannung der Gate-Oxide. Tatsächlich schützt diese Einrichtung die Gate-Oxide nicht aus reichend vor der Zerstörung, weil die dynamische Impedanz einer Diode während des umgekehrten Betriebes wesentlich höher ist als während des direkten Betriebes: bei den Bedingungen des umgekehrten Durchbruchbetriebs fließen sehr hohe Ströme (20-30A), und die Spannung an der Diode bleibt nicht auf dem Wert der Durchbruchspannung stehen, sondern steigt mit zunehmendem Strom, so daß der Schwellenwert für die Zerstörung der Gate- Oxide leicht überschritten werden kann. Das Verhalten der Schutzeinrichtung mit Diode ist jedoch vom Gesichtspunkt des Energieverbrauchs in der Schutzeinrichtung recht gut.

Eine Verbesserung der soeben beschriebenen Schutzeinrichtung sieht vor, einen Widerstand (im allgemeinen einen diffundierten Widerstand) in Reihe zwischen den Eingangsanschluß und das zu schützende Gate vor der parallel zur Schaltung liegenden Diode zu schalten (Fig. 1B).

Der Zweck dieses mit R_S bezeichneten Widerstandes besteht da rin, die maximale Stromstärke des durch die Schutzdiode fließen den Stromes zu begrenzen. Im Vergleich mit der nur eine Diode enthaltenden Schaltung ist der Energieverlust etwas größer, wohingegen die Dämpfung der Überspannungen am Eingang bes ser ist, so daß die Gate-Isolatoren besser vor einer Zerstö rungsgefahr geschützt werden.

Allerdings hat auch die Schutzeinrichtung mit einer Diode und einem Widerstand Nachteile, da sie auch die Signale am Eingang dämpft und im Betrieb mit hohen Frequenzen Nachteile mit sich bringt; außerdem ist die maximal mögliche Dämpfung der Überspannungen noch nicht ausreichend für den Schutz der Gate-Oxide mit einer Dicke von weniger als 50 nm.

Die Technik für den Schutz von integrierten MOS-Schaltungen mittels einer Diode oder mittels einer Diode und eines Wider standes ist ausführlich untersucht in dem Artikel von H. Lenz linger "Gate protection of MIS devices", IEEE Trans. on Electron Devices, Band ED-18, April 1971, Seiten 249-257.

In der Arbeit von F.H. De La Moneda et al., "Hybrid Protective Device for MOS-LSI Chips" IEEE Trans. on Parts, Hybrids, and Packaging, Band PHP-12, Nr. 3, September 1976, Seiten 172-175 werden Schutzeinrichtungen beschrieben, die aus einem lateralen NPN-Transistor bestehen, mit einem mit dem Eingang elektrisch verbundenen Kollektor, mit einem mit dem Substrat elek trisch verbundenen Emitter, mit einer nicht zugänglichen Basis und mit einem mit dem Substrat verbundenen "Gate" auf dem Oxid, das den Eingangsübergang bedeckt.

Eine derartige Vorrichtung mit "dünnem Oxid" hat ausgezeichne te Eigenschaften, was die Dämpfung der Überspannungen be trifft, ist jedoch in besonderer Weise den Erscheinungen des zweiten Durchbruchs und den damit verbundenen Zerstörungen un terworfen. Eine Vorrichtung mit Lateraltransistor mit "dickem Oxid" kann jedoch nicht für MOS-Vorrichtungen mit hoher Inte grationsdichte verwendet werden, weil sie die Überspannungen auf Werte dämpft, die für die verwendeten, sehr dünnen Gate-Oxide noch zu hoch sind.

Aus der Druckschrift DE-OS 20 47 166 ist eine Halbleitervorrichtung bekannt, bei der ein bipolarer Vertikaltransistor als Schutztransistor gegen Überspannungen verwendet wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung und eine Schaltung zum Eingangsschutz für integrierte MOS-Schal tungen mit niedriger Versorgungsspannung und hoher Integrations dichte und mit IGFET zu schaffen, die in der Lage ist, die Über spannungen am Eingang auf solche Spannungswerte zu dämpfen, daß keine Zerstörung der Gate-Oxidisolationen hervorgerufen wird, deren Dicke 50 nm oder weniger beträgt, wie es von der modernen Technologie für integrierte Schaltungen verlangt wird, ohne daß die Nachteile in Kauf genommen werden müssen, die die Funktion der geschützten integrierten Schaltung beeinträch tigen könnten.

Erfindungsgemäß wird diese Aufgabe durch eine Schaltung mit im Kennzeichenteil des Patentanspruches angegebenen Merkmalen gelöst.

Zum besseren Verständnis dient die nachfolgende Beschreibung der Erfindung anhand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind.

Es zeigen:

Fig. 1A das Schaltbild eines bekannten, eingangsseitigen Schutzes mit einer in Sperrichtung vorgespannten Diode, die mit dem Eingang parallel zu der zu schützen den Schaltung verbunden ist,

Fig. 1B das Schaltbild einer Verbesserung der Schutzein richtung gemäß Fig. 1A, in der zusätzlich ein Widerstand vorgesehen ist, der in Reihe mit dem Eingang geschaltet ist,

Fig. 2A und 2B zwei unterschiedliche Ausführungen für einen bekannten, eingangsseitigen Schutz mit einem NPN- Lateraltransistor mit Gate über dem mit dem Substrat elektrisch verbundenen Eingangsübergang bzw. mit Oxid zwischen Gate und dünnem und dickem Übergang,

Fig. 3 eine stark vergrößerte Schnittansicht des Aufbaus eines eingangsseitigen Schutzes gemäß der Erfindung,

Fig. 4 eines der möglichen Schaltbilder für einem eingangs seitigen Schutz gemäß der Erfindung,

Fig. 5 bis 10 stark vergrößerte Schnittdarstellungen verschiedener Phasen eines Verfahrens zur Herstellung einer Vorrichtung mit integrierter Schaltung, die einen eingangsseitigen Schutz gemäß der Erfindung und we nigstens einen IGFET enthält.

In den Figuren sind für übereinstimmende Teile dieselben Be zugszeichen verwendet.

Die in Fig. 3 gezeigte Struktur hat ein Substrat 1 aus mono kristallinem Silizium, das mit P-Dotierstoff dotiert ist und in dem die beiden Bereiche 4 und 5 ausgebildet sind, die stark mit N-Dotierstoffen dotiert sind (diese Dotierung ist mit N⁺ bezeichnet) und die von einem Bereich 3 getrennt sind, der stark mit P-Dotierstoff (P⁺⁺) dotiert ist. Die Be reiche 4, 3 und 5 bilden zwei bipolare Übergänge 24 und 25, die nahe beieinander liegen und parallel zueinander verlaufen.

Die Zonen 2, die an die durch die Bereiche 4, 3 und 5 gebilde te Struktur anschließen und die Teil des sogenannten Feldes sind, sind mit p-Dotierstoffen dotiert, deren Konzentration größer als beim Substrat 1 und kleiner als im Bereich 3 ist (in der Figur ist die Dotierung in der Zone 2 mit P⁺ bezeichnet). Die Bereiche 2 und 3, die weit bzw. eng schraffiert dargestellt sind, sind vollständig von einer Schicht 9 aus Siliziumdioxid bedeckt. Über dieser Schicht liegt eine weitere Schicht aus isolierendem und schützendem Material, das unter der Bezeich nung "P-Vapox" bekannt ist und das die Oxide und die Diffusio nen vollständig bedeckt mit Ausnahme der Kontaktflächen der Elektroden.

Die Elektroden 10 und 11 der Bereiche 4 und 5 sind mit Masse bzw. mit der Verbindungsvorrichtung zwischen Eingang und zu schützen der Schaltung verbunden.

Die in Fig. 3 gezeigte Struktur kann als eine in Fig. 4 ge zeigte Schaltung dargestellt werden.

Das Paar der parallelen, bipolaren Übergänge 24 und 25 wird als ein Transistor T₁ dargestellt, bei dem die Bereiche 3, 4 und 5 die Basis, den Emitter bzw. den Kollektor bilden. Der Emitter ist elektrisch mit Masse verbunden, während der Kollektor mit dem Eingangsanschluß I und mit dem Gate G der zu schützenden IGFET verbunden ist. Die Basis von T₁ entspricht dem Bereich 3 ohne Elektrode, so daß sie im Schaltbild über den Widerstand R_B mit Masse ver bunden ist, wobei dieser Widerstand den spezifischen Widerstand des Körpers aus Halbleitermaterial darstellt. In Fig. 4 ist nur ein IGFET M₁ gezeigt, der stellvertretend für die gesamte, zu schützende, integrierte Schaltung steht.

Bei normalen Betriebsbedingungen, bei denen mithin am Eingang nur das Signal auftritt, ist der Transistor T₁, dessen Basis- Emitter-Übergang nicht vorgespannt ist, im nichtleitenden Zu stand. Wenn sich jedoch am Eingang I eine unbeabsichtigte Über spannung ergibt, die durch eine Anhäufung elektrostatischer Ladungen verursacht sein kann, so daß die Kollektor-Emitter- Spannung die Durchbruchspannung des Transistors überschreitet, ergibt sich aufgrund der durch das erzeugte, starke elektrische Feld beschleunigten Elektronen ein Lawineneffekt. Der Transistor T₁ kommt in den Durchbruchzustand, und der Kollektorstrom steigt sehr schnell an. Der Kollektorstrom verursacht an dem Ohm′schen Basiswiderstand (r_bb′) des Transistors einen solchen Spannungs abfall, daß der Emitterübergang in Durchlaßrichtung vorgespannt wird. Jetzt werden aus dem Emitterbereich Ladungen injiziert, die bei gleichbleibender Kollektor-Emitter-Spannung den Gesamt-Kollek torstrom erhöhen.

Der Lateraltransistor hat somit Eigenschaften eines "negativen Widerstands".

Diese Erscheinungen des "negativen Widerstandes" stellen sich bei einem Wert für die Kollektor-Emitter-Spannung (LV_CEO) ein, der wenig größer als die Durchbruchspannung ist, und verur sachen eine sprunghafte Verringerung der Spannung V_CE auf ei nen Wert V_S (Haltespannung), der kleiner als die Durchbruchspannung ist.

Diese Kollektor-Emitter-Spannung bleibt bei einem weiteren An steigen des Kollektorstroms innerhalb eines weiten Bereiches der Stromstärken nahezu konstant. Der Übergang eines unbegrenzten Stroms zwischen Emitter und Kollektor bei einem konstan ten Wert der Kollektor-Emitter-Spannung ist als "sustaining"- Phänomen (Haltephänomen) bekannt.

Da die Gates der IGFET der geschützten Schaltung mit der Kollektorelektrode von T₁ verbunden sind, unterliegen sie auch im Fall einer Überspannung am Eingang einer Spannung, die nicht größer ist als die maximale Spannung V_CE von T₁, da die se die Auslösespannung LV_CEO für die Erscheinungen des negativen Widerstandes ist.

Eine gemäß der Erfindung ausgebildete Schutzvorrichtung, die mit ihrem Schaltbild in den Fig. 3 und 4 dargestellt ist, ist zusammen mit der zu schützenden MOS-Schaltung in einem mo nolithischen Körper aus Halbleitermaterial integriert.

Im wesentlichen besteht dieser aus einem lateralen NPN-Tran sistor (T₁), dessen Emitter und dessen Kollektor, die gleich zeitig und identisch mit N-Dotierstoffen dotiert sind, mit Source- und Drain-Bereichen der IGFET der MOS-Schaltung ver bunden sind und dessen Basis stark und tief durch Ionenimplan tation mit Akzeptorionen (P-Dotierstoffen) dotiert ist.

Durch die Ionenimplantation nach einer geeigneten Maskierung ist es möglich, eine Schutzzone mit einem Durchbruch zu schaf fen, der von dem des Restes der integrierten Vorrichtung verschieden ist, wobei für den Schutz der verhältnismäßig niedrige Wert der Durchbruchspannung bestimmend ist, der nötig ist, um im Fall einer Überspannung am Eingang die Zerstörung der Gate- Oxide zu verhindern, deren Dicke gleich oder kleiner als 50 nm ist, wobei jedoch an der geschützten Schaltung erhöhte Durch bruchspannungen aufrecht erhalten werden, um während des normalen Be triebes Nachteile zu vermeiden. Die Konzentration der Akzep torionen in der Basis, die wesentlich höher ist als in den anderen Bereichen der integrierten Schaltung, bestimmt den Wert der Durchbruchspannung des Lateraltransistors; dieser Wert muß kleiner sein als die Zerstörungsspannung für die Gate- Oxide und als die Durchbruchspannung der bipolaren Übergänge der integrierten Schaltung.

Auch die Spannung LV_CEO, bei der die Erscheinungen des negati ven Widerstandes beginnen, muß kleiner bleiben als die Oxidzer störungsspannungen und die Durchbruchspannung der Übergänge; diese Spannung kann durch die Implantation von Akzeptorionen im Basisbereich 3 gesteuert werden, und zwar nicht nur in Abhängigkeit von der Ionenkonzentration, wie für die Durchbruchspannung, sondern auch von der Implantations tiefe und der Breite der Implantationszone, d. h. vom Abstand zwischen den beiden bipolaren Übergängen des Lateraltransistors. Die in die Basis implantierte Dosis von Akzeptorionen bestimmt auch den Wert der "sustaining"-Spannung V_S, die kleiner ist als die Durchbruchspannung, bei der sich der Wert V_CE des Tran sistors für hohe Kollektorströme stabilisiert.

Es ist sehr wichtig, daß die Spannung V_S größer ist als die Versorgungsspannung der integrierten Vorrichtung, von der die Schutzvorrichtung ein Teil ist; im entgegengesetzten Fall wür de die Versorgungsquelle genügend Energie liefern, bis die Zer störung der Vorrichtung verursacht wird, sobald die Durchbruch spannung aufgrund einer nicht gefährlichen Überspannung am Ein gang überschritten worden ist.

Typische Werte für eine Ausführungsform der erfindungsgemäßen Schutz vorrichtung für integrierte MOS-Vorrichtungen hoher Integrations dichte mit einer Versorgungsspannung von 5 Volt, die IGFET mit Gate- Isolatoren von 50 nm aufweisen, sind:

- Durchbruchspannung am Schutzteil: 15 V (Durchbruchspannung am Rest der Schaltung: 30-35 Volt)
- Spannung für die Auslösung des Verhaltens negativen Wi derstandes (Abstand zwischen den Übergängen: 4 µm) 17 Volt
- Haltespannung: 9 bis 11 Volt.

Vom Gesichtspunkt des Energieverbrauchs hat ein Schutzteil gemäß der Erfindung, der aus zwei parallelen, bipolaren Übergängen von denen einer mit Masse verbunden ist, besteht, welche von einer stark dotierten Zone getrennt sind, ein sehr gutes Ver halten, insbesondere, wenn sehr hohe Ströme in dem Schutzteil fließen. Wenn beim "Halten" (sustaining) der Strom bestimmte Schwellenwerte überschreitet, ergeben sich im allgemeinen In stabilitätsphänomene, genannt "zweiter Durchbruch", mit Wir kungen, die für die Vorrichtung häufig zerstörend sind. Bei einer Schutzvorrichtung gemäß der Erfindung wird der Strom gleichförmig entlang der gesamten Schutzvorrichtung verteilt, wodurch die Stromdichte an den einzelnen Punkten auf nicht ge fährliche Werte begrenzt wird.

Die gesamte im Schutzteil verbrauchte Energie ist die bei den be kannten Schutzeinrichtungen mit bipolaren Lateraltransistoren übliche, mithin verhältnismäßig niedrig im Vergleich mit an Schutzvorrichtungen anderen Typs.

Ein Herstellungsverfahren für Vorrichtungen mit integrierter MOS-Schaltung und mit N-Kanal-IGFET, das zur gleichzeitigen Herstellung eines erfindungsgemäßen Schutzteils geeignet ist, ohne daß die Qualität und die Schnelligkeit der Vorrichtung nach teilig beeinflußt werden, läßt sich verwirklichen durch eine Modifi zierung des in der Fachwelt als "Planox-Verfahren" bekannten Prozesses.

Diese Modifizierung besteht in zwei zusätzlichen Operationen, nämlich einer Maskierung und einer Ionenimplanta tion. Ein derart modifiziertes Verfahren besteht, wie die Fig. 5 bis 10 zeigen, in denen die ebene Schnittansicht eines Teils der integrierten Vorrichtung mit eingangssei tigem Schutz gemäß der Erfindung in den einzelnen Herstellungs phasen gezeigt ist, aus den folgenden Schritten:

- Bildung (durch Oxidation bei hoher Temperatur) einer Schutz schicht 21 aus Silizium-Dioxid auf der Hauptfläche einer Scheibe 1 aus Silizium, die mit P-Dotierstoffen dotiert ist,
- Ablagerung einer Siliziumnitrid-Schicht 22 (Si₃N₄) auf der oxidierten Fläche (Fig. 5)
- Bildung einer ersten Schutzmaske über einigen Bereichen der Siliziumnitrid-Schicht mittels eines lichtempfindlichen Lackes 23 (Fotoresist);
- chemisches Abätzen der nicht von der Fotoresist-Schicht geschützten Teil le, so daß nur an den geschützten Zonen die Nitrid-Schicht erhalten bleibt;
- Feldionenimplantation - in bekannter Weise - eines P-Dotier stoffs mit einer Energie, die nur ausreicht, um die Silizium dioxidschicht zu durchdringen, nicht jedoch, um die bedecken den Schichten aus Siliziumdioxid, Nitrid und Fotoresist zu durchdringen. In Fig. 6 sind die auf diese Weise dotierten Bereiche schraffiert und mit P⁺ gekennzeichnet.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung wird die Implantation von Akzeptorionen mit einer Implantations energie von 120 KeV und einem Dotierpegel von etwa 8·10¹² Ionen/cm² durchgeführt.

- Entfernen der Fotoresist-Schutzmaske und anschließendes Auf bringen einer neuen Schutzschicht 24 aus Fotoresist (Fig. 7), um eine zweite Schutzmaske zu bilden;
- Ionenimplantation von P-Akzeptorionen mit einer Energie, die ausreicht, die Schicht aus Siliziumdioxid zu durchdringen, nicht jedoch, um die Fotoresist-Schicht zu durchdringen; die se Implantation wird im Bereich 3 durchgeführt, der bereits der vorhergehenden Feldimplantation unterworfen war, und zwar durch ein Fenster der Fotoresistmaske; in der Zone 3, die eng schraffiert dargestellt und mit dem Symbol P⁺⁺ ge kennzeichnet ist, ergibt sich eine Konzentration von p-Do tierstoffen, die wesentlich stärker ist als in den anderen P-Bereichen der integrierten Vorrichtung.

Im bevorzugten Ausführungsbeispiel der Erfindung wird eine Ionenimplantation mit einer Implantationsenergie von 120 KeV verwendet, um Dotierdosen von etwa 2·10¹³ Ionen/cm² zu er zielen,
der Bereich 3 hat eine gleichbleibende Breite zwischen 4 und 10 µm,

- Entfernen der zweiten Fotoresist-Schutzmaske;
- Oxidation bei hoher Temperatur für eine Zeit, die ausreicht, um auf den Siliziumbereichen (Fig. 8), die nicht von dem Nitrid bedeckt sind, eine dicke Schicht 9 aus Siliziumdioxid zu bilden;
- chemische Abätzung des Siliziumnitrids, welches durch Anwen dung bekannter, selektiver Ätzverfahren entfernt wird;
- Gate-Oxidation: auf diese Weise wird eine dünne Oxidschicht gebildet, die das Dielektrikum 8 des Gate der in der Halblei tervorrichtung enthaltenen IGFET bilden wird;
- Aufbringen einer Schicht 18 aus polykristallinem Silizium
- Maskenabdeckung und chemische Abätzung des polykristalli nen Siliziums; das nicht entfernte, polykristalline Silizium bildet eine selbststätig fluchtende Maske, die für die fol gende Operation erforderlich ist,
- Begrenzung des Gate-Oxids der IGFET und chemische Abätzung des nicht von dem polykristallinen Silizium geschützten Oxids
- Maskenabdeckung, Aufbringen von N-Dotierstoffen auf das Halb leitersubstrat und deren Diffusion bei hoher Temperatur, um den Source-Bereich 6 und den Drain-Bereich 7 der IGFET der Schaltung zu bilden.

Mit denselben Operationen werden gleichzeitig die beiden N-Bereiche 4 und 5 für den Eingangsschutzteil gebildet, die mit dem stark mit P-Dotierstoffen dotierten Bereich 3 zwei be nachbarte, parallele, bipolare Übergänge (4-10 µm) bilden (Fig. 9)

- Aufbringen einer Schutzschicht 15 aus "P-Vapox" (Fig. 10);
- Öffnung der Kontakte 10, 11, 12, 13 und 14 im P-Vapox;
- Aufbringen und Formen der Al-Si-Verbindungs- bzw. Verbundschicht;
- Abdeckung mit einer Endpassivierung und Öffnen der Kontakt zonen ("pad").

Claims

Integrierte Schaltung mit mindestens einem IGFET (M1) mit einem Gateoxid (8), dessen Dicke nicht großer als 50 nm ist, und mit einem bipolaren La teraltransistor (T1), der das Gateoxid (8) und bipolare Übergänge der integrierten Schaltung gegen zerstörerische Überspannungen schützt und dessen Emitterzone (4) und dessen Kollektorzone (5) mit demselben Leitungstyp und mit derselben Konzentra tion von Dotierstoffen wie die Sourcezone (6) und die Drainzone (7) des IGFET (M1) dotiert sind, wobei die Emitterzone (4) des Lateraltransistors (T1) elektrisch mit einem Masseanschluß und dessen Kollektorzone (5) elektrisch mit einem Eingangsan schluß (I) und der Gateelektrode (G) des IGFET (M1) verbunden sind und eine Versorgung der inte grierten Schaltung mit einer vorbestimmten Versor gungsspannung vorgesehen ist, dadurch gekennzeichnet, daß der Basisbereich (3) des Lateraltransistors (T1) wesentlich stärker dotiert ist als die anderen dotierten Bereiche vom gleichen Leitungstyp der integrierten Schaltung und daß die Dotierstoffkon zentration und die Ausdehnung des Basisbereichs (3) derart gewählt sind, daß die Kollektor-Emitter Spannung des Lateraltransistors (T1) beim gering fügigen Überschreiten seiner Kollektor-Emitter- Durchbruchspannung über einen Bereich negativen Widerstands sprunghaft zu einer unterhalb der Kol lektor-Emitterdurchbruchspannung liegenden Halte spannung gelangt, welche innerhalb eines weiten Stromstärkebereichs des Kollektorstroms konstant bleibt, und daß die Kollektor-Emitter-Spannung, bei welcher der Eintritt in den Bereich negativen Wi derstands beginnt, unterhalb der zerstörenden Überspannung und die Haltespannung oberhalb der Versorgungsspannung liegt.