DE69000929T2 - Integrierte cmos-schaltungsstruktur, die gegen elektrostatische entladungen geschuetzt ist. - Google Patents

Integrierte cmos-schaltungsstruktur, die gegen elektrostatische entladungen geschuetzt ist.

Info

Publication number
DE69000929T2
DE69000929T2 DE9090402012T DE69000929T DE69000929T2 DE 69000929 T2 DE69000929 T2 DE 69000929T2 DE 9090402012 T DE9090402012 T DE 9090402012T DE 69000929 T DE69000929 T DE 69000929T DE 69000929 T2 DE69000929 T2 DE 69000929T2
Authority
DE
Germany
Prior art keywords
zone
type
region
collector
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE9090402012T
Other languages
English (en)
Other versions
DE69000929D1 (de
Inventor
Francois Tailliet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Application granted granted Critical
Publication of DE69000929D1 publication Critical patent/DE69000929D1/de
Publication of DE69000929T2 publication Critical patent/DE69000929T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die Erfindung betrifft integrierte Schaltungen.
  • Das Problem, das gelöst werden soll, ist das des Schutzes der Schaltung gegen elektrostatische Entladungen, die bestimmte Schaltungselemente zerstören können.
  • Die elektrostatischen Entladungen können sich ganz einfach aus der Handhabung des Bauteils durch eine Bedienungsperson ergeben, deren Hände nicht mit einem festen Potential, beispielsweise dem Boden, verbunden sind. Die Entladungen entstehen zwischen den Eingangs/Ausgangsanschlüssen des Bauteils; sie wirken auf das Innere der integrierten Schaltung mittels metallisierter Anschlußeinrichtungen, die auf das Substrat aufgebracht sind, in dem die Schaltung gebildet ist; die Anschlußeinrichtungen sind mit den äußeren Eingangs/Ausgangsanschlußeinrichtungen, gewöhnlich durch gelötete Leiterdrähte, verbunden.
  • Um die integrierten Schaltungen für die zerstörerischen Wirkungen der Entladungen unempfänglich zu machen, werden nahe den metallisierten Anschlußeinrichtungen spezielle Schaltungselemente angeordnet, die hauptsächlich dazu dienen, die elektrostatischen Entladungsströme umzuleiten um zu vermeiden, daß sie in empfindlicheren Elementen umlaufen.
  • Die Schutzelemente sollen in der Lage sein, eine möglichst große Energie umzuleiten, ohne selbst zerstört zu werden, und es ist trotzdem erwünscht, daß sie einen möglichst eingeschränkten Raum einnehmen. Sie sind nämlich notwendigerweise sehr voluminös und verbrauchen einen großen Teil der verfügbaren integrierten Schaltungsfläche. Man würde den Raum soweit wie möglich begrenzen, den sie einnehmen, um die Fläche für die eigentliche integrierte Schaltung zu bewahren.
  • Figur 1 stellt ein Schutzstruktur-Beispiel im Fall einer integrierten Schaltung dar, die in der NMOS-Technolgie auf P-Typ-Substrat ausgeführt ist. Die Schutzstruktur umfaßt im wesentlichen einen lateralen Bipolartransistor vom NPN-Typ, dessen Kollektor mit einer zu schützenden Anschlußeinrichtung und dessen Emitter mit einer weiteren Anschlußeinrichtung oder einem Referenzpotential verbunden ist. Die Basis besteht aus einem Teil des Substrats selbst.
  • In Figur 1 ist das Substrat vom P-Typ mit dem Bezugszeichen 10, die zu schützende Anschlußeinrichtung mit dem Bezugszeichen 12 bezeichnet; die Anschlußeinrichtung ist durch einen Metallisierungsteil 14 mit einer Zone 16 vom (N+)-Typ verbunden, der oberflächlich im Substrat diffundiert ist; die Zone 16 bildet den Kollektor des lateralen Schutztransistors NPN. Die Zone 16 ist seitlich durch eine weitere mit 18 bezeichnete diffundierte Oberflächenzone vom (N+)-Typ getrennt, die den Emitter des lateralen NPN-Transistors bildet. Ein durch das Substrat vom P-Typ gebildeter Basisbereich 20 trennt selbst die Bereiche 16 und 18; der Basisbereich 20 ist von einer dicken Isolierschicht 22 (Siliciumoxid) überdeckt. Die Emitterzone 18 ist durch einen metallischen Kontakt 24 beispielsweise mit einem Referenzpotential verbunden, das vorzugsweise das niedrige Versorgungspotential Vss der Schaltung ist. Das Substrat ist ebenfalls mit Vss verbunden.
  • Figur 2 ist eine Draufsicht, die die relative Anordnung der zu schützenden Anschlußeinrichtung, der diffundierten Zonen und der Metallisierungen zeigt. Die Außenlinie 120 ist die Außenlinie der metallischen Anschlußeinrichtung 12, so wie sie erscheint, wenn die Gesamtheit der Struktur durch eine in Figur 1 nicht dargestellte Passivierungsisolierschicht geschützt ist; diese Schicht überdeckt die gesamte Schaltung mit Ausnahme der durch die Außenlinie 120 abgegrenzten Öffnung. Die Außenlinie 140 stellt die mit der Anschlußeinrichtung 12 verbundene Metallisierung, einschließlich der Anschlußeinrichtung 12, dar. Die Außenlinie 160 stellt die diffundierte Zone 16 vom (N+)-Typ dar; die Außenlinie 180 stellt die diffundierte Zone 18 vom (N+)-Typ dar; der schmale Raum zwischen den beiden Außenlinien stellt die Basis 20 des Lateraltransistors dar. Die Außenlinie 240 stellt die mit Vss verbundene Metallisierung 24 dar. Die Außenlinie 165 stellt die Isolierschichtöffnung dar, durch die die Metallisierung 14 mit der Zone 16 in Kontakt gelangen kann. Schließlich stellt die Außenlinie 185 die Isolierschichtöffnung dar, durch die die Metallisierung 24 mit der diffundierten Zone 18 in Kontakt gelangen kann.
  • Wenn die zu schützende Anschlußeinrichtung elektrostatische Entladungen mit positiver Polarität in bezug auf das Substrat empfängt, wird der laterale Bipolartransistor durch Lawinenbildung seines Kollektor-Basis-Zonenübergangs, dann durch direkte Leitung zwischen Kollektor und Emitter leitend.
  • Zur Zeit von Entladungen mit negativer Polarität leitet dann die aus der diffundierten Zone 16 vom (N+)-Typ und dem Substrat vom P-Typ bestehende Diode mit direkter Polarisierung; der laterale Bipolartransistor kann dann außerdem zum Verstärken der Leitung losgehen.
  • Für die Begrenzung der Leistungen dieses Schutztyps kommt häufig von der thermischen Zerstörung der Ränder des Kontakts zwischen der mit der Anschlußeinrichtung 12 verbundenen Metallisierung 14 und der diffundierten Zone 16 ab einer bestimmten Energie her. Die auf dem den Schutztransistor durchlaufenden Entladungsstrom beruhende Erwärmung führt zu einer lokalen Vibration des Metalls des Kontakts (im allgemeinen aus Aluminium), die soweit geht, bis der gerade darunter befindliche Zonenübergang N+P in Kurzschluß gebracht wird. Die Erwärmung ist am Rand des Kontaktes maximal und genau an dieser Stelle tritt Zerstörung des Zonenübergangs auf. Der Zonenübergang hat lediglich eine sehr geringe Tiefe von etwa 0,3 bis 0,5 Mikrometern.
  • Figur 3 stellt den durch diese Erwärmung erzeugten Kurzschlußbereich 26 dar.
  • Die Schaltung ist nun nicht verwendbar, da die zu schützende Anschlußeinrichtung durch den Dauerkurzschluß definitiv auf das Potential des Substrats gebracht ist.
  • Bei der CMOS-Technologie auf P-Substrat wird der Diffusionsvorgang von (N-)-Zonen ausgenutzt, um eine tiefe Zone vom (N-)-Typ gerade unterhalb des Kontaktes zwischen der Metallisierung 16 und dem diffundierten Bereich 16 vom (N+)- Typ zu erzeugen. Dies hat die Wirkung, daß der NP-Zonenübergang viel tiefer zurückgebracht wird, wobei die Tiefe der (N-)-Zone eher vier bis fünf Mikrometer ist. Selbst wenn eine Erwärmung der Ränder des Kontaktes auftritt, die zu einem lokalisierten Schmelzen des Kontaktes unterhalb dieser Ränder führt, erreicht das Aluminium nicht die Tiefe von vier bis fünf Mikrometern und der NP-Isolierzonenübergang zwischen der Anschlußeinrichtung und dem Substrat bleibt weiter intakt bestehen.
  • Figur 4 stellt diese Anordnung dar. Die Bezugszeichen sind dieselben wie bei den vorhergehenden Figuren; die lokalisierte Zone 28 vom (N-)-Typ ist unterhalb des Kontaktes zu sehen. Die Schmelzzone 26 erreicht nicht den Zonenübergang Zone/Substrat; die Anschlußeinrichtung wird nicht in Kurzschluß mit dem Substrat gebracht.
  • Aufgrund dieser Tatsache können die CMOS-Schaltungen mit P- Substrat und die N-Zone elektrostatische Entladungen mit beträchtlicherer Energie als die N-MOS-Schaltungen aushalten.
  • Wenn diese Schutzstruktur im Fall der CMOS-Kreise auf N-Typ- Substrat mit P-Typ-Zonen umgesetzt werden soll, ist die Idee, die natürlich in den Sinn kommt, sämtliche Leitfähigkeitstypen umzukehren, um eine zu derjenigen von Figur 4 analoge Struktur zu realisieren, bei der sämtliche P-Bereiche durch N-Bereiche ersetzt sind und umgekehrt. Dies setzt voraus, daß der laterale NPN-Transistor durch einen lateralen PNP-Transistor ersetzt ist. Die Erfahrung zeigt, daß dieser Strukturtyp nicht gut funktioniert, zweifelsohne aufgrund der langsameren Reaktionszeit des PNP-Transistors und seiner begrenzten Fähigkeit, einen erhöhten Strom zu leiten.
  • Die Erfindung hat zum Ziel, eine Schutzstruktur für CMOS- Kreise auf N-Substrat mit P-Zonen vorzuschlagen, die wirksamer als diejenige des Standes der Technik ist.
  • Gemäß der Erfindung wird im wesentlichen vorgeschlagen, eine Schutzstruktur auszuführen, die einen in einer P-Zone gebildeten lateralen Transistor vom NPN-Typ umfaßt, wobei der Kollektor des Transistors mit einer Metallisierung verbunden ist, wobei der Emitter mit einer zu schützenden Anschlußeinrichtung verbunden ist und wobei ein metallischer Ohm'scher Kontakt zwischen der zu schützenden Anschlußeinrichtung und der Zone vom P-Typ vorgesehen ist, um diese auf das Potential der Anschlußeinrichtung zu bringen.
  • Bei dieser Struktur werden verbesserte Leistungen in bezug auf diejenigen erhalten, die ein Schutz durch lateralen PNP- Transistor gestattet.
  • Indessen kann eine sehr beträchtliche zusätzliche Verbesserung erhalten werden, indem vorgesehen wird, daß der Kollektor des lateralen Transistors einen diffundierten Bereich vom (N+)-Typ umfaßt, von dem ein Teil im Inneren der P-Zone und von dem ein weiterer Teil außerhalb liegt, wobei der Kontakt zwischen dem Kollektor und der Metallisierung im äußeren Teil bewirkt wird.
  • Der Kontakt ist nun seitlich vom Rand der Zone entfernt und es ist zu sehen, daß dies ein Beschädigungsrisiko eines Zonenübergangs zur Zeit eines Durchtretens von zu großem Strom in der Kollektormetallisierung unterdrückt.
  • Der Abstand d zwischen dem Rand der Zone und den Rändern der Kollektormetallisierung, dort, wo sie sich in Kontakt mit dem (N+)-Kollektorbereich befindet, ist deutlich größer als die Tiefe des diffundierten (N+)-Kollektorbereichs. Vorzugsweise ist er mehrere Male die Tiefe; beispielsweise ist der Abstand in der Größe von der Tiefe der Zone vom P-Typ.
  • Die diffundierten Bereiche vom (N+)-Typ, die als Emitter und Kollektor dienen, werden gleichzeitig mit dem Source- und Drainbereich der MOS-Transistoren mit N-Kanal ausgeführt, die auf der integrierten Schaltung mit CMOS-Technologie ausgeführt sind.
  • Der Ohm'sche Kontakt zwischen der zu schützenden Anschlußeinrichtung und der Zone wird dann durch eine Diffusion mit (P+)-Typ ausgeführt, die gleichzeitig mit den Source- und Drainbereichen der P-Kanal-Transistoren der Schaltung ausgeführt wird.
  • Weitere Merkmale und Vorteile der Erfindung gehen beim Lesen der nachfolgenden detaillierten Beschreibung hervor, die unter Bezugnahme auf die beigefügten Zeichnungen ausgeführt ist, in denen:
  • Figuren 1 bis 4, die bereits beschrieben worden sind, und Figuren 5 und 6 beim Stand der Technik verwendete Schutzstrukturen darstellen;
  • Figur 7 im Schnitt eine Struktur gemäß einer Ausführungsform der Erfindung darstellt; Figur 8 eine Draufsicht entsprechend Figur 7 darstellt.
  • In der GB-A-2210197 ist eine Struktur von den in Figuren 5 und 6 und im Oberbegriff des Anspruchs 1 dargestellten Typ beschrieben.
  • Das Substrat vom N-Typ der Figur 5 ist dazu bestimmt, in CMOS-Technologie ausgeführte Schaltungen mit (nicht dargestellten) P-Kanal-Transistoren, die direkt im Substrat gebildet sind, und (nicht dargestellten) N-Kanal-Transistoren zu tragen, die in im Substrat diffundierten Zonen vom P-Typ gebildet sind.
  • Es wird eine dieser Zonen dazu verwendet, eine Schutzstruktur einer Anschlußeinrichtung gegen auf diese Anschlußeinrichtung gegebene elektrostatische Entladungen zu bilden.
  • Das Substrat vom N-Typ ist durch das Bezugszeichen 40, die Zone vom P-Typ durch das Bezugszeichen 42, die zu schützende Anschlußeinrichtung durch das Bezugszeichen 44 bezeichnet. Die Anschlußeinrichtung ist mit einer vom Substrat isolierten Oberflächenmetallisierung 46 gleichzeitig durch eine abgesetzte Isolierschicht 48 und an bestimmten Stellen durch eine Isolierschicht 50 (allgemein als Feldoxid bezeichnet) verbunden, die durch thermisches Wachsen bei der Abgrenzung der aktiven Zonen der integrierten Schaltung gebildet ist.
  • Die Oberflächenmetallisierung 46 tritt lokal mit zwei dotierten Oberflächenbereichen in der Zone 42 in Kontakt. Die beiden Bereiche sind aktive Zonen des Substrats, die durch einen Feldoxidteil 50 getrennt sind. Der erste Oberflächenbereich ist ein mit (P+)-Typ dotierter Bereich 52, d.h. vom selben Leitfähigkeitstyp wie die Zone, aber stärker dotiert. Der zweite Bereich ist ein Bereich 54 vom (N+)-Typ.
  • Der Bereich 54 bildet den Emitter eines lateralen Bipolartransistors vom NPN-Typ.
  • Die Struktur umfaßt einen weiteren mit (N+)-Typ dotierten Bereich 56, der vom Bereich 54 durch einen schmalen Abstand getrennt ist, der grundsätzlich mit Feldoxid 50 überdeckt ist. Dieser schmale Abstand 58 hat als Oberflächendotierungstyp die ursprüngliche Dotierung der Zone, d.h. P. Er bildet die Basis des NPN-Lateraltransistors; der Bereich 56 vom (N+)-Typ bildet den Kollektor des Transistors. Obwohl die aktiven Bereiche grundsätzlich diejenigen sind, die nicht vom Feldoxid 50 überdeckt sind, soll hier der Basisbereich 58 als aktiver Bereich der Struktur gesehen werden.
  • Der Kollektorbereich ist in der Zone vom P-Typ enthalten. Er ist durch eine Metallisierung 60 überdeckt, die vorzugsweise mit dem hohen Versorgungspotential Vcc der Schaltung verbunden ist. Das Substrat vom N-Typ ist ebenfalls mit dem hohen Versorgungspotential Vcc verbunden.
  • Figur 6 stellt eine Draufsicht entsprechend Figur 5 dar. Es sind die Außenlinien der verschiedenen Diffusionen und Metallisierungen zu sehen, die aus Anlaß von Figur 5 definiert worden sind.
  • Die Außenlinie 440 stellt die Außenlinie der zu schützenden Anschlußeinrichtung 44 dar, so wie sie durch ein offenes Fenster in einer nicht dargestellten Passivierungsschicht erscheint, die den Aufbau der integrierten Schaltung überdeckt. Die Außenlinie 440 ist in der Tat die Außenlinie des Fensters.
  • Die Außenlinie 460 ist die Außenlinie der mit der Anschlußeinrichtung verbundenen und diese Anschlußeinrichtung enthaltenden Metallisierung 46.
  • Die Außenlinie 420 ist die Außenlinie der Zone 42. Sie liegt unterhalb bestimmter Teile der Metallisierung 46, da diese Metallisierung in Kontakt mit im Inneren der Zone diffundierten Zonen gelangt, aber grundsätzlich liegt sie nicht unterhalb der zu schützenden Anschlußeinrichtung.
  • Die Außenlinie 520 ist die Außenlinie des diffundierten Bereichs 52 vom (P+)-Typ; die Außenlinie 525 ist die Außenlinie einer Öffnung der Isolierschicht 48, durch die die Metallisierung 46 in Kontakt mit dem Bereich 52 vom (P+)-Typ gelangen kann.
  • Die Außenlinie 540 ist diejenige des Emitterbereiches 54 vom (N+)-Typ, der in der Zone diffundiert ist, und die Außenlinie 545 ist diejenige einer Öffnung in der Isolierschicht 48, durch die die Metallisierung 46 mit dem Emitterbereich in Kontakt tritt.
  • Ebenso ist die Außenlinie 560 diejenige des Kollektorbereichs 56 und die Außenlinie 565 ist diejenige des Fensters, durch das die mit Vcc verbundene Metallisierung 60 mit dem Kollektorbereich in Kontakt tritt.
  • Schließlich ist die Außenlinie 600 diejenige einer mit dem Potential Vcc wie dem Substrat verbundenen Metallisierungsleitung.
  • Die Diffusionen 54 und 56 von (N+)-Typ werden ausgeführt, als ob diese Bereiche Drain- oder Sourcebereiche von MOS- Transistoren mit N-Kanal der integrierten Schaltung wären. Die Diffusion vom (P+)-Typ 52 wird dann ausgeführt, als ob sie eine Source- oder Draindiffusion eines MOS-Transistors mit P-Kanal der Schaltung wäre.
  • Zur Zeit der positiven elektrostatischen Entladungen an der zu schützenden Anschlußeinrichtung leitet dann der Zonenübergang PN zwischen der Zone P und dem Substrat N mit direkter Polarisierung. Es kann auch ein Leitendsein des lateralen Bipolartransistors NPN auftreten. Die Anschlußeinrichtung ist durch die Struktur geschützt und die Ladungen werden einerseits zum Substrat hin und andererseits zur Metallisierusng 60 hin abgezogen.
  • Zur Zeit von negativen elektrostatischen Entladungen an der zu schützenden Anschlußeinrichtung in bezug auf das Substrat tritt dann der Kollektor-Basis-Zonenübergang des lateralen NPN-Bipolartransisitors in den Lawinenzustand und löst das Leitendsein des Transistors aus. Die Ladungen werden durch die Metallisierung 60 abgezogen. Die Struktur arbeitet besser, als ob sie einen Bipolartransistor vom PNP-Typ umfassen wurde, das heißt, daß sie eine größere Energiemenge abziehen kann.
  • Indessen ist berücksichtigt worden, daß zum Abziehen von beträchtlichen Strommengen an der Stelle ein lokalisiertes Zerstörungsrisiko weiterbestehen würde, an der die Stromdichte die höchste ist. Es stellt sich heraus, daß diese Stelle gewöhnlich unterhalb der Ränder der Metallisierung 60 liegt, und da der Zonenübergang N+P an dieser Stelle wenig tief ist, riskiert man, daß sie durch Diffusion des Metalls des Kontaktes in den Halbleiter in definitiven Kurzschluß versetzt wird. Dieser Kurzschluß bringt die zu schützende Anschlußeinrichtung auf das Potential Vcc der Metallisierung, wobei die integrierte Schaltung endgültig unverwendbar wird.
  • Indessen kann der Zonenübergang nicht einfach mit Hilfe einer Zusatzzone tiefer geschoben werden, wie dies für Substrate vom P-Typ bei Figur 4 gemacht wurde; man verfügt in der CMOS-Technologie nicht über einen Diffusionsschritt einer N-Zone mit mittlerer Tiefe zwischen derjenigen der Source- und Draindiffusionen (N+) und derjenigen der Zone P.
  • Die Erfindung schlägt eine sehr einfache Struktur zum Abweisen des Kurzschlußrisikos des Isolierzonenübergangs zwischen dem Leiter 60 und der zu schützenden Anschlußeinrichtung vor.
  • Diese Struktur ist im Schnitt in Figur 7 und in Draufsicht in Figur 8 dargestellt.
  • Statt daß die Zone 42 vom P-Typ den Kollektorbereich 56 integral umschließt, umgibt sie lediglich einen Teil, denjenigen, der dem Basisbereich 58 benachbart ist, aber sie umgibt nicht den Kollektorbereichsteil 56, der mit der Metallisierung 60 in Kontakt tritt. Der Kontakt ist seitlich vom Rand der Zone entfernt.
  • Es ergibt sich hieraus, daß die Ränder der Metallisierung 60 dort, wo sie sich in Kontakt mit dem dotierten Bereich vom (N+)-Typ befindet, oberhalb eines Bereichs vom (N+)-Typ befinden, der selbst oberhalb des Substrats vom N-Typ liegt, und nicht einer Zone vom P-Typ.
  • Die Ränder der Metallisierung 60 stehen somit nicht über einen wenig tiefen Zonenübergang NP über, auch selbst nicht über einen tiefen Zonenübergang NP; sie stehen lediglich über einen Übergang zwischen zwei Zonen vom selben Typ N über, die unterschiedlich dotiert und auf demselben Potential (grundsätzlich Vcc) sind.
  • Selbst wenn die negativen Entladungen an der Anschlußeinrichtung 44 zu einer Stromdichte führen würden, so wie es ein lokales Verschmelzen und Migration von Aluminium unter den Rändern der Metallisierung 60 gäbe, ergibt sich demzufolge dann hieraus nicht das Versetzen des Zonenübergangs Zone/Substrat, der normalerweise die Isolierung zwischen der zu schützenden Anschlußeinrichtung 44 und dem Potential Vcc sicherstellt, in den Kurzschluß.
  • Der diffundierte Bereich 52 vom P-Typ bleibt selbstverständlich im Inneren der Zone 42, da er ja dazu dient, einen Ohm'schen Kontakt herzustellen, um die Zone auf das Potential der Anschlußeinrichtung 44 zu bringen.
  • Der diffundierte Emitterbereich 54 bleibt ebenfalls im Inneren der Zone, um es zu gestatten, daß ein Lateraltransistor im Inneren der Zone mit dem Kollektorbereichsteil 56 gebildet wird, der im Inneren der Zone weiter vorhanden ist.
  • Der Abstand zwischen dem Rand der Metallisierung 60 dort, wo sie sich in Kontakt mit dem Kollektorbereich 56 befindet, und dem Rand der Zone soll ausreichend sein, damit es kein Kurzschlußrisiko des Zonenübergangs Zone/Substrat gibt. Dies besagt in der Praxis, daß der Abstand d zwischen dem Rand der Metallisierung und dem Rand der Zone deutlich größer als die Tiefe des Bereichs 56 (einige zehn Mikrometer), beispielsweise mehrere Male diese Tiefe ist. Der Absatz d kann in der Größe von der Tiefe der Zone 42 (einige Mikrometer) sein.
  • Figur 8 stellt eine Draufsicht der Schutzstruktur von Figur 7 dar, es sind dieselben Bezugszeichen wie in Figur 5 verwendet worden; es ist ersichtlich, daß die Außenlinie 420 der Zone 42 kleiner als in Figur 5 ist; sie kommt teilweise von unten von der Außenlinie 560 des Kollektorbereichs her, aber nicht vollständig; ein Teil des Kollektorbereichs 56 befindet sich außerhalb der Zone, und in diesem Teil befindet sich die Außenlinie 565 des Kontakts zwischen der Metallisierung 60 und dem Kollektorbereich. In Figur 8 ist der Abstand d zwischen der Außenlinie 565 des Kontakts und dem Rand der Außenlinie der Zone 42 festzustellen.

Claims (7)

1. Integrierte Schaltung in CMOS-Technologie mit N-Substrat (40) und P-Zone (42), umfassend eine Struktur zum Schutz einer Kontaktanschlußeinrichtung (44) gegen elektrostatische Entladungen, wobei diese Schutzstruktur einen in einer P- Zone (42) gebildeten lateralen Transistor vom NPN-Typ umfaßt, wobei der Kollektor (56) des Transistors mit einer Metallisierung (60) verbunden ist, wobei der Emitter (54) mit einer zu schützenden Anschlußeinrichtung (44) verbunden ist, und wobei ein metallischer Ohmscher Kontakt zwischen der zu schützenden Anschlußeinrichtung und der Zone vom P- Typ vorgesehen ist, um diese auf das Potential der Anschlußeinrichtung zu bringen, dadurch gekennzeichnet, daß der den Kollektor (56) bildende Bereich vom (N+)-Typ einen im Inneren der Zone vom P-Typ (42) liegenden Teil und einen sich außerhalb der Zone erstreckenden Teil umfaßt, wobei die Metallisierung (60) mit dem Bereich des Kollektors (56) in diesem äußeren Teil in Kontakt gelangt.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Basis des lateralen NPN- Transistors durch einen Oberflächenteil (58) der Zone gebildet ist, der einen den Kollektor bildenden, dotierten Bereich vom (N+)-Typ und einen den Emitter bildenden, dotierten Bereich vom (N+)-Typ trennt.
3. Integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Abstand d zwischen dem Rand der Metallisierung an der Stelle des Kontaktes und der Zone vom P-Typ wenigstens mehrere Male die Tiefe des Kollektor- oder Emitterbereiches ist.
4. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Abstand d in der Größe von der Tiefe der Zone vom P-Typ ist.
5. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat und die Metallisierung in Kontakt mit dem Kollektorbereich auf ein hohes Versorgungspotential der integrierten Schaltung gebracht sind.
6. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Emitter und der Kollektor des lateralen NPN-Transistors durch zu Source- und Drain-Diffusionen von auf demselben Substrat ausgeführten N-Kanal-NOS-Transistoren identische Diffusionen ausgeführt sind.
7. Integrierte Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ohmsche Kontakt zwischen der zu schützenden Anschlußeinrichtung und der Zone vom P-Typ durch eine Diffusion vom (P+)- Typ identisch mit Source- und Drain-Diffusionen von auf demselben Substrat ausgeführten P-Kanal-Transistoren eingerichtet ist.
DE9090402012T 1989-07-13 1990-07-12 Integrierte cmos-schaltungsstruktur, die gegen elektrostatische entladungen geschuetzt ist. Expired - Fee Related DE69000929T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8909548A FR2649830B1 (fr) 1989-07-13 1989-07-13 Structure de circuit integre cmos protege contre les decharges electrostatiques

Publications (2)

Publication Number Publication Date
DE69000929D1 DE69000929D1 (de) 1993-03-25
DE69000929T2 true DE69000929T2 (de) 1993-09-23

Family

ID=9383815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9090402012T Expired - Fee Related DE69000929T2 (de) 1989-07-13 1990-07-12 Integrierte cmos-schaltungsstruktur, die gegen elektrostatische entladungen geschuetzt ist.

Country Status (5)

Country Link
US (1) US5016078A (de)
EP (1) EP0408457B1 (de)
JP (1) JPH0715946B2 (de)
DE (1) DE69000929T2 (de)
FR (1) FR2649830B1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002094B1 (ko) * 1990-11-30 1996-02-10 가부시키가이샤 도시바 입력보호회로를 갖춘 반도체장치
EP0517391A1 (de) * 1991-06-05 1992-12-09 STMicroelectronics, Inc. ESD-Schutzschaltung
US5229635A (en) * 1991-08-21 1993-07-20 Vlsi Technology, Inc. ESD protection circuit and method for power-down application
US5250834A (en) * 1991-09-19 1993-10-05 International Business Machines Corporation Silicide interconnection with schottky barrier diode isolation
US5272371A (en) * 1991-11-19 1993-12-21 Sgs-Thomson Microelectronics, Inc. Electrostatic discharge protection structure
FR2690786A1 (fr) * 1992-04-30 1993-10-29 Sgs Thomson Microelectronics Sa Dispositif de protection d'un circuit intégré contre les décharges électrostatiques.
US5428498A (en) * 1992-09-28 1995-06-27 Xerox Corporation Office environment level electrostatic discharge protection
FR2716294B1 (fr) * 1994-01-28 1996-05-31 Sgs Thomson Microelectronics Procédé de réalisation d'un transistor bipolaire pour protection d'un circuit intégré contre les décharges électrostatiques.
JPH07283405A (ja) * 1994-04-13 1995-10-27 Toshiba Corp 半導体装置の保護回路
EP0688054A3 (de) * 1994-06-13 1996-06-05 Symbios Logic Inc Schutzstruktur für eine integrierte Schaltungshalbleiteranordnung gegen elektrostatische Entladungen
JP3332123B2 (ja) * 1994-11-10 2002-10-07 株式会社東芝 入力保護回路及びこれを用いた半導体装置
FR2734406B1 (fr) * 1995-05-19 1997-08-01 Sgs Thomson Microelectronics Element de protection de circuit integre de type mos
KR100211537B1 (ko) * 1995-11-13 1999-08-02 김영환 정전기 방지기능을 갖는 트랜지스터 및 그 제조방법과 이를 이용한 데이타 출력버퍼
US5981323A (en) * 1996-05-15 1999-11-09 Sgs-Thomson Microelectronics S.A. Method and apparatus for protecting a device against voltage surges
FR2748855B1 (fr) * 1996-05-15 1998-07-10 Sgs Thomson Microelectronics Procede de fabrication d'un dispositif de protection contre les surtensions pour un circuit integre cmos
US6225679B1 (en) 1997-05-12 2001-05-01 Sgs-Thomson Microelectronics S.A. Method and apparatus for protecting a device against voltage surges
TW399337B (en) * 1998-06-09 2000-07-21 Koninkl Philips Electronics Nv Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314267A (en) * 1978-06-13 1982-02-02 Ibm Corporation Dense high performance JFET compatible with NPN transistor formation and merged BIFET
JPS56131954A (en) * 1980-03-19 1981-10-15 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
GB2173037A (en) * 1985-03-29 1986-10-01 Philips Electronic Associated Semiconductor devices employing conductivity modulation
CA1289267C (en) * 1987-09-24 1991-09-17 Mitel Corporation Latchup and electrostatic discharge protection structure
US4918026A (en) * 1989-03-17 1990-04-17 Delco Electronics Corporation Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip

Also Published As

Publication number Publication date
FR2649830A1 (fr) 1991-01-18
EP0408457A1 (de) 1991-01-16
US5016078A (en) 1991-05-14
DE69000929D1 (de) 1993-03-25
JPH0715946B2 (ja) 1995-02-22
JPH03224263A (ja) 1991-10-03
FR2649830B1 (fr) 1994-05-27
EP0408457B1 (de) 1993-02-17

Similar Documents

Publication Publication Date Title
DE69000929T2 (de) Integrierte cmos-schaltungsstruktur, die gegen elektrostatische entladungen geschuetzt ist.
DE69226337T2 (de) Schutzstruktur gegen elektrostatische Entladungen
DE69029271T2 (de) Schutzvorrichtung gegen elektrostatische Entladung für einen IC-Anschluss und deren integrierte Struktur
DE69424795T2 (de) Schutzschaltung gegen elektrostatische entladung
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE3333896C2 (de) Halbleiterstruktur zum Schutz gegen negative und positive Überspannungen
DE3145592C2 (de)
DE10362264B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE102013101705B4 (de) ESD-Vorrichtungen mit Halbleiterfinnen
DE69631940T2 (de) Halbleitervorrichtung
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE3852986T2 (de) Vertikale MOSFET-Vorrichtung mit Schutz.
DE9209990U1 (de) Integrierte Schaltung mit MOS-Kondensator für verbesserten elektrostatischen Entladungsschutz
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE2021843A1 (de) Halbleiter-Bauelement
DE2832154C2 (de)
DE69013280T3 (de) Schutzschaltung für eine Verwendung in einer integrierten Halbleiterschaltungsanordnung.
DE69934874T2 (de) Scr bauteil mit niedriger schwell- und haltespannung für esd schutz
DE3784793T2 (de) Integrierte schaltung mit verbesserter schutzvorrichtung.
EP0691683B1 (de) Integrierte Schaltung mit Schutzstruktur
DE3880661T2 (de) Eingangsschutzstruktur für integrierte Schaltung.
DE69428657T2 (de) Halbleiter-Schutzbauelement mit Shockley-Dioden
DE69033056T2 (de) Mos-anordnung mit vollständigem esd-schutz

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee