DE69226337T2 - Schutzstruktur gegen elektrostatische Entladungen - Google Patents

Description

• Diese Erfindung liegt auf dem Gebiet von integrierten Schaltungen und ist insbesondere auf den Aufbau von Bauelementen gerichtet, die mit externen Anschlüssen verbunden sind, wie beispielsweise Bauelementen zum Schutz gegen eine elektrostatische Entladung an diesen Anschlüssen.
• Eine Schädigung von einer elektrostatischen Entladung (ESD) stellt einen bedeutenden Ausfallmechanismus in modernen integrierten Schaltungen dar, insbesondere weil die physikalischen Abmessungen von integrierten Schaltungen weiterhin in den Sub-Mikrometerbereich abnehmen. Elektrisch findet ein ESD-Ereignis beim Kontakt von einem oder mehreren der Anschlüsse eines integrierten Schaltungsanschlusses mit einem Gehäuse bzw. Körper statt, das bzw. der statisch auf eine hohe Spannung aufgeladen ist (bis zu der Größenordnung von Tausenden von Volt). Dieses Niveau für die statische Aufladung wird ohne weiteres durch den triboelektrischen Effekt und andere Mechanismen erzeugt, die auf Menschen oder auf Herstellungsausrüstungen einwirken. Beim Kontakt entlädt die integrierte Schaltung den aufgeladenen Körper über ihre aktiven Bauelement und ihre DC-Strombahnen. Falls die Ladungsmenge zu groß wird, kann jedoch die Entladungsstromdichte die integrierte Schaltung beschädigen, so daß diese nicht länger fünklionsbereit ist oder so daß diese für einen späteren Betriebsausfall anfälliger ist. Der ESD-Schaden stellt deshalb eine Ursache für einen Ausschuß bei der Herstellung dar und auch für eine schlechtere Zuverlässigkeit im Einsatz.
• Es ist übliche Praxis im Stand der Technik, in jede integrierte Schaltung ESD-Schutzbauelemente einzubauen, die mit den externen Anschlüssen der Schaltung verbunden sind. ESD-Schutzbauelemente sind ausgelegt, um eine Strombahn von geeigneter Kapazität bereitzustellen, um die an diese von einem aufgeladenen Körper bei einem ESD-Ereignis angelegte Spannung sicher zu entladen, um aber nicht die Funktionalität der integrierten Schaltung im Normalbetrieb zu beeinträchtigen. Das Hinnufügen von ESD-Schutzbauelementen fügt notwendigerweise parasitäre Effekte hinzu, die die Leistungsfähigkeit der Schaltung beeinträchtigen; in einigen Fällen, wie beispielsweise bei Reihenwiderständen, fügen ESD-Schutzbauelemente unmittelbar eine Verzögerung zu der elektrischen Leistungsfähigkeit hinzu. Folglich ist es ein wünschenswertes Ziel für ESD-Schutzbauelemente, eine Strombahn mit hoher Kapazität bereitzustellen, die ohne weiteres bei einem ESD-Ereignis ausgelöst bzw. getriggert werden kann, die aber niemals im Normalbetrieb ausgelöst wird und die einen minimalen Einfluß auf die Leistungsfähigkeit einer Schaltung hat.
• Ein Beispiel für ein herkömmliches ESD-Schutzbauelement für bipolare integrierte Schaltungen wird in Avery, "Using SCR's as Transient Protection Structures in Integrated Circuits", Electrical Overstress/Electrostatic Discharge Symposium Proceedings, (IIT Research Institute, 1983), Seiten 177-180, beschrieben. Die in diesem Artikel beschriebene Schutzschaltung stellt einen vertikalen silizium-gesteuerten Gleichrichter (SCR; silicon-controlled rectifier) dar. Wie man weiß, sind SCRs in der Lage, vergleichsweise große Mengen an Strom mit vergleichsweise geringem Widerstand zu leiten, insbesondere dann, wenn sie ausgelöst werden, um in ihrem "Snap-Back"-Bereich oder "negativen Widerstands"-Bereich zu arbeiten.
• Die ESD-Empfindlichkeit ist besonders schwerwiegend bei Metalloxid-Halbleiterschaltungen (MOS), wie beispielsweise Schaltungen, die hauptsächlich auf einer seitlichen Oberflächenleitung beruhen, was im Gegensatz steht zur vertikalen Leitung zu vergrabenen (buried) Schichten, wie beispielsweise im Fall von bipolaren Schaltungen. Darüber hinaus ist das Gate-Dielektrikum von MOS-Transistoren generell ziemlich empfindlich auf Überspannungsbedingungen, insbesondere in modernen Schaltungen, die ultradünne Gate-Dielektrika mit Stärken von der Größenordnung von 10 nm oder weniger aufweisen. Ein Beispiel für einen in MOS-Schaltungen nützlichen lateralen SCR wird in dem Artikel von Rountree, et al., "A Process-Tolerant Input Protection Circuit for Advanced CMOS Processes", Electrical Overstress/Electrostatic Discharge Symposium Proceedings, (EOS/ESD Association and IIT Research Institute, 1988), Seiten 201-205, beschrieben. Wie auf Seite 202 anhand von Fig. 2 beschrieben wird, umfaßt dieser laterale SCR einen parasitären n-p-n-Transistor, der durch die n-Wanne, das p-Substrat und den n+-Bereich ausgebildet wird, welcher mit dem gemeinsamen Anschluß verbunden ist, während der parasitäre p-n-p-Transistor durch den p+-Bereich ausgebildet wird, der mit dem Anschluß, der n-Wanne und dem p-Substrat verbunden ist.
• Ein anderes tur MOS-Technologie geeignetes Schutzschema, das diesen lateralen SCR beinhaltet, wird in dem US-Patent Nr. 4,896,243 beschrieben, das am 23. Januar 1990 erteilt wurde. Bei diesem Schema schaltet sich eine Feldplattendiode, die parallel zu dem SCR geschaltet ist, zunächst in Antwort auf ein ESD-Ereignis an. Der laterale SCR mit der größeren Kapazität aber dem langsameren Ansprechverhalten wird nachfolgend durch Verbindungsdurchbruch ausgelöst, wie in Spalte 5, Zeilen 36 bis 43, dieser Referenz beschrieben wird.
• Als weiterer Stand der Technik beschreibt US-Patent Nr. 4,692,781, erteilt am 8. September 1987, einen Starkfeldoxidtransistor, der als ESD-Schutzbauelement in einer integrierten MOS-Schaltung verwendet wird. Diese Referenz beschreibt darüber hinaus spezielle Layout-Betrachtungen, die für den Aufbau eines solchen Bauelementes nützlich sind, insbesondere im Hinblick auf den Abstand zwischen dem Metallkontakt zur Diffiision und dem Rand der Diffusion.
• Als weiterer Hintergrund-Stand der Technik beschreibt US-Patent Nr. 4,855,620, erteilt am 8. August 1989, ein ESD-Schutzschema für Ausgabebauelemente. Gemäß dieser Referenz werden Starkfeldoxidtransistoren zu den Ausgangstreibertransistoren parallel geschaltet und schalten sich bei Spannungen an, die größer sind als die Versorgungsspannung des Treibers, so daß der Normalbetrieb nicht beeinflußt wird. US-A- 5,329,143, mit dem Titel "ESD Protection Circuit", von SGS-Thomson Microelectronics, Inc., das hiermit im Wege der Bezugnahme mit beinhaltet sei, offenbart einen lateralen n-p-n-Bipolartransistor, der als ESD-Schutzbauelement nützlich ist, insbesondere für Ausgabebauelemente.
• Als weiterer Stand der Technik wird noch ein weiteres ESD-Schutzschema gemäß dem Stand der Technik anhand der Fig. 5a und 5b beschrieben. Dieses Schema wurde in herkömmlichen integrierten Schaltungen im Zusammenhang mit Ausgangsanschlüssen einschließlich von gemeinsamen Eingabe-/Ausgabeanschlüssen verwendet. Wie in Fig. 5a dargestellt ist, weist das Substrat 102 vom p-Typ auf einer Obeffläche mehrere Feldoxidisolationsstrukturen 106 auf, die dazwischen mehrere aktive Bereich 108, 110, 111 festlegen. Die dielektrische Zwischenschicht 112 überdeckt diese Struktur, wobei Metallelektroden 114 für einen Kontakt zu darunterliegenden aktiven Bereichen 108, 110, 111 durch diese hindurch sorgen. Wannen 104 vom n-Typ sind unter den Stellen vorgesehen, wo die Metallisierung 114 für einen Kontakt zu den aktiven Bereichen 108 vom n-Typ sorgen. Auch bei diesem herkömmlichen Schema liegen eine VSS-Metallisierung 114b und n+-Bereiche 108b, 108c auf allen vier Seiten des Bondpolsters PAD vor.
• Wie in Fig. 5b gezeigt, ist die Struktur aus Fig. 5a in einem n-Kanal-Push-Pull-Ausgangstreiber enthalten. Der aktive Bereich 111 vom n-Typ aus Fig. 5a stellt das Drain des Pull-Down-Transistors 115 vom n-Typ in Fig. 5b dar. Die Struktur aus Fig. 5a umfaßt einen lateralen Bipolartransistor 113, der mit dem Polster PAD verbunden ist und der einen n+-Bereich 108a als Kollektor, ein Substrat 102 als Basis und einen n+- Bereich 108b als Emitter aufweist; wie in Fig. 5a dargestellt, ist der Emitterbereich 108b mit Masse (VSS) mittels einer Metallelektrode 114b verbunden. Darüber hinaus liegt eine Kollektor-Basis-Diode vor, wenn man den n+-Bereich 108a als Kathode und das Substrat 102 als Anode ansieht. Ein vergleichbarer lateraler Bipolartransistor ist parallel zum Pull-Up-Transistor 117 ausgebildet.
• Bei dieser herkömmlichen Struktur kontaktiert der p+-Bereich 110 das Substrat 102 vom p-Typ und wird im Normalbetrieb von einer Ladungspumpe auf eine negative Spannung Vbb getrieben, um den Transistoren in der integrierten Schaltung (wie beispielsweise den Transistoren 115, 117 des Ausgangstreibers aus Fig. 5b) eine Rück-Gate-Vorspannung darzubieten. Weil jedoch ESD-Fälle generell dann auftreten, wenn die intgrierte Schaltung nicht versorgt wird, ist das Substrat 102 tatsächlich während eines ESD-Ereignisses potentialfrei.
• Wie zuvor angemerkt wurde, ist die Bipolarleitung als wirksames Verfahren zum sicheren Leiten von Ladung während eines ESD-Ereignisses gut bekannt. In dem Schema der Fig. 5a und 5b ist jedoch der Zustand des parasitären Bipolartransistors 113 unbestimmt, wenn eine ausreichend positive Spannung an das Polster PAD angelegt wird, um einen Durchbruch der Diode zwischen dem n+-Bereich 108a und dem Substrat 102 zu bewirken, weil die Basis des Transistors 113 (d.h. das Substrat 102) potentialfrei bzw. floatend ist. In einigen Fällen, wenn der effektive Basiswiderstand des Bipolartransistors 113 klein ist, kann sich der Bipolartransistor 113 nicht anschalten (wobei die Basis-Emitter-Spannung nicht ausreicht, um die Basis-Emitter-Verbindung in Vorwärtsrichtung vorzuspannen), und zwar selbst für schädigende Größen des Entladungsstroms. Obwohl die n+-Bereiche 108b, 108c das Polster PAD umgeben, tun dies die Basiskontaktbereiche 110 nicht; als solche ist die effektive Basisbreite des Transistors nicht gesteuert, wobei eine Strornanreicherung an gewissen Stellen wahrscheinlich ist, was die Bipolarleitung einschränkt (falls überhaupt ausgelöst).
• IEEE Transactions on Electron Devices, Band 37, Nr. 4, April 1990, New York, Seiten 1111-1120, offenbart eine Untersuchung des elektrischen Verhaltens einer n-p-n-ESD- Schutzstruktur.
• Es ist deshalb eine Aufgabe dieser Erfindung, eine ESD-Schutzanordnung zu schaffen, die die Realisierung eines kontrollierten bzw. gesteuerten Basiswiderstands in der Schaltung ohne weiteres zuläßt, wodurch ein stabiler Betrieb eines parasitären Bipolartransistor-ESD-Schutzbauelementes bewerkstelligt wird.
• Eine integrierte Schaltung gemäß der vorliegenden Erfindung wird in Patentanspruch 1 defmiert.
• Eine weitere Aufgabe dieser Erfindung besteht darin, ein Bipolartransistor-ESD-Schutzbauelement mit großer Basisbreite zu schaffen, um so eine große Entladungskapazität bereitzustellen.
• Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zur Steuerung der Anschaltspannung und des Anschaltstroms für die ESD- Schutzanordnung bereitzustellen.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, solch ein Verfahren bereitzustellen, das im Normalbetrieb eine minimale Beeinträchtigung der Leistungsfähigkeit bietet.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, solch ein Schema zu schaffen, bei dem der Bipolartransistor vor einem thermischen Weglaufen bzw. thermischen Wegdriften geschützt ist.
• Weitere Aufgaben und Vorteile der Erfindung werden dem Fachmann auf diesem Gebiet ersichtlich werden, der Zugang zu der nun folgenden Beschreibung und den Zeichnungen hat.
• Die vorliegende Erfindung kann in einer integrierten Schaltung mit Hilfe eines lateralen Bipolartransistors integriert werden, der einen gesteuerten und gleichmäßigen Reihenbasiswiderstand aufweist. Ein externer Anschluß der Schaltung ist mit dem Kollektor des parasitären Bipolartransistors verbunden. Der Kollektor ist von dem Emitterbereich über eine Feldoxidstrukur getrennt. Metall kontaktiert die stark dotierten Kollektor- und Emitterbereiche an Stellen über einer Wanne bzw. einem Trog, so daß Verbindungsspitzen durch den stark dotierten Bereich hindurch nicht ein Leck verursachen; diese Wannen werden von den Rändern des Feldoxidbereichs zurückgezogen (pulled back), so daß die Kollektorbasis-Verbindungsdurchbruchsspannung nicht übermäßig groß ist. Eine zweite Feldoxidstruktur ist zwischen dem Emitterbereich und dem Basiskontakt vorgesehen und besitzt eine Länge, die gewählt wird, um für einen ausreichenden parasitären Basiswiderstand in dem Bipolartransistor zu sorgen, so daß die parasitäre Basis-Emitter-Verbindung in Vorwärtsrichtung vorgespannt wird und daß die Bipolarleitung ausgelöst wird, und zwar als Folge des durch ein ESD-Ereignis verursachten Durchbruchstroms.
• Einlge Ausführungsformen der Erfindung werden nachfolgend in beispielhafter Weise und unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:
• Fig. 1 ein elektrisches Schema in schematischer Form der ESD-Schutzanordnung gemäß einer ersten bevorzugten Ausführungsform der Erfindung ist.
• Fig. 2 ist eine Querschnittsansicht eines Bauelements, das gemäß der ersten bevorzugten Ausführungsform der Erfindung aufgebaut ist.
• Fig. 3 ist eine Draufsicht eines Abschnittes der Bauelemente aus Fig. 2, und zwar in einem Teilschnitt durch die darüberliegende Metallisierung gezeigt.
• Fig. 4a und 4b sind Draufsichten eines Bondpolsters bzw. Bondpads, das die gemäß der bevorzugten Ausführungsform der Erfindung aufgebauten Bauelemente beinhaltet, und zwar in verschiedenen Phasen der Herstellung.
• Fig. 5a ist eine Querschnittsansicht einer ESD-Schutzanordnung aus dem Stand der Technik.
• Fig. 5b ist ein elektrisches Schema in schematischer Form der in Fig. 5a dargestellten ESD-Schutzanordnung gemäß dem Stand der Technik.
• Zunächst wird anhand des elektrischen Schemas aus Fig. 1 eine Eingangsschutzschaltung ausführlich beschrieben werden, die in einer integrierten Schaltung 1 gemäß der bevorzugten Ausfüungsform der Erfindung realisiert ist. In dieser Ausführungsform der Erfindung dient das Polster 14a als externer Anschluß der integrierten Schaltung 1. Wie auch im Stand der Technik üblich, ist das Polster 14a mit Hilfe eines Bonddrahtes oder einer anderen Zuführung mit einem Gehäusepin oder einem externen Anschluß verbunden. Als solche können Signale während des Normalbetriebs der integrierten Schaltung am Polster 14a empfangen oder angelegt werden, oder alternativ kaun das Polster 14a eine Vorspannung oder Referenzspannung erhalten. Das in Fig. 1 gezeigte Beispiel der vorliegenden Erfindung wird im Zusammenhang mit einem Eingangs anschluß an eine integrierte Schaltung 1 verwendet.
• Im Zusammenhang mit dieser Ausführungsform der Erfindung wird eine Versorgungsspannung VCC verwendet und an einem anderen Anschluß der integrierten Schaltung erhalten, wie in Fig. 1 gezeigt. Als Beispiel wird die Schaltung dieser Ausführungsform der Erfindung in einem Substrat vom n-Typ integriert; als solches wird die Herstellung eines lateralen p-n-p-Bipolartransistors zum ESD-Schutz erleichtert. Bei diesem Beispiel ist der Emitter des lateralen p-n-p-Bipolartransistors 13 mit VCC verbunden und sein Kollektor mit dem Polster 14a. Die Anode der Diode 11 ist mit dem Kollektor des Transistors 13 verbunden und ihre Kathode ist mit der Basis des Bipolartransistors 13 verbunden sowie mit der Versorgungsspannung VCC über den Widerstand 9. Wie nachfolgend angemerkt wird, wird der Widerstand 9 gewählt, um sicherzustellen, daß die Basis-Emitter-Verbindung von Transistor 11 bei einem Verbindungsdurchbruch von Diode 11 in Vorwärtsrichtung vorgespannt wird. In diesem Beispiel ist der Widerstand des Widerstands 9 vorzugsweise von der Größenordnung von 500 Ω.
• Wie vorstehend angemerkt wurde, wird die ESD-Schutzanordnung in diesem Beispiel in Verbindung mit einem Eingang zu einer integrierten Schaltung 1 verwendet, wobei die integrierte Schaltung 1 entsprechend der MOS-Technologie hergestellt ist. Das Polster 14a ist somit mit dem Eingangspuffer 21 auf seinem Weg zur funktionellen Schaltung 23 in der integrierten Schaltung 1 verbunden. Die Bauelementabmessungen im Eingangspuffer 21 werden generell ziemlich klein gehalten, und zwar aus Gründen der Leistungsfähigkeit; als solche ist die Entladungskapazität des Eingangspuffers 21 für das ESD-Ereignis ziemlich begrenzt. Es ist deshalb allgemein üblich, wie auch in diesem Fall, einen Reihenwiderstand 15 vorzusehen, der zwischen das Polster 14a und den Eingangspuffer 21 geschaltet ist, um die ESD-Anfälligkeit der Schaltung weiter zu verringern. Der Reihenwiderstand 15 weist generell einen Widerstandswert von der Größenordnung von 1000 Ω auf. Bei diesem Beispiel stellt der Widerstand 15 einen p- Typ-Diffusionswiderstand dar, der in einem Substrat vom n-Typ ausgebildet ist, und somit ist die Diode mit VCC verbunden (wobei VCC mit dem Substrat vom n-Typ verbunden ist). Wie nachfolgend noch angemerkt wird, ist jedoch daran gedacht, daß die erfindungsgemäße Anordnung eine ausreichende Kapazität aufweist, so daß der Reihenwiderstand 15 weggelassen werden kann.
• Anhand von Fig. 2 gemeinsam mit Fig. 1 wird der Aufbau der Eingangsschaltung gemäß dieser Ausführungsform der Erfindung nachfolgend beschrieben. Die Bezugszeichen von Fig. 2, die sich auf physikalische Strukturen beziehen, werden auch in Fig. 1 verwendet, um ihre Position in dem Schaltdiagramm anzudeuten.
• Bei dieser Ausführngsform der Erfindung wird die integrierte Schaltung auf einer Oberfläche von n-Wannen 3 hergestellt, die innerhalb eines vergleichsweise schwach dotierten Substrats 2 vom n-Typ ausgebildet sind, das eine Störstellenkonzentration von der Größenordnung von 6E14 cm&supmin;³ aufweist. Alternativ kann der Bereich 2 vom n-Typ seinerseits als aktive Oberfläche dienen; darüber hinaus kann es sich bei der Alternative bei dem Bereich 2 vom n-Typ, in dem die Wannen 3 ausgebildet sind (oder nicht ausgebildet sind, je nachdem), um eine Epitaxieschicht handeln, die über einem Substrat, oder für den Fall von Silizium-auf-Isolator über einer isolierenden Schicht, ausgebildet ist, wie beispielsweise Siliziumdioxid oder Saphir. Wie aus dieser Beschreibung ersichtlich wird, kann die vorliegende Erfindung alternativ in einem Substrat von p-Typ oder in einer Epitaxieschicht realisiert werden, mit oder ohne darin ausgebildeten Wannen vom p-Typ, wodurch ein n-p-n-Bipolartransistor ausgebildet wird und die gleichen Vorteile erzielt werden können.
• An ausgewählten Abschnitten der Oberfläche des Substrats 2 befmden sich Feldoxidstnturen 6a, 6b zur gegenseitigen Isolation von aktiven Bereichen der Oberfläche in üblicher Weise. Die Feldomüstruktüren 6a, 6b können entsprechend üblichen Verfahren ausgebildet werden, wie beispielsweise lokale Oxidation von Silizium (LOCOS) und Abwandlungen davon. Darüber hinaus kann eine Kanal-Stop-Dotierung ausgeführt werden, sei es vor den oder durch die Feldoxidstrukturen 6, um die Schwellenwertspannung des parasitären Feldoxidtransistors zwischen den aktiven Bereichen auf einer Seite oder der anderen Seite in üblicher Weise zu erhöhen.
• Dort, wo Feldoxidstrukturen auf der Oberfläche eines Einkristall-Materlais vom n-Typ ausgebildet sind, wie beispielsweise n-Wannen 3a, 3b auf der Oberfläche eines Substrats 2 vom n-Typ, wird generell eine Kanal-Stop-Dotierung unter den Feldomüstrukturen vorgenommen. Dies ist deshalb so, weil die Schwellenwertspannung eines parasitären p-Kanal-Feldoxidtransistors und auch die Durchbruchspannung im allgemeinen nicht ausreichend groß ist, als daß keine solche Dotierung notwendig wäre. Gemäß dieser Ausffihrungsform der Effindung wird jedoch die Auslösespannung der ESD-Schutzschaltung durch die Verbindungsdurchbruchsspannung unter der Feldoxidstruluur 6a bestimmt. Als Folge wird unter den Feldoxidstrukturen 6 eine Dotierung vom n-Typ gemäß dieser Ausführungsform der Erfindung bevorzugt, um die Störstellenkonzentration unter der Feldoxidstruktur 6a zu erhöhen, was seine Verbindungsdurchbruchspannung verringert und das Auslösen der ESD-Schutzschaltung bei einem ESD-Ereignis erleichtert. Ein Beispiel für eine solche Dotierung, die vor der Feldoxidation ausgeführt wird, verwendet als implantierte bzw. dotierte Spezies Phosphor, und zwar in einer Konzentration von 2,8E12 cm&supmin;² und einer Energie von 60 keV, was in einer Oberflächenstörstellenkonzentration von der Größenordnung von 3E16 cm&supmin;³ unter der Feldoxidstruktur 6 resultiert (die in Fig. 2 als Bereich 7 vom n-Typ gezeigt ist). Außer, daß diese Dotierung die Auslösespannung der ESD-Schutzschaltung gemäß dieser Ausfühngsform der Erfindung vorgibt, wird diese auch die Feldoxidtransistor-Schwellenwertspannung und auch die Durchbruchspannung an anderen Stellen auf der integrierten Schaltung erhöhen, wodurch die Isolation in Wannenbereichen vom n-Typ oder in Substratbereichen verbessert wird, insbesondere dort, wo die Länge von Feldoxidstrukturen 6 zwischen aktiven Bereichen ziemlich gering ist.
• Innerhalb der Schutzschaltung aus Fig. 2 werden stark dotierte Bereiche 8a, 8b vom p- Typ auf gegenüberliegenden Seiten der Feldoxidstruktur 6a ausgebildet. Die Tiefe und die Störstellenkonzentration der p+-Bereiche 8a, 8b ist vorzugsweise die gleiche wie bei den Source- und Drainbereichen in p-Kanal-Transistoren, die sonstwo in der integrierten Schaltung ausgebildet sind, und zwar wegen der leichteren Herstellung. Der p+-Bereich 8b ist auch von dem stark dotierten Bereich 10 vom n-Typ durch die Feldoxidstruktur 6b in dieser Ausführungsform der Erfindung getrennt, und zwar mit darunter befindlichen einem dotierten Bereich 7 vom n-Typ, wie vorstehend beschrieben. Innerhalb jedes der p+-Bereiche 8a, 8b erstrecken sich vergleichsweise schwach dotierte p-Wannen 4a bzw. 4b tiefer in das Substrat 2 vom n-Typ hinein als die p+-Bereiche 8a, 8b. Beispielsweise ist die Tiefe der Wannen 4a, 4b dort, wo die Verbindungstiefe der p+-Bereiche 8a, 8b von der Größenordnung von 0,3 um ist, von der Größenordnung von 3,0 um. Vergleichbare p-Wannen zu den p-Wannen 4a, 4b befmden sich sonstwo auf derselben integrierten Schaltung, in die hinein n-Kanal-Transistoren gemäß wohlbekannten komplementären MOS-(CMOS)-Verfahrenstechniken ausgebildet werden. Die Störstellenkonzentration der p-Wannen 4a, 4b wird vorzugsweise entsprechend deijenigen flir die n-Kanal-Aktivtransistoren gewählt, beispielsweise im Bereich von der Größenordnung von 5E15 cm&supmin;³ bis 5E16 cm&supmin;³.
• Der stark dotierte n+-Bereich 10 ist auf der gegenüberliegenden Seite des p+-Bereichs der Feldoxidstruktur 6b ausgebildet und dient als sog. "Rücken"-Kontakt (strap contact) zur n-Wanne 3b. Wie man aus dem Stand der Technik weiß, erfordert es der Normalbetrieb der integrierten Schaltung, daß alle metallurgischen Verbindungen zu den n- Wannen 3a, 3b in Rückwärtsrichtung vorgespannt sind, um ein Substratlecken zu verhindern. Folglich wird im Normalbetrieb die n-Wanne 3b (und die n-Wanne 3a über die n-Wanne 3b und das Substrat 2 vom n-Typ) auf die höchste verfügbare Normalbetriebsspannung vorgespannt, was in diesem Fall die VCC-Versorgungsspannung ist. Der n+-Bereich 10 wird vorzugsweise mit Hilfe derselben Schritte hergestellt wie die n+-Source-/Drainbereiche in n-Kanal-Transistoren sonstwo in der integrierten Schaltung und weist als solcher eine Störstellenkonzentration von der Größenordnung von 2E20 cm 3 auf und ist von der Größenordnung von 0,15 um tief.
• Eine übliche dielektrische Zwischenschicht 12 überdeckt die Komponenten in dieser Schutzschaltung, und zwar in der gleichen Art und Weise, wie sie auch sonstwo m der integrierten Schaltung vorgesehen ist. Ein Beispiel für eine dielektrische Zwischenschicht 12 stellt eine 800 nm starke Schicht aus Siliziumdioxid dar, die mit Hilfe von chemischer Dampfabscheidung abgeschieden wird. Kontaktöffnungen 18a, 18b, 18c werden durch die dielektrische Zwischenschicht 12 hindurch geätzt, zur Kontaktierung mit p+-Bereichen 8a, 8b bzw. mit n+-Bereich 10. Dann wird eine Metallisierungsschicht 14, die beispielsweise als eine Schicht aus einem Sperrmetall besteht, die unter einer Schicht aus Alummium, dotiert mit Silizium, Kupfer oder mit beiden Atomsorten, liegt, über der dielektrischen Zwischenschicht 12 ausgebildet ist, um mit den p+-Bereichen 8a, 8b und dem n+-Bereich 10 in üblicher Weise zu verbinden. Eine konventionelle Bemusterung und Ätzung wird dann vorgenommen, um isolierte Metalleiter 14a, 14b zu definieren; in diesem Beispiel dient der Leiter 14a als Bondpolster bzw. Bondpad, an das externe Signale angelegt werden, und der Leiter 14b ist mit der VCC-Versorgungsspannung verbunden.
• Gemäß dieser Ausführungsform der Erfindung liegen p-Wannen 4a, 4b unter jeder Stelle, wo eine Metallisierungsschicht 14 für einen Kontakt zu p+-Bereichen 8a bzw. 8b sorgt. Die p-Wannen 4a, 4b stellen so sicher, daß selbst dann, wenn Alummiumatome in der Metallisierungsschicht 14 die p+-Bereiche 8a, 8b durchstoßen, das durchstoßene Metall nicht die p-n-Verbindung zwischen den p-Wannen 4a, 4b und dem Substrat 2 vom n-Typ kurzzuschließen wird. Wie man weiß, wird ein solches Durchbohren durch lokale Erwärmung der integrierten Schaltung beschleunigt. Weil die Stromdichte während eines ESD-Ereignisses ziemlich hoch sein kann (obwohl nur für eine kurze Zeit), erhöht die Freilegung der p+-Bereiche 8a, 8b in diesen ESD-Fällen die Wahrscheinlichkeit einer Verbindungsdurchbohrung der Metallisierung 14a bzw. 14b in der Struktur aus Fig. 2. Die Toleranz für die Diffusion von Alumniumatomen von der Metallisierungsschicht 14 in die und durch die p+-Bereiche 8a, 8b wird bei dieser Ausfüluungsform der Erfindung durch die p-Wannen 4a, 4b bereitgestellt, weil die p- Wannen 4a, 4b die metallurgische p-n-Verbindung zum Substrat 2 weiter weg von der Metallisierung 14a, 14b zu Stellen unmittelbar unter den Kontakten 18a, 18b bewegen.
• Wie auch wohlbekannt ist, hängt darüber hinaus die Verbindungskapazität von der Störstellenkonzentration auf jeder Seite der metallurgischen Verbindung ab, insbesondere von der Seite mit der höheren Konzentration. Im Ergebnis verkleinern die p-Wannen 4a, 4b die Fläche, über die p+-Bereiche 8a, 8b in Kontakt mit dem Substrat 2 vom n- Typ stehen und sorgen für eine weniger stark dotierte Grenzfläche zum Substrat 2.
• Folglich wird bei dieser Ausführungsform der Erfindung die durch p+-Bereiche 8a, 8b dargebotene parasitäre Verbindungskapazität stark im Vergleich zu derjenigen Kapazität reduziert, die in Abwesenheit der Wannen 8a, 8b vorliegen würde. Unerwünschte parasitäre Effekte des Schutzbauelementes auf die Betriebsleistungsfähigkeit der integrierten Schaltung werden somit bei dieser Ausführungsform der Erfindung stark reduziert.
• Ein parasitärer p-Kanal-MOS-Transistor liegt bei der Struktur aus Fig. 2 vor, und zwar im Hinblick auf die Feldoxidstruktur 6a und die darunterliegende dielektrische Zwischenschicht 12 als das Gate-Dielektrikum, die p+-Bereiche 8a, 8b als Drain bzw. Source und das Polster 14a als Gateelektrode. Wie vorstehend angemerkt wurde, steht das Polster 14a auch in Kontakt mit dem p+-Bereich 8a, und somit ist das Gate dieses parasitären Transistors mit seinem Drain verbunden. Die Metallisierung 14b steht in Kontakt mit dem p+-Bereich 8b und ist mit VCC verbunden. Der Rückvorspannungsknoten dieses parasitären Transistors ist über den n+-Bereich 10 und das Substrat 2 auf VCC vorgespannt Wegen dieses Aufbaus wird der parasitäre Transistor zwischen den p+-Bereichen 8a und 8b (d.h. von VCC zum Polster 14a) leitend, wenn die Gate-zu- Source-Spannung (und die Drain-zu-Source-Spannung) die Schwellenwertspannung des parasitären Transistors überschreitet. Wegen der Stärke des Feldoxids 6a und der dielektrischen Zwischenschicht 12 und auch wegen der Störstellenkonzentration des Substrats 2 darunter, die durch eine beliebige Kanal-Stop-Dotierung erhöht wird, ist daran gedacht, daß die Schwellenwertspannung dieses Transistors ziemlich hoch sein wird, beispielsweise von der Größenordnung von 30 Volt. Von der Durchbruchsspannung erwartet man auch, daß diese ziemlich hoch ist, beispielsweise von der Größenordnung von 20 Volt.
• Zum Zwecke der vorliegenden Erfindung, wie nachfolgend beschrieben wird, stellt der Verbindungsdurchbruch den bevorzugten Mechanismus dar, durch den der p-n-p- Bipolartransistor 13 in dieser Ausführungsform der Erfindung ausgelöst bzw. getriggert wird. Folglich wird es bevorzugt, daß die Grenzfläche des p+-Bereichs 8a, angrenzend an die Feldoxidstruktur 6a, den Übergang festlegt, bei dem der Durchbruch für ein ESD-Ereignis auftreten soll, anstatt an der sehr viel weniger stark dotierten p-Wanne 4a (weil die Durchbruchsspannung für schwächer dotierte Übergänge deutlich höher ist). Dies wird bei dieser Ausführungsform der Erfindung dadurch bewerkstelligt, daß die Ränder der p-Wannen 4a, 4b ein gutes Stück weg von den Rändern des Feldoxids 6a angeordnet werden, beispielsweise mindestens 1,0 um. Eine solche Verschiebung kann natürlich mit Hilfe von maskierten Wannendotierungen bewerkstelligt werden oder mit Hilfe irgendeines anderen Verfahrens aus emer Reihe von anderen bekannten Verfahren zur Ausbildung solcher Wannen. Die p-Wannen 4a, 4b sorgen somit für einen ausreichenden Schutz gegen ein Übergangsdurchbohren, erhöhen jedoch nicht nachteilig die Übergangsdurchbruchsspannung am p+-Bereich 8a.
• Für das Beispiel des vorstehend gegebenen Aufbaus ist die Übergangsdurchbruchsspannung an dem Übergang zwischen dem p+-Bereich 8a und der n-Wanne 3a, insbesondere an der Stelle 25 in Fig. 2, was den Übergang zwischen dem p+-Bereich 8a und dem dotierten Bereich 7 darstellt, von der Größenordnung von 16 Volt. Folglich wird eine negative Spannung auf dem Polster 14a relativ zu Vcc, die diese Schwellenwertspannung übersteigt, eine Leitung zwischen dem p+-Bereich 8a und dem Substrat 2 auslösen. Die Diode 11 an dem Übergang vom p+-Bereich 8a und der n-Wanne 3a (bei dem dotierten Bereich 7) dient bei dieser Ausführungsform der Erfindung somit als Auslösevorrichtung für eine Entladungsleitung mit hoher Kapazität über den Bipolartransistor 13. Die auslösende Spannung, nämlich die Übergangsdurchbruchsspannung, kann mit Hilfe der n-Typ-Kanal-Stop-Dotierungskonzentration ausgewahlt werden, die in dem Ausbildungsbereich 7 verwendet wird.
• Wie vorstehend angemerkt wurde, ist die Schwellenwertspannung des parasitären p- Kanal-Feldoxidtransistors im Gegensatz dazu von der Größenordnung von 30 Volt und die Durchbruchsspannung von der Größenordnung von 20 Volt. Als solche wird der Übergangsdurchbruch bei einer Spannung auftreten, die kleiner ist als die, die notwendig ist, um den parasitären Transistor entweder durch MOS-Leitung oder mittels Durchbruch anzuschalten. Es ist jedoch angedacht, daß die Struktur gemäß dieser Ausführungsform der Erfindung ein ESD-Ereignis mit negativer Polarität am Polster 14a adäquat entladen wird, selbst dann, wenn die MOS-Schwellenwertspannung oder die Durchbruchsspannung kleiner ist als der Verbindungsdurchbruch (beispielsweise wenn keine n-Typ-Kanal-Stop-Dotierung vorgenommen wird). Dies ist deshalb so, weil die laterale Leitung zwischen den p+-Bereichen 8a, 8b, sei es mittels Durchbruch oder über einen invertierten Kanal, im allgemeinen nicht ausreichen wird, um die Spannung am p+-Bereich 8a unterhalb der Übergangsdurchbruchsspannung aufrechtzuerhalten; folglich wird der Übergang selbst dort, wo eine Source-/Drainleitung vorliegt, dennoch schließlich an der Stelle 25 durchbrechen. Während die Einstellung der Übergangsdurchbruchsspannung unterhalb der Feldoxidtransistorschwellenwertspannung und der Durchbruchsspannung bevorzugt wird, um die Auslösespannung der Schutzschaltung zu steuern, kann eine Source-/Drainleitung zwischen p+-Bereichen 8a, 8b auch dazu dienen, eine gewisse Menge an Energie während eines ESD-Ereignisses sicher zu entladen und kann deshalb in einigen Situationen bevorzugt werden.
• Der Bipolartransistor 13 wird in dieser strilur realisiert, indem er eine p-Wanne 4a als Kollektor, einen p+-Bereich 8b (und eine p-Wanne 4b) als Emitter und eine n-Wanne 3a als Basis aufweist; der p+-Bereich 8a dient als Kollektorkontakt und der n+-Bereich 10 dient als Basiskontakt. Der Widerstand 9 wird auch in dieser Struktur so realisiert, daß er in Reihe zwischen dem Emitter 8b und dem Basiskontakt 10 geschaltet ist. Gemäß der vorliegenden Erfindung stellt der Widerstand 9 einen Spannungsabfall zwischen der Basis und dem Emitter des Bipolartransistors 13 bereit, und zwar während des Durchbruchs des Übergangs zwischen dem p+-Bereich 8a und der n-Wanne 3a an der Stelle 25. Dieser Spannungsabfall ist dazu gedacht, daß er ausreicht, um den Übergang zwischen dem Substrat 2 und dem p+-Bereich 8b in Vorwärtsrichtung vorzuspannen, was eine Bipolarleitung des Bipolartransistors 13 auslöst. Wie man weiß, sorgt eine Bipolarleitung für eine Leitung mit hoher Kapazität und schnellem Ansprechen und stellt als solche einen attraktiven Mechanismus in ESD-Schutzschaltungen dar.
• Erfindungsgemäß wird die Bipolarleitung dadurch erleichtert und gesteuert, daß der Wert des Widerstands 9 so festgelegt wird, daß er einen ausreichend hohen Wert aufweist, daß die Leitung vom Übergangsdurchbruch die Bipolarleitung auslösen wird. Der Widerstandswert des Widerstands 9 hangt primär von der Störstellenkonzentration der n-Wanne 3b ab, weil der größere Teil ihrer Länge über die Distanz d über die Feldoxidstruktur 6b festgelegt wird, und zwar zwischen dem p+-Bereich 8b und dem n+-Bereich 10 unter der Feldoxidstrukur 6b; die Distanz über die p-Wanne 4b zwischen den n-Wannen 3a, 3b ist relativ kurz und beeinflußt folglich den Widerstandswert des Widerstands 9 nicht wesentlich, obwohl sogar das Substrat 2 weniger stark dotiert ist als die n-Wanne 3b. Wenn die n-Wanne 3b eine Störstellenkonzentration von der Größenordnung von 1E16 cm&supmin;³ aufweist, wird eine Distanz d von etwa 6,0 um in einem Widerstandswert von der Größenordnung von 500 Ω resultieren.
• Als Folge ermöglicht die Struktur gemäß der bevorzugten Ausführungsform der Erfindung sowohl die Wahl der Auslösespannung als auch des Auslösestroms für die ESD- Schutzschaltung. Die Auslösespannung wird mit Hilfe der n-Typ-Dotierung unter dem Feldoxid 6 gewählt, die einen dotierten Bereich 7 darunter erzeugt und die Übergangsdurchbruchsspannung bestimmt. Darüber hinaus kann der Strom, der zum Auslösen der Bipolarleitung erforderlich ist, mit Hilfe des Wertes des Widerstandes 9 gewählt werden und wird durch die Distanz d über die Feldoxidstruktur 6b bestimmt.
• Anhand der Fig. 3, 4a und 4b wird nun ein Beispiel des Layouts der ESD-Schutzschaltung beschrieben werden, die vorstehend diskutiert wurde. Die Fig. 4a stellt die Stelle eines ganzen Bondpolsters vor der Ausbildung einer Metallisierung 14a, 14b dar. Wie man weiß, werden Bondpolster aus Metall vorzugsweise über einem Feldoxid 6 ausgebildet, um für eine mechanische Stärke zu sorgen. Bei dieser Ausführungsform der Erfindung liegt die Feldoxidstrukrur 6c im Zentrum des Bondpolsterbereiches vor, wobei der p+-Bereich 8a diesen umgibt. Wie vorstehend anhand von Fig. 2 beschrieben wurde, ist eine p-Wanne 4a innerhalb des p+-Bereichs 8a um die gesamte Peripherie des Feldoxids 6c vorgesehen. Ein Diffusionsbereich 15 erstreckt sich vom p+-Bereich 8a, um dort einen Reihenwiderstand auszubilden. Die Feldoxidstruktur 6a umgibt den p+-Bereich 8a, mit Ausnahme der Seite, von der sich der Widerstand 15 erstreckt; aus Gründen der Chip-Flächeneffizienz wird die Distanz über die Feldoxidstruktur 6a vorzugsweise auf die Distanz minimiert, die von den Auslegungsregeln für ein Durchlecken vorgegeben werden. Der p+-Bereich 8b umgibt die Feldoxidstruktur 6a (auf allen Seiten, mit Ausnahme der Stelle des Widerstands 15), wobei die p-Wanne 4b darin ausgebildet ist, wie in Fig. 2 gezeigt. Die Feldoxidstruktur 6b umgibt den p+-Bereich 8b und der n+-Bereich 10 umgibt die Feldoxidstruktur 6b.
• Wie vorstehend erläutert wurde, wird der Wert von Widerstand 9 in dem Bipolartransistor 13 durch die Distanz über die Feldoxidstruktur 6b festgelegt, die den p+- Bereich 8b umgibt (d.h. die Distanz zwischen dem Basiskontakt vom n+-Bereich 10 und dem Emitterkontakt vom p+-Bereich 8b, auf der Seite, die am nächsten zum n+-Bereich 10 liegt). Zum Zwecke einer hohen Leitfähigkeit wird es auch bevorzugt, daß die Breite des Basisbereichs von Bipolartransistor 13 maximiert wird. Fs ist auch ziemlich wichtig, daß die Distanz d vergleichsweise gleichmäßig ist, so daß keine lokalisierten, dünnen Bahnen vorliegen, bei denen eine Stromanreicherung auftreten kann. Wie in Fig. 4a gezeigt ist, wird eine Gleichmäßigkeit der Länge d dadurch erreicht, daß die Winkel an den Ecken des Bondpolsters von 90º auf etwa 45º verringert werden. Als solche wird die Distanz über die Feldoxidstruktur 6b im wesentlichen auf die Distanz d um die Gesamtheit des Bondpolsters herum beibehalten; die Distanz kann an den 45º-Ecken größer sein als d. Darüber hinaus bietet dieser Aufbau, bei dem die Winkel der Ecken 45º oder weniger betragen, einen gleichmäßigeren Übergangsdruchbruch über die gesamte Breite der Struktur, weil die elektrische Feldkonzentration von derjenigen reduziert wird, die bei 90º-Ecken auftreten wurde. Darüber hinaus wird die Basisbreite von Bipolartransistor 13 maximiert und als solche die Leitungskapazität von Transistor 13, indem so viel Umfang wie möglich um den p+-Bereich 8b herum verwendet wird.
• Es wird nun Bezug genommen auf Fig. 4b, in der die Struktur aus Fig. 4a nach der Ausbildung des Bondpolsters 14 als Metall und der Metallelektrode 14b dargestellt ist. Ein Kontakt wird zwischen dem Bondpolster 14a aus Metall und dem p+-Bereich 8a über mehrere darunter befmdliche Kontakte 18a hergestellt. Der Bereich 3 aus Fig. 4 entspricht der vergrößerten, in einem Teilschnitt in Fig. 3 dargestellten Ansicht. Die Kontakte 18a sind um den Umfang des Polsters 14a herum verteilt und sind vorzugsweise als mehrere quadratförmige oder runde Kontakte ausgebildet, anstatt als längliche rechteckförmige Kontakte, um dort die Stromanreicherungseffekte zu minimieren.
• Die Metallisierung 14b, die mit VCC verbunden ist, umgibt das Polster 14a und umfaßt mehrere Kontakte 15b zu dem darunter befindlichen p+-Bereich 8b (nicht gezeigt) sowie mehrere Kontakte 15c zu dem darunter befindlichen n+-Bereich 10 (ebenfalls nicht gezeigt). Bei diesem Beispiel für ein Eingangspolster in einer integrierten MOS- Schaltung wird der Kontakt mit Hilfe der Metallisierung 14c zu dem diffundierten Widerstand 15 vom p-Typ auf einer Seite des Polsters 14a hergestellt. Die Rangierleitung (Jumper) 19 aus polykristallinem Silizium ist mit der Metallisierung 14c verbunden und läßt es zu, daß der n+-Bereich 10 darunter verläuft. Wie vorstehend angemerkt wurde, bietet der diffundierte Widerstand 15 vom p-Typ zwischen dem Polster 14a und den Gates der durch diese gesteuerten MOS-Transistoren einen Reihenwiderstand von der Größenordnung von 1kΩ dar, was zu dem Schutz für das Gate-Dielektrikum der internen Transistoren vor ESD-Fällen hinzukommt.
• Man weiß sehr wohl, daß Ausgangspuffer für MOS-Transistoren generell keine Reihenwiderstände zum ESD-Schutz benotigen; man glaubt, daß dies an der großen Fläche liegt, die von den Treibertransistoren bereitgestellt wird und somit an der großen Kapazität zur Entladung durch diese. Weil die Eingänge von integrierten MOS-Schaltungen im allgemeinen mit vergleichsweise kleinen Strukturen verbunden sind, beispielsweise für Geschwindigkeitszwecke, waren im allgemeinen Reihenwiderstände erforderlich, um die Schaltung vor einem ESD-Ereignis zu schützen. Solche Widerstände von der Größenordnung von 1kΩ führen in das Antwortverhalten der Schaltung auf ein schaltendes Eingabesignal eine RC-Verzögerung ein; für moderne Schaltungen muß eine solche Verzögerung von der Größenordnung von 0,25 nsec sein. Insbesondere für Hochleistungsbauelemente, wie beispielsweise statischen Hochgeschwindigkeits- RAMs, ist eine solche Strafe ziemlich schwerwiegend. Es ist daran gedacht, daß die Größe und die Kapazität von Bipolartransistor 13 gemäß dieser Ausführungsform der Erfindung, die dadurch maximiert wurden, daß seine Basis vollständig um das Bondpolster herum verteilt wird, eine ausreichende ESD-Kapazität zur Verfügung stellen kann, um das Weglassen des Reihenwiderstands zu ermöglichen, wodurch der Einfluß eines ESD-Schutzes auf die Leistungsfähigkeit des Bauelementes weiter verringert wird.
• Insbesondere Fig. 3 stellt einen Abschnitt des Layouts dieser Ausführungsform der ESD-Schutzbauelemente dar, mit einem Abschnitt einer darüber befindlichen Metallisierung 14a, 14b, die aus Gründen der Übersichtlichkeit der Beschreibung weggeschnitten wurde. Wie aus Fig. 4 ersichtlich ist, liegt die im Detail in Fig. 3 dargestellte Struktur auf allen vier Seiten des Polsters 14a vor.
• Im Einsatz kann das Polster 14a ESD-Fällen mit beiden Polaritäten relativ zu VCC ausgesetzt werden. Für den Fall eines ESD-Ereignisses von positiver Polarität relativ zu VCC wird der p-n-Übergang zwischen dem p+-Bereich 8a (und der p-Wanne 4a) und der n-Wanne 3a in Vorwärtsrichtung vorgespannt werden und wird der Strom sicher zu VCC geleitet werden, wobei angenommen wird, daß geeignete Layout-Überlegungen angestellt worden sind, so daß die Stromdichte nicht an irgendeiner Stelle der integrierten Schaltung übermäßig groß ist.
• Eine an das Polster 14a angelegte Spannung mit negativer Polarität relativ zur Versorgungsspannung Vcc wird einerseits die Übergangsdiode zwischen dem p+-Bereich 8a und der p-Wanne 4a und andererseits dem Substrat 2 vom n-Typ in Rückwärtsrichtung vorspannen. Für den Fall eines ESD-Ereignisses von dieser Polarität wird die Rück wärtsrichtung-Vorspannung an diesem Übergang rasch bis auf eine Größe ansteigen, die ausreicht, um einen Übergangsdruchbruch an dem Übergang zwischen dem p+-Bereich 8a und der n-Wanne 3a, insbesondere zum dotierten Bereich 7 (falls vorhanden), zu bewirken. Die Umgebung des p+-Bereichs 8b, vorgespannt auf VCC, bis zum p+- Bereich 8a, welche voneinander in einem Abstand von der Größenordnung von 1,2 um (die Breite der Feldoxidstruktur 6a) getrennt sind, bewirkt, daß ein Übergangsdurchbruch am Rand des p+-Bereichs 8a, am nächsten zur Feldoxidatruktur 6a, an der Stelle 25 (in Fig. 2), auftritt.
• Wie man weiß, erzeugt ein p-n-Übergangsdurchbruch vom Lawinentyp eine große Zahl von Elektron-Lechpaaren in dem Raumladungsbereich nahe des Übergangs. Diese Elektron-Lochpaare bewirken einen Nettostrom, wobei die Elektronen sich zu der positiv vorgespannten Elektrode (p+-Bereich 8b und p-Wanne 4b) bewegen und die Löcher zu der negativ vorgespannten Elektrode (p+-Bereich 8a und p-Wanne 4a). Wegen des Widerstands des Substrats 2 vom n-Typ über die Distanz zwischen dem Übergang beim p+-Bereich 8b auf der einen Seite und dem n+-Kontaktbereich 10 auf der anderen Seite, tritt ein Spannungsabfall innerhalb des Substrats 2 vom n-Typ auf. Eine geeignete Wahl für den Abstand d über die Feldoxidstruktur 6b stellt sicher, daß dieser Spannungsabfall bewirkt, daß der Übergang zwischen dem p+-Bereich 8b und dem Substrat 2 in Vorwärtsrichtung vorgespannt wird. Wie man weiß, bewirkt eine Vorwärtsspannung des Emitter-Basisübergangs in Kombination mit einer Rückwärtsvorspannung des Kollektor-Basisübergangs, daß eine bipolare Leitung zwischen dem Kollektor und dem Emitter stattfindet.
• Wie vorstehend angemerkt wurde, liegt bei dieser Struktur ein p-n-p-Transistor 13 vor, wenn man das Substrat 2 vom n-Typ als die Basis (und den n+-Bereich 10 als den Basiskontakt), den p+-Bereich 8b und die p-Wanne 4b als den Emitter und die p-Wanne 4a als den Kollektor ansieht. Folglich wird die bipolare Leitung dieses lateralen p-n-p- Transistors 13 zwischen dem Kollektor (p-Wanne 4a) und dem Emitter (p+-Bereich 8b) aufzutreten beginnen, und zwar zu einem solchen Zeitpunkt, zu dem wegen der durch den Übergangsdurchbruch und den Spannungsabfall über den Widerstand 9 (im wesentlichen n-Wanne 3b) ausgelösten Leitung der Basis-Emitter-Übergang dieses p-n-p- Transistors in Vorwärtsrichtung vorgespannt wird. Die bipolare Leitungskapazität des Transistors übersteigt die des Übergangsdurchbruchs sehr stark und bewirkt somit eine zusätzliche Kapazität zur sicheren Endadung des negativ, statisch aufgeladenen Körpers bzw. Gehäuses in Kontakt mit dem Polster 14a.
• Selbst während der bipolaren Leitung kann eine thermische Drift auftreten, falls keine ausreichenden Überlegungen für das Layout angestellt worden sind. Anhand von Fig. 2 sei angemerkt, daß der p+-Bereich 8b, der als Emitter für den Transistor 13 dient, von dem Rand der Feldoxidstruktur 6a zurückgesetzt ist. Als solcher umfaßt der Emitter-p+- Bereich 8b ein gewisses Maß an Reihenwiderstand, was von der Leitfähigkeit des p+- Bereichs 8b und der Distanz EL abhängt. Es wird deshalb bevorzugt, daß die Distanz EL etwas größer ist als die minimale Layoutregel für die Schaltung. Beispielsweise dort, wo die Auslegungsregeln einen solchen Kontakt innerhalb von 1 um von der Kante des aktiven Bereichs 8b ausschließen, kann die Distanz EL von der Größenordnung von 4,0 um sein. Der durch diesen Aufbau zur Verfügung gestellte Reihenwiderstand, der somit den Reihenwiderstand zwischen dem Kollektor und dem Emitter beinhaltet, verringert somit die Wahrscheinlichkeit von "heißen Flecken" (hot spots), die während der bipolaren Leitung auftreten, was einen Schutz gegen eine thermische Drift bereitstellt.
• Deshalb sorgt die bevorzugte Ausführungsform der Erfindung, die vorstehend beschrieben wurde, für sichere Leitungsbahnen für ESD in integrierten Schaltungen, und zwar einschließlich von solchen, die kleine Strukturgrößen und somit eine hohe Empfindlichkeit für ESD-Fälle aufweisen. Insbesondere läßt die vorliegende Erfindung die Wahl eines Reihenbasiswiderstandes zu, was somit die Steuerung des Niveaus bzw. der Größe des Auslösestroms von einem Übergangsdurchbruch zuläßt, der erforderlich ist, um die bipolare Leitung auszulösen. Gemäß der bevorzugten Ausführungsform der Erfindung kann der Basiswiderstand gleichmäßig über seiner Breite hergestellt werden, was eine Anreicherung von Strom beseitigt, was eine bipolare Leitung ausschließen kann. Darüber hinaus wird die Breite des Basisbereichs gemäß der vorliegenden Erfindung maximiert, indem der Bipolartransistor auf mehreren Seiten des Bondpolsteranschlusses bereitgestellt wird.
• Weitere Merkmale der bevorzugten Ausführungsformen stellen noch weitere Vorteile bereit. Die Kanal-Stop- bzw. Durchbruch-Dotierung unter dem Feldoxid kann dazu verwendet werden, um die Übergangsdurchbruchsspannung des auslösenden Bauelementes zu wählen und somit die Auslösespannung des bipolaren Transistors. Einen weiteren Vorteil kann man erzielen, indem man innerhalb der stark dotierten Bereiche Wannen vorsieht, die vor einem Übergangslecken wegen des Durchbohrens von Metall schützen und auch die parasitäre Übergangskapazität der Schutzbauelemente reduzieren.
• Ein Reihen-Emitterwiderstand kann auch in den Bipolartransistor integriert werden, was die Möglichkeit von lokalisierten heißen Flecken und eine thermische Drift während der bipolaren Leitung verringert. Eine unmittelbare Metailverbindung zu den Kollektor-, Basis- und Emitterbereichen sorgt auch für einen niedrigen Reihenwiderstand und somit flir eine hervorragende Leitung mit minimaler Widerstandserwärmung.

Claims (17)

1. Integrierte Schaltung, die einen ersten Anschluß (14a) und einen Spannungsversorgungsanschluß (14b, Vcc) aufweist, wobei die integrierte Schaltung auf einem halbleitenden Oberflächenbereich (2) eines Körpers ausgebildet ist, welcher Oberflächenbereich (2) einen ersten Leitfähigkeitstyp (n) aufweist, wobei eine Schutzschaltung gegen elektrostatische Entladung umfaßt:

eine Diode (11) mit einer ersten Seite, die mit dem ersten Anschluß (14a) verbunden ist, und einer zweiten Seite, die mit dem halbleitenden Oberflächenbereich (2) verbunden ist;

einen lateralen Bipolartransistor (13), der umfaßt:

einen Kollektorbereich (8a) von einem zweiten Leitfahigkeitstyp (p), der bei dem Oberflächenbereich (2) ausgebildet und mit der ersten Seite der Diode (11) verbunden ist;

einen Emitterbereich (8b) von dem zweiten Leitfähigkeitstyp, der bei dem Oberflächenbereich (2) ausgebildet und mit dem Spannungsversorgungsanschluß (14b, Vcc) verbunden ist, und der von dem Kollektorbereich (8a) über eine erste isolierende Struktur (6a) zwischen diesen bei dem Oberflächenbereich (2) getrennt ist, wobei der Emitterbereich (8b) und die erste isolierende Struktur (6a) den Umfang des Kollektorbereichs (8a) umgeben; und

einen Basisbereich (3a) von dem ersten Leitfähigkeitstyp (n), der in dem Oberflächenbereich (2) zwischen dem Kollektorbereich (8a) und dem Emitterbereich (8b) ausgebildet ist;

einen Basiskontaktbereich (10) von dem ersten Leitfähigkeitstyp (n), der bei dem Oberflächenbereich (2) ausgebildet ist, und der mit dem Spannungsversorgungsanschluß verbunden ist und der über den Oberflächenbereich (2) mit dem Basisbereich (3a) verbunden ist, wobei der Basiskontaktbereich (10) von dem Emitterbereich (8b) über eine zweite isolierende Strktur (6b) zwischen diesen bei dem Oberflächenbereich (2) getrennt ist und der Basiskontaktbereich (10) sowie die zweite isolierende Struktur (6b) den Umfang des Emitterbereichs (8b) umgeben; und

einen Widerstand (9), der durch den Abschnitt des halbleitenden Oberflächenbereichs (2) unter der zweiten isolierenden Struktur (6b) zwischen dem Emitterbereich (8b) und dem Basiskontaktbereich (10) festgelegt ist, wobei die Distanz (d) über die zweite isolierende Struktur (6b) zwischen dem Emitterbereich (8b) und dem Basiskontaktbereich (10) über den größten Teil ihrer Länge im wesentlichen gleichmäßig ist, um einen ausreichenden Widerstandswert zu bestimmen, um den Übergang zwischen dem Oberflächenbereich (2) und dem Emitterbereich (4b) in Antwort darauf in Durchlaßrichtung vorzuspannen, daß sich die Diode (11) in einem Übergangsdurchbruchzustand befindet.

2. Schaltung nach Anspruch 1, bei welcher der Basisbereich (3a), der unter der ersten isolierenden Struktur (6a) liegt, von dem ersten Leitfähigkeitstyp (n) ist und stärker dotiert ist als der halbleitende Oberflächenbereich (2).

3. Schaltung nach Anspruch 1 oder Anspruch 2, bei welcher die Distanz (d) über die zweite isolierende Struktur (6b) größer ist als die Distanz über die erste isolierende Struktur (6a).

4. Schaltung nach irgendeinem vorhergehenden Anspruch, die außerdem einen ersten Wannenbereich (4a) von dem zweiten Leitfähigkeitstyp (p) umfaßt und der unter einem Abschnitt des Kollektorbereichs (8a) liegt.

5. Schaltung nach Anspruch 4, bei welcher der erste Anschluß (14a) mit dem Kollektorbereich (8a) mittels eines Metallkontakts an diesem verbunden ist;

und bei welcher der erste Wannenbereich (4a) unter der Stelle des Metallkontakts liegt.

6. Schaltung nach Anspruch 5, bei welcher der erste Wannenbereich (4a) nicht unter einem Abschnitt des Kollektorbereichs (8a) neben der ersten isolierenden Struktur (6a) liegt.

7. Schaltung nach Anspruch 5, die weiterhin umfaßt:

einen zweiten Wannenbereich (4b) von dem zweiten Leitfahigkeitstyp (p) und der unter einem Abschnitt des Emitterbereichs (8b) liegt;

bei welcher der zweite Anschluß (14b, Vcc) mit dem Emitterbereich (8b) mittels eines Metallkontakts an diesem verbunden ist;

und bei welcher der zweite Wannenbereich (4b) unter der Stelle des Metallkontakts mit dem Emitterbereich liegt.

8. Schaltung nach irgendeinem vorhergehenden Anspruch, bei welcher der erste Anschluß (14a) ein Eingangsanschluß ist.

9. Schaltung nach Anspruch 8, die außerdem eine Eingangs-Pufferschaltung (21) umfaßt.

10. Schaltung nach Anspruch 1, bei welcher der erste Anschluß (14a) ein Ausgangsanschluß ist.

11. Schaltung nach irgendeinem vorhergehenden Anspruch, bei welcher der erste Leitfahigkeitstyp (n) vom n-Typ ist und der zweite Leitfahigkeitstyp (p) vom p-Typ.

12. Schaltung nach irgendeinem vorhergehenden Anspruch, bei welcher der Basisbereich (3a) stärker dotiert ist als der halbleitende Oberflächenbereich (2).

13. Schaltung nach irgendeinem vorhergehenden Anspruch, die außerdem eine funktionelle Schaltung (23) umfaßt, die mit dem ersten Anschluß (14a) verbunden ist.

14. Schaltung nach Anspruch 13, die außerdem einen Eingangspuffer (21) umfaßt, der zwischen den ersten Anschluß (14a) und die funktionelle Schaltung (23) geschaltet ist.

15. Schaltung nach irgendeinem vorhergehenden Anspruch, bei welcher der erste Anschluß (14a) mit der ersten Seite der Diode (11) mittels eines Metallkontakts mit dem Kollektorbereich (8a) verbunden ist.

16. Schaltung nach irgendeinem vorhergehenden Anspruch, bei welcher die erste Seite der Diode (11) aus dem Kollektorbereich (8a) besteht.

17. Schaltung nach Anspruch 16, bei welcher ein Abschnitt des Kollektorbereichs (8a), der neben der ersten isolierenden Struktur (6a) liegt, an dieser unmittelbar eine metallurgische p-n-Verbindung mit dem halbleitenden Oberflächenbereich (2) bildet.