-
Die
Erfindung betrifft eine Anordnung für eine ESD-Schutzschaltung, bei der eine Verbindung
eines Ein-/Ausgangspads
einer integrierten Schaltung mit einer internen Schaltungseinheit
besteht, an welcher zwei Schutzschaltungsteile angeschlossen sind,
wobei der erste Schutzschaltungsteil mit dem Potential VDD und der
zweite Schutzschaltungsteil mit dem Potential VSS verbunden ist.
-
Sowohl
im Fertigungsprozess als auch bei einem nachfolgenden Einbau in
ein übergeordnete Schaltungsanordnung
sowie dem Betrieb der integrierten Schaltung, beispielsweise in
ein und in einem Gerät,
ist diese unvermeidbaren Umwelteinflüssen ausgesetzt, zu denen beispielsweise
elektrostatische Entladungen (ESD = electrostatic discharge) gehören.
-
Elektrostatische
Ladungen entstehen durch Reibung zwischen verschiedenen Materialien
und können
Potentiale von mehreren kV auf einem Ladungsträger aufbauen. Bei einem Kontakt
des Ladungsträgers,
beispielsweise mit einem Ein-/Ausgangspad einer integrierten Schaltung,
fließt
die gespeicherte Ladung im Nanosekundenbereich ab und erzeugt dabei
Ströme
bis in den Amperebereich. Durch das Überschreiten einer zulässigen Stromdichte
zum Entladungszeitpunkt kommt es zu einer Zerstörung von Teilen der integrierten
Schaltung infolge thermischer Überbeanspruchung
oder zu einer Zerstörung
oder Schädigung
durch eine Überspannung.
Wegen der zunehmenden Integrationsdichte der integrierten Schaltungen
nimmt dieses Problem weiter an Bedeutung zu.
-
Eine
sehr einfache Maßnahme,
aus den Stand der Technik, zum Schutz gegen elektrostatische Entladungen
ist das Zuschalten von Schutzdioden zwischen das Ein-/Ausgangspad
und dem Potential VDD sowie VSS. Die Zuschaltung erfolgt derart,
dass die erste Schutzdiode mit der Kathode am Potential VDD und
der Anode am Ein-/Ausgangspad und die zweite Schutzdiode mit der
Kathode am Ein-/Ausgangspad und der Anode am Potential VSS angeschlossen
ist. Diese Anordnung kann aber nur für Signale mit einer unter der
Schwellspannung der Schutzdioden liegenden Amplitude und geringen Schutzspannungsanforderungen
eingesetzt werden.
-
Aus
dem IEEE Journal of Solid-State Circuits, Vol. 32, No. 1, January
1997 ist eine weitere Anordnung zum Schutz gegen „electrostatic
discharge" (ESD)
bekannt. Diese Anordnung besteht aus einem zwischen dem Ein-/Ausgangspad
und VDD einerseits und einem zwischen dem Ein-/Ausgangspad und VSS
andererseits angeordneten Schaltungsteil. Jeder Schaltungsteil enthält einen
Thyristor, welcher jeweils durch einen MOS-Transistor angesteuert wird. Dieser
wiederum ist mit seinem Gate-Anschluss über einen Koppelkondensator
mit dem Ein-/Ausgangspad
verbunden. Im ESD-Fall wird die Überspannung
einen der beiden MOS-Transistoren über den jeweiligen Kondensator
durchsteuern und somit das Durchsteuern des Thyristor ermöglichen. Über diesen
Thyristor erfolgt somit die Ableitung der Ladung am Ein-/Ausgangspad
gegen VDD oder VSS. Mittels dieser Anordnung wird die interne Schaltungseinheit
gegen alle vier, ebenfalls in dieser Veröffentlichung dargestellten,
ESD-Belastungsfälle (PS-,
NS-, PD- und ND-Mode) geschützt
werden.
-
Nachteilig
bei dieser Anordnung ist die Ansteuerung des den Thyristor durchsteuernden
Transistors über
eine mit den Ein-/Ausgangspad
verbundenen Kapazität,
da alle Spannungspulse direkt über den
Kondensator am Gate des Transistors anliegen. Somit besteht die
Gefahr einer Vorschädigung
und damit des Ausfalls der Schutzschaltung. Im Betriebsfall des
Schaltkreises, in dem die Schutzschaltung integriert ist, kann es
vorkommen, dass Störimpulse, die
dem Nutzsignal überlagert
sind, am Ein-/Ausgangspad anliegen. Diese Störsignale führen je nach Polarität zu einem
Stromfluss in den Schaltkreis hinein oder aus ihm heraus. Im Fall
eines in den Schaltkreis hinein fließenden Stroms kann dieser über die Emitter-Basis-Strecke
des zu einem Thyristor gehörenden
Transistors, der im Stand der Technik mit Q2 bezeichnet wird, fließen und
bei Erreichen einer entsprechenden Größe den Thyristor (Q1/Q2) zünden. Durch
diese fehlerhafte Zündung
des Thyristors wird zum einen das Eingangssignal kurzgeschlossen
und kann zum anderen die Schutzschaltung zerstört werden, da der so gezündete Thyristor
solange durchgeschaltet bleibt, bis am Ein-/Ausgangspad keine Spannung
mehr anliegt.
-
Ein
weiterer Nachteil besteht darin, dass immer ein Kompromiss zwischen
ESD-Festigkeit und der Sicherheit gegenüber Störungen im Betriebsfall (latch-up)
gefunden werden muss.
-
Der
Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung für eine ESD-Schutzschaltung
anzugeben, welche die Überspannungsfestigkeit
erhöht
und die Latch-Up-Gefahr minimiert.
-
Gemäß der Erfindung
wird die Aufgabe bei einer Anordnung für eine ESD-Schutzschaltung
der eingangs genannten Art dadurch gelöst, dass parallel zu dem ersten
Schutzschaltungsteil ein dritter Schutzschaltungsteil und/oder parallel
zu dem zweiten Schutzschaltungsteil ein vierter Schutzschaltungsteil
angeordnet ist und dass der dritte und/oder der vierte Schutzschaltungsteil
mit einer Ansteuerschaltung verbunden ist, durch die der dritte
und/oder vierte Schutzschaltungsteil bei einem positiven Spannungsanstieg
an VDD durchschaltbar ist.
-
In
einer Ausgestaltung der Erfindung ist vorgesehen, dass der erste
und der zweite Schutzschaltungsteil jeweils aus einer Diode besteht.
-
In
einer weiteren Ausgestaltung der Erfindung ist vorgesehen, dass
der dritte und der vierte Schutzschaltungsteil jeweils aus einem
Thyristor und einem den Thyristor ansteuernden Transistor besteht.
-
Der
erste und der zweite Schutzschaltungsteil sind derart angeordnet,
dass der erste Schutzschaltungsteil mit dem Ein-/Ausgangspad und dem Potential VDD und
der zweite Schutzschaltungsteil mit dem Ein-/Ausgangspad und dem
Potential VSS verbunden ist. Beide Schutzschaltungsteile können beispielsweise
aus einer Diode bestehen, wobei die Anode des ersten Schutzschaltungsteils
mit dem Ein-/Ausgangspad und die Kathode mit dem Potential VDD sowie
die Anode des zweiten Schutzschaltungsteils mit dem Potential VSS
und die Kathode mit dem Ein-/Ausgangspad verbunden ist.
-
Diese
Schaltungsanordnung wird derart erweitert, dass entweder nur einem
oder beiden Schutzschaltungsteilen jeweils ein weiterer Schutzschaltungsteil,
parallel zu diesen geschaltet, zugeordnet wird. Dieser dritte und/oder
vierte Schutzschaltungsteil besteht beispielsweise jeweils aus einem
Thyristor und einem den Thyristor ansteuernden Transistor und weist
jeweils einen Eingang für
ein Steuersignal auf. Das zum Durchschalten der Thyristoren notwendige
Steuersignal wird von einer Ansteuerschaltung, welche mit dem Potential
VDD und dem Potential VSS verbunden ist, erzeugt. Die Erzeugung
des Steuersignals und damit das Durchschalten der Thyristoren erfolgt
in den Fällen,
in denen das Potential VDD einen entsprechend hohen und schnellen
Spannungsanstieg aufweist, welcher beispielsweise durch eine elektrostatische
Entladung am Ein-/Ausgangspad erzeugt wird.
-
In
einer besonderen Ausführung
der Erfindung ist vorgesehen, dass die Ansteuerschaltung mit einer
Blockierschaltung verbunden ist.
-
Eine
aus drei MOS-Transistoren und einer Kapazität bestehende Blockierschaltung
ist mit dem Potential VDD und VSS verbunden und weist einen Ausgang
auf, welcher mit der Ansteuerschaltung verbunden ist. Durch diese
Blockierschaltung wird, beispielsweise im Betriebsfall des zu schützenden Schaltkreises,
die Erzeugung eines Steuersignals durch kleine Störimpulse
auf dem Ein-/Ausgangspad verhindert. Dieser Schutz ist notwendig,
da diese Störimpulse
ansonsten die Erzeugung des Steuersignals und somit das Durchschalten
des dritten und vierten Schutzschaltungsteils zur Folge haben würden. Ein
Durchschalten eines Schutzschaltungsteils führt aber zur ungewollten Beeinflussung
des Eingangssignalpegels oder zur Zerstörung eines Schutzschaltungsteils.
-
In
einer Ausgestaltungsform der Erfindung ist vorgesehen, dass die
Ansteuerschaltung aus einer Kapazität und einem Widerstand aufgebaut
ist.
-
In
einer Ausführung
der Erfindung ist vorgesehen, dass die Kapazität eine Sperrschicht-Kapazität ist.
-
Die
Ansteuerschaltung kann beispielsweise durch einen Hochpass, bestehend
aus einer Kapazität
und einem Widerstand, realisiert werden, wobei für die Kapazität auch die
Sperrschichtkapazität
einer Diode genutzt werden kann.
-
Die
Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden.
In den zugehörigen
Zeichnungen zeigt
-
1 eine
erfindungsgemäße Anordnung für eine ESD-Schutzschaltung,
-
2 eine
Ausführungsform
der erfinderischen Anordnung und
-
3 eine
weitere Ausführungsform
der erfinderischen Anordnung.
-
In
der 1 ist der allgemeine Aufbau der erfindungsgemäßen Schutzschaltung
dargestellt. Ein Ein-/Ausgangspad 1 ist mit der internen
Schaltungseinheit 2 eines Schaltkreises verbunden. An dieser Verbindung
sind alle Schutzschaltungssteile 3, 4, 5 und 6 angeschlossen.
Der erste 3 und der dritte Schutzschaltungsteil 5 ist
mit dem Potential VDD, der zweite 4 und der vierte Schutzschaltungsteil 6 mit dem
Potential VSS verbunden. Der dritte 5 und der vierte Schutzschaltungsteil 6 weisen
je einen Eingang für
eine Steuersignal 8 auf, welches von einer Ansteuerschaltung 7,
mit der beide Schutzschaltungsteile 5 und 6 verbunden
sind, erzeugt wird. Diese Ansteuerschaltung 7 ist auch
mit den Potentialen VDD und VSS verbunden. Der erfindungsgemäßen Anordnung
für eine
ESD-Schutzschaltung
kann optional eine Blockierschaltung 9 zugeordnet werden. Diese
ist mit dem Potentialen VDD und VSS und der Ansteuerschaltung 7 verbunden.
-
Die 2 zeigt
eine detailliertere Ausführungsform
der erfindungsgemäßen Schutzschaltung, bei
der der erste 3 und zweite Schutzschaltungsteil 4, beispielsweise
durch eine Diode, realisiert ist. Im ersten Schutzschaltungsteil 3 ist
das die Emitter-Basis-Diode des vertikalen PNP-Transistors. Im zweiten Schutzschaltungsteil 4 ist
das die Diode D1.
-
Der
dritte Schutzschaltungsteil 5 besteht aus einem NMOS-Transistor NMOS1
dessen Gate mit der Ansteuerschaltung 7, zur Übertragung
des von der Ansteuerschaltung 7 erzeugten Steuersignals 8, verbunden
ist. Der Source-Anschluss von NMOS1 ist über die Diode D2 mit dem Ein-/Ausgangspad 1 verbunden.
Der Source-Anschluss von NMOS1 ist auch mit der Kathode des Thyristors
Thyr1 verbunden, welcher aus zwei miteinander verbundenen Transistoren
aufgebaut ist. Der Gate-Anschluss der Thyristors 1 ist
mit dem Drain-Anschluss des NMOS1-Transistors und über einen
Widerstand R1 mit dem Potential VDD verbunden. Die Anode des Thyristors 1 ist ebenfalls
mit dem Potential VDD verbunden.
-
Der
vierte Schutzschaltungsteil 6 besteht aus einem NMOS-Transistor NMOS2
dessen Gate mit der Ansteuerschaltung 7, zur Übertragung
des von der Ansteuerschaltung 7 erzeugten Steuersignals 8,
verbunden ist. Der Source-Anschluss des Transistors NMOS2 ist mit
dem Potential VSS und der Drain-Anschluss
mit dem Gate-Anschluss des Thyristors Thyr2, welcher wieder aus
zwei Transistoren aufgebaut ist, verbunden. Der Kathoden-Anschluss
des Thyristors ist mit dem Potential VSS verbunden. Der Anoden-Anschluss
ist direkt mit dem Ein-/Ausgangspad 1 verbunden.
Der Gate-Anschluss des Thyristors Thyr2 ist außerdem noch über einen Widerstand
R2 mit den Ein-/Ausgangspad 1 verbunden.
Der zum Thyristor gehörende
PNP-Teiltransistor ist
mit seinem Kollektor mit der Basis des NPN-Teiltransistors und über einen Widerstand mit dem
Potential VSS verbunden.
-
Die
Ansteuerschaltung 7 ist aus einer Diode D3 und einem Widerstand
R4 aufgebaut, wobei die Kathode von D3 mit dem Potential VDD und
die Anode von D3 mit dem Widerstand R4 verbunden ist. Die Diode
D3 wird an dieser Stelle als Sperrschichtkapazität C1 verwendet. Der zweite
Anschluss der Widerstands R4 ist mit dem Potential VSS verbunden.
Zwischen der Anode der Diode D3 und dem Widerstand R4 befindet sich
der Abzweigknoten für
das Steuersignal 8. Dieser Abzweigknoten ist direkt mit
den Gates der NMOS-Transistoren NMOS1 Und NMOS2 verbunden.
-
Die
ebenfalls in der 2 dargestellte Blockierschaltung 9 besteht
aus einem PMOS-Transistor PMOS1 dessen Source-Anschluss mit dem
Potential VDD, dessen Drain-Anschluss mit dem eigenen Gate-Anschluss
und sowohl mit dem Gate-Anschluss des Transistors NMOS3, einer Kapazität C2 als
auch dem Drain-Anschluss
des Transistors NMOS4 verbunden ist. Der Drain-Anschluss der Transostors NMOS3 ist
mit dem Abzweigknoten der Ansteuerschaltung 7 und dem Gate-Anschluss
des Transistors NMOS4 verbunden. Der Source-Anschluss von Transistor
NMOS3 und NMOS4 ist jeweils mit dem Potential VSS verbunden.
-
Außerdem ist
in 2 noch das für
die gesamte Schaltung erforderliche Power-Pad (VDD-PAD) dargestellt.
In diesem Beispiel wurden NMOS-Transistoren zu Zündung der Thyristoren verwendet,
eine Einschränkung
auf diesen Transistortyp ist aber nicht gegeben.
-
In
einem ESD-Belastungsfall erfolgt eine Ansteuerung der NMOS-Transistoren NMOS1
und NMOS2 über
das RC-Glied C1 und R4 der Ansteuerschaltung 7, welche
für diesen
Fall das Steuersignal 8 erzeugt. In diesem Beispiel ist
eine Blockierschaltung 9 vorgesehen, in der NMOS3 verzögert eingeschaltet
wird. Die Verzögerung τ ist von
der Größe der Kapazität C2 sowie
von dem durch den PMOS1-Transistor gebildeten Widerstand abhängig und
soll im Beispiel bei τ =
C2·RPMOS1 bei rund 0,5 μs liegen. Durch diese verzögerte Zuschaltung
des Transistors NMOS3 können
die Thyristoren Thyr1 und Thyr2 durch das Steuersignal 8 gezündet werden.
Durch das Steuersignal 8 wird außerdem der Transistor NMOS4
durchgeschaltet und legt die Gatespannung von NMOS3 auf Low-Pegel,
so dass keine Aufschaukelung der Gatespannung von NMOS3 erfolgen
kann.
-
Die
Ansteuerschaltung 7 und die Blockierschaltung werden im
Ein-/Ausgangspad 1 integriert. Grundsätzlich können die Ansteuerschaltung 7 und die
Blockierschaltung 9 aber auch für mehrere Ein-/Ausgangspads 1 gemeinsam
genutzt werden.
-
In
einem LU-Belastungsfall wird der vertikale PNP-Transistor zum Potential
VDD hin wirksam und die sperrgepolte Diode D1, beispielsweise eine
Substrat-Diode, gegen das Potential VSS.
-
Liegt
im aktiven Betrieb die Betriebsspannung VDD an, so ist der Transistor
NMOS3 leitend und hält
die Gatespannung der NMOS-Transistoren NMOS1 und NMOS2 über das
Steuersignal 8 auf Low-Pegel, so dass bei steilen Störspitzen
auf der VDD-Leitung, die nicht durch das Power-PAD abgefangen werden,
keine Zündung
der Thyristoren Thyr1 und Thyr2 erfolgen kann.
-
Im
Fall einer ESD-Belastung mit einem positiven Puls vom Ein-/Ausgangs-Pad zum
Potential VSS gerichtet, wird über
den vertikalen PNP-Transistor und über die Sperrschichtkapazität von D3
am Widerstand R4 eine Spannung und somit ein Steuersignal 8 generiert.
Durch dieses Steuersignal 8 werden die Transistoren NMOS1,
NMOS2 und NMOS4 eingeschaltet. Der Transistor NMOS4 entlädt die Kapazität C2 und
verhindert, dass sich am Gate von NMOS3 ein positives Potential
aufbauen kann. Der Transistor NMOS3 bleibt somit gesperrt. Der Thyristor
Thyr2 wird durch das Steuersignal 8 eingeschaltet und baut
die ESD-Energie
ab. Der Thyristor Thyr1 wird ebenfalls durch das Steuersignal 8 eingeschaltet und
baut die vorhandene Restenergie auf der VDD-Leitung ab, da diese
durch den sperrgepolten PN-Übergang
im vertikalen PNP-Transistor nicht abgeleitet werden kann.
-
Im
Fall eines negativen Puls vom Ein-/Ausgangs-Pad 1 zum Potential
VSS gerichtet, wird die Diode D1 leitend und baut die ESD-Energie
ab.
-
Im
Fall einer ESD-Belastung mit einem positiven Puls vom Potential
VDD zum Ein-/Ausgangs-Pad 1 gerichtet, wird über den vertikalen PNP-Transistor
und über
die Sperrschichtkapazität von
D3 am Widerstand R4 eine Spannung und somit ein Steuersignal 8 generiert.
Durch dieses Steuersignal 8 werden die Transistoren NMOS1,
NMOS2 und NMOS4 eingeschaltet. In diesem Belastungsfall wird nun
die ESD-Energie über
den Thyristor Thyr1 abgebaut.
-
Im
Fall einer ESD-Belastung mit einem negativen Puls vom Potential
VDD zum Ein-/Ausgangs-Pad 1 gerichtet, wird die Emitter-Basis-Diode im
vertikalen PNP-Transistor in Durchlassrichtung betrieben und leitet
die Energie niederohmig ab.
-
Liegt
im aktiven Betrieb eine Spannung am VDD-PAD an, so wird über den
Transistor PMOS1 die Kapazität
C2 aufgeladen. Die Spannung am Gate von Transistor NMOS3 schaltet
somit NMOS3 ein. Somit sind nun die Gate-Anschlüsse der Transistoren NMOS1,
NMOS2 und NMOS4 auf Low-Pegel. Somit wird verhindert, dass diese
Transistoren durch Störimpulse
eingeschaltet werden. Das bedeutet, dass im aktiven Betrieb die
Thyristoren durch Störimpulse nicht
gezündet
werden können
und somit ein Fehlverhalten der Schaltung verhindert wird.
-
Bei
einem Latch-up-Test liegt eine Betriebsspannung an VDD an und am
Ein-/Ausgangs-Pad 1 werden positive und negative Ströme generiert.
-
Bei
einem positiven Strom wird vom Ein-/Ausgangs-Pad 1 ein
Strom nach VDD eingespeist. Dieser fließt nur über die Emitter-Basis-Diode des vertikalen
PNP-Transistors und generiert dort zusätzlich einen Substratstrom,
der eventuell mit anderen Strukturen einen parasitären Thyristor
bilden kann. Die wird durch eine entsprechende Anordnung der Bauelemente
im Layout verhindert, da ansonsten die gesamte Schaltung ausfallen
kann. Der Thyristor Thyr2 wird in diesem fall nicht gezündet.
-
Bei
einem negativen Strom am Ein-/Ausgangs-Pad 1 nach dem Potential
VSS wird die Diode D1 leitend. Der Pfad über Diode D2 und den Thyristor Thyr1
wird nicht aktiviert und der Thyristor Thyr1 kann nicht gezündet werden,
da hierfür
zwei Fluss-Spannungen
erforderlich wären.
-
Die 3 zeigt
eine leicht abgeänderte
Ausführung
der erfindungsgemäßen Schutzschaltung
bei der die Blockierschaltung 9 entfällt. Dies kann dort erfolgen,
wo nicht mit großen
Störungen
auf der VDD-Leitung zu rechnen ist, beispielsweise bei batteriebetriebenen
Geräten.
Außerdem
ist es möglich, die
Diode D2 nicht zu verwenden und dafür in die Basisleitung des NPN-Teilransistors
des Thyristors Thyr1 einen Substratwiderstand R5 einzubauen.
-
- 1
- Ein-/Ausgangs-Pad
- 2
- internen
Schaltungseinheit
- 3
- erster
Schutzschaltungsteil
- 4
- zweiter
Schutzschaltungsteil
- 5
- dritter
Schutzschaltungsteil
- 6
- vierter
Schutzschaltungsteil
- 7
- Ansteuerschaltung
- 8
- Steuersignal
- 9
- Blockierschaltung