WO2005124863A1 - Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb - Google Patents

Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb Download PDF

Info

Publication number
WO2005124863A1
WO2005124863A1 PCT/EP2005/006484 EP2005006484W WO2005124863A1 WO 2005124863 A1 WO2005124863 A1 WO 2005124863A1 EP 2005006484 W EP2005006484 W EP 2005006484W WO 2005124863 A1 WO2005124863 A1 WO 2005124863A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
potential
well
arrangement according
thyristor
Prior art date
Application number
PCT/EP2005/006484
Other languages
English (en)
French (fr)
Inventor
Bernd Deutschmann
Bernd Fankhauser
Michael Mayerhofer
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Publication of WO2005124863A1 publication Critical patent/WO2005124863A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Definitions

  • the invention relates to a protective arrangement for a semiconductor circuit arrangement having a thyristor structure, which is arranged in a first well of a first conductivity type and a second well of the second conductivity type embedded therein, the first well containing a highly doped region of the second conductivity type, which is connected to a first potential and the second well contains a highly doped region of the first conductivity type connected to a second potential.
  • the invention further relates to a method for operating the protective arrangement.
  • ICs Semiconductor circuits, in particular in an integrated embodiment.
  • ICs may be prepared by transient pulses or surges that via terminals (pads) or directly 'are coupled lead-in, will be so damaged dcfss' "be it' inoperable even destroyed or.
  • Such pulses or surges can, for example, in so-called electrostatic Discharges (ESD, Electrostatic Dis- charge) occur, and such a pulse (burst) can also occur in many areas of application, for example in automotive engineering.
  • ESD Electrostatic Discharges
  • burst can also occur in many areas of application, for example in automotive engineering.
  • Active circuits for protecting such circuits for a wide variety of applications are therefore of particular importance.
  • these circuits which must function in the high-voltage range up to 90 volts or above, also for significantly higher ones Interference pulse level to be interpreted.
  • Active circuits for protecting the IC are often triggered by the rise in the transient signal. The signal increase per unit of time is detected and a protective transistor or a protective circuit is switched through via a control circuit.
  • the protective circuit can therefore be understood as an actively triggered surge arrester or overcurrent arrester. In the event of a fault, the protective circuit must be controlled quickly.
  • a thyristor SCR - Silicon Controlled Rectifier
  • the thyristor is implemented in the semiconductor arrangement in a manner known per se by means of an n-well arranged in a p-well and in each case a highly doped n- or p-region in each of the two wells.
  • the p-well contains a heavily doped n-region and a heavily doped p-region, which are connected to one another and a reference potential GND.
  • the n-well contains a heavily doped n-region and a heavily doped p-region.
  • the latter n range is controlled by a transient detector that is located between supply points potential VDD and reference potential GND lies and detects the fault.
  • the p + area of the n-well is connected to the supply potential VDD.
  • the transient voltage is recorded with an RC element.
  • the voltage level detected at the capacitance is converted into a control signal which drives the base of the pnp transistor of the thyristor structure.
  • the npn transistor of the thyristor structure switches through, so that the transient pulse is derived from the pad potential of the I / O pin against the reference potential through the low-impedance thyristor path.
  • the thyristor then remains switched on automatically until its current falls below the holding current and the quenching condition is fulfilled.
  • Protection arrangements with a thyristor structure tend to the so-called latch-up effect, in which the thyristor switches through in normal operation and the semiconductor circuit that is actually to be protected is inoperable or destroyed.
  • the invention is based on the object of specifying a new arrangement for an integrated semiconductor arrangement with a thyristor structure which shows improved behavior with regard to latch-up, and an associated operating method.
  • FIG. 1 shows a schematically illustrated viewing arrangement with protective circuit and trigger circuit as a basic circuit diagram a) and in a more detailed embodiment b),
  • FIG. 2 shows a schematically illustrated circuit arrangement with a protective circuit and control circuit in a further embodiment
  • FIG. 3 shows a schematically represented structural arrangement of the realization of the thyristor in the semiconductor arrangement with highly doped control areas
  • FIG. 4 shows a further schematically represented structural arrangement of the realization of the thyristor in the semiconductor arrangement with highly-doped control regions and
  • FIG. 5 schematically illustrated top views of the connection contact on the semiconductor surface of an embodiment according to FIG. 3 (FIG. 5a) and further alternative embodiments (FIGS. 5b, 5c).
  • connection PV is connected to a line LV which is at a potential W.
  • the potential W can be, for example, the positive supply potential VDD or the potential of an input / output connection (I / O pad).
  • the PV connection or the LV line must be protected against transient pulses or overvoltage. This overvoltage must be derived against a reference potential VB, which can be the ground potential, for example.
  • the line LB carrying the reference potential VB is connected to the connection PB.
  • the protective circuit PC fulfills the actual task of deriving interference pulses or overvoltages. Controlled or triggered ', the protection circuit PC from a control circuit TC, the input side is connected to the terminals PV and PB. TC is able to detect transient pulses that occur at the connection PV or the line and to generate control signals for the protective circuit PC.
  • control circuit TC generates a plurality of control signals, each of which is an active element of the control circuit PC-to-control-nv.
  • the active ' elements' * of the protection circuit PC are connected such that that when activated by the control signals of the trigger or control circuit TC, they establish a low-resistance connection between the line LV or the connection PV and the reference potential VB.
  • the protective circuit PC can also derive higher currents against the reference potential VB.
  • the protective circuit PC contains a thyristor structure.
  • a thyristor is a four-layer component, which is shown in the equivalent circuit as two interconnected bipolar transistors. According to the invention, this means that the control circuit TC in the fault lerfall actively controls the two transistors of the thyristor structure of the protective circuit with two control signals. For this purpose, currents are injected directly into the two base-emitter junctions.
  • FIG. 1b a first concrete exemplary embodiment of the invention is shown.
  • J0i-e Schu zssus ⁇ is designed as a SCR thyristor with the two transistors Tl and T2.
  • T1 is a pnp transistor which is connected with its emitter to the voltage-carrying line LV
  • T2 • is an npn transistor which is connected on the emitter side to the reference potential VB.
  • the collectors of the two transistors are cross-connected to the base of the other transistor.
  • such a transistor structure can be implemented in a manner known per se by means of an n or p well with correspondingly highly doped regions arranged therein, see FIG. 3.
  • the control circuit is implemented in FIG.
  • the detector circuit is designed as an RC element from the series circuit of a capacitor C1 and a resistor R1, which is connected to the lines LV and LB and the corresponding connections PV and PB.
  • the connection node of the capacitance C1 and the resistor R1 are connected to inverters which drive the bases of the transistors T1 and T2 on the output side.
  • the inverter II is connected to the base of the transistor T1 and two inverters 12 and 13 connected in series to the base of the transistor T2.
  • the inverters are necessary in order to convert the potential present at the junction of the capacitance C1 and the resistor R1 into defined control signals which control the transistor elements of the thyristor SCR.
  • the detector circuit consisting of capacitance C1 and resistor R1 forms as a RC element a complex voltage divider, at the center tap of which the rise in voltage of the interference pulse is detected.
  • the capacitance becomes low-ohmic- r • so that a high potential is set at the 'starting point of the' detector circuit.
  • the switching threshold of the inverter II its output switches to a low potential, so that the pn junction between the emitter and the base of Tl exceeds the switching threshold and switches through Tl.
  • inverters 12 and 13 parallel to II are the inverters 12 and 13 which are connected in series and convert the voltage signal detected at the tap node of the detector circuit into a defined control signal for controlling the npn transistor T2.
  • T2 switches over to the conductive state almost simultaneously with T1. This makes the SCR thyristor conductive and the transient pulse present on the line LV or the connection PV can be derived against the reference potential.
  • the detector circuit comprising the capacitive and the resistive component to be connected in the opposite direction to the connections PV and PB.
  • the resistance is at the PV connection and the capacitance at the PB connection.
  • the detector circuit is designed as an RC element, but other embodiments of the detector circuit can also be expedient as long as the essential function, namely the detection of a transient pulse to be derived on the voltage-carrying line LV and the generation of Control signals for the control of the active elements or semiconductor transitions of the protective circuit, in the exemplary embodiment of the transistors of the 'thyristor.-.- SCR, -..- functional- -erompl'lfe.'
  • the time constant of the RC element from Rl and Cl determines, on the one hand, the detection of a transient pulse and, on the other hand, the time during which the detector circuit is active. A pulse is recognized and detected as long as the rise time of the transient disturbance is less than the time constant of the RC element. On the other hand, the time constant after the pulse has decayed determines the time after which the detector circuit becomes inactive and switches off or returns to normal operation, which enables the detection of a transient pulse.
  • the RC element with its time constant is set in the exemplary embodiment in FIG. 1 such that these conditions are met.
  • each small capacitance of the RC element for example realized as a gate oxide capacitance, this capacitance becomes low-resistance in transient processes, so that the output of the RC element is very quickly brought to high potential in the exemplary embodiment in FIG. 1b).
  • the capacitances of the RC element act as high-resistance components in both exemplary embodiments, so that the output of the detector circuit is kept at low potential in FIG. 1b).
  • the capacitance Cl becomes high-resistance again and the inputs of the inverters ⁇ l and 12 are connected to the reference potential via Rl.
  • This controls the transistors.Tl or -. - .- T-2 »- with - high fo £» low - potenti-al- -ange-r- so that no more current can flow into the respective base and the thyristor locks.
  • the circuit arrangement in FIG. 2 shows a further exemplary embodiment of the thyristor control.
  • an additional circuit is provided in the circuit arrangement of Figure 2, which determines how long the control circuit remains active. This can ensure that the control signals of the control circuit control the thyristor SCR at least until the transient pulse on the line LV or the connection PV has definitely subsided.
  • the difference is that between the first RC element consisting of the elements CIO and RIO, which detects the transient pulse on the live line LV or the connection PV and the control circuit activated, and an additional circuit is arranged for the inverters for the control of the thyristor SCR.
  • inverters II, 12 and 13 correspond in this order - in FIG. 2 to inverters 15, 16 and 17.
  • the function of these inverters in FIG. 2 is identical to that of the inverters of the first Embodiment, but the dimensioning and implementation of the inverter can be carried out in different ways.
  • 15, 16 and 17 are shown as CMOS inverters.
  • the triggering of the thyristor for its ignition can be done with fast switching inverters, e.g. II and 13 or 15 and 17 take place.
  • Other control options e.g. with single transistors., ---.
  • the - the ..- Zündp ⁇ tentia-le- ready-, are- possible.
  • Switching-off transistors which are designated in FIG. 2 by TQP for the PMOS transistor and TQN for the NMOS transistor, are necessary for erasing or switching off the thyristor.
  • TQP and TQN interact with the complementary inverter transistors in order to set the base of Tl to high potential and the base of T2 to low potential for switching off the thyristor and thus to block Tl and T2.
  • the output of the first RC element from RIO and CIO is followed by an inverter 18 as an element of the additional circuit, which drives a PMOS transistor P10. Is on the output side this transistor is connected on the one hand to the voltage-carrying line LV and on the other hand to the inputs of the inverters 15 and 16. At the latter connection point, the parallel connection of a second RC element comprising the capacitance C20 and the resistor R20 is also connected, the other connection of which is connected to the reference potential VB or the line LB, respectively.
  • the rise time of the transient disturbance on the LV line must be shorter than the time constant of the first RC element.
  • the PMOS transistor P10 With the then low-impedance output of the inverter 18, the PMOS transistor P10 is turned on, the output of which connects the inverter inputs .. the -.- inverter., I ⁇ . And -Z6 to- -high-- potential-al-v: As already explained with reference to the exemplary embodiment in FIG. 1b), the transistors T1 and T2 are subsequently turned on, so that the thyristor SCR becomes conductive and can discharge the pulse on the line LV against the reference potential.
  • the time constant of the second RC element from the elements C20 and R20 can be set independently of the time constant of the first RC element and in this situation determines how long the control circuit remains active and applies control signals to the transistors T1 and T2. As soon as P10 switches off, for example because the transient pulse flattens out and the time constant of the first RC element becomes shorter than the voltage changes on line LV, the connection node of the inputs of inverters 15 and 16 with the second RC element becomes via this RC element and discharge its time constant against reference potential. Typically, the time constant of the second RC element is set so that the control circuit transmits the control signals to the thyristor as long as the transient fault persists.
  • time constant of the second RC element is greater than the time constant of the first RC element.
  • time constants of the two RC elements can be optimized independently of one another with regard to their function.
  • the structure of the protective arrangement in the semiconductor component is given by the exemplary embodiment according to FIG. 3.
  • a p-doped well 10 is arranged in the semiconductor (not shown in any more detail).
  • the tub 1.0 can also be the substrate of the semiconductor.
  • Highly doped areas with p- or n-conductivity are arranged in the tub 10, which can be produced in the usual way, for example by implantation or diffusion.
  • the heavily doped n-region 11 and the p-region 12 can be connected to a potential separately, but they must have the same potential during operation. For this purpose, they are each connected to the reference line LB.
  • the doped p-region 13 is connected to the output CTL of the control circuit.
  • the doped control region 13 preferably has a high doping.
  • An n-doped well 20 is also arranged in the p-well 10.
  • Two highly doped n regions 21 and 23 and a p region 22 are arranged in this trough 20. These can be produced in a manner similar to the highly doped regions of the p-well by implantation or diffusion in a conventional manner.
  • the areas 21 and 22 can be connected to a potential separately, but they must have the same potential during operation. For this purpose, they are each connected to the supply line LV.
  • the doped region 23 is connected to the output CTH of the control circuit TC.
  • the doped control region 23 preferably has a high doping.
  • the parasitic thyristor structure is shown in the n or p well.
  • the pnp transistor then results between the region 21 with a downstream resistor RN of the n-well as the base, the region 22 as the emitter and the region 12, which is preceded by a substrate or p-well resistor RP, as a collector.
  • the base of this transistor T1 is connected to the region 23 as a control connection, to which the control signal.- .-. CTH..to switch on ⁇ - .and.Alism de.-s ⁇ .Tra-ns .stors can be applied.
  • the npn transistor T2 results between the region 21 and the path resistance of the n-well RN as a collector, the collector of the transistor T1 or the region 12 with path resistance RP of the p-well 10 as the base and the region 11 as E- ' midnight.
  • the base of the transistor T2 is connected to the region 13 to which the control signal for switching the transistor on and off can be applied via the signal CTL.
  • the control lines or control signals CTH and CTL are first set to low potential (area 23) or high potential tial (area 13) placed to turn on the transistors T1 and T2 and put them in latch-up mode.
  • a base current is provided for the pnp or npn transistor. The base currents switch on the respective transistor and thus ignite the thyristor.
  • the protective function between the lines LV and LB is thus in operation.
  • area 23 is connected to high potential via connection CTH and area 13 is connected to low potential via connection CTL. This blocks the transistors T1 and T2 and causes the thyristor to leave the latch-up mode.
  • FIG. 4 shows an exemplary embodiment in which the thyristor has only its actual contact areas from the highly doped n-region 31 with reference potential VB and the highly-doped p-region 42 with supply potential LB.
  • the n-well 20 forms the parasitic base of the pnp transistor and the parasitic collector of the npn transistor.
  • the p-well 10 forms the parasitic base of the npn transistor s and the parasitic collector of the pnp transistor.
  • the areas corresponding to the contact areas 12 and 21 are not designed. Alternatively, however, at least one of the two contact areas can be provided, ie the n + contact area in the n well or the p + contact area in the p well.
  • the alternatives only represent other embodiments of the thyristor.
  • the actual thyristor contact areas 11 and 22 according to FIG. 3 or 31 and 42 according to FIG. 4 can be made up of several, theoretically even any number of contact rows. of the contact sub-areas exist. However, a limitation is the available space. These actual thyristor regions or contact rows can each be completely surrounded independently of one another by a trigger diffusion region 31 or 42, see also FIG. 5b or 5c.
  • the spatial arrangement of the doped control regions 13 and 23 according to FIG. 3 or 33 and 43 according to FIG. 4 between the thyristor contacts or around them enables the thyristor to be extinguished in an efficient manner after the transient interference has subsided.
  • the doped control regions 13 and 23 or 33 and 43 are driven by the turn-off transistors TQP and TQN or the inverters II and 13 or 15 and 17.
  • These shutdown or extinguishing elements, e.g. TQP and TQN the base currents of the transistors T1 and T2 are sucked off via the doped regions 13 and 23 or 33 and 43. This blocks Tl and T2 and the thyristor is deleted. Jim one.
  • 'npch_hQhe-r.e-Storungsimmunife.a - to achieve -. can - several or many thyristor structures are connected in parallel.
  • the transient detection part TC is only required once, but each thyristor structure must have separate turn-on or turn-off transistors.
  • FIG. 5 shows a top view of various embodiments of the thyristor control arrangements on the semiconductor surface. Strips or ring arrangements are provided, in particular also for driving the transistors T1 and T2 of the thyristor.
  • FIG. 5a shows a top view of the arrangement according to FIG. 3. According to FIG. 5b, a contact connection of the thyristor is completely enclosed by a highly doped region to which the connection CTL is applied. In this way, a better and more effective shutdown of the thyristor can be achieved.
  • n-well is embedded and is isolated from the substrate by the further n-doped well.
  • the effectiveness of the protective arrangement can be further improved by providing multiple contact areas for the emitters of both the pnp and the npn transistor. As already mentioned, these areas are zones 11 and 22 according to FIG. 3 or 31 and 42 according to FIG. 4, which consequently have to be designed as multi-contact areas.
  • control circuit and the protective circuit are possible and, although not shown, belong to to the scope of the invention.
  • control circuit and the protective circuit are possible and, although not shown, belong to to the scope of the invention.
  • each arrangement of different doped regions, which produce a thyristor-like structure and allow the provision of switch-on or deletion contacts can be produced in the manner according to the invention and. operate.

Abstract

Vorgeschlagen wird eine Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur (SCR), die in einer ersten Wanne (10) eines ersten Leitfähigkeitstyps und einer darin eingebetteten zweiten Wanne (20) eines zweiten Leitfähigkeitstyps angeordnet ist, wobei die erste Wanne einen hochdotierten, mit einem ersten Potential (VB) verbundenen Bereich (11; 31) des zweiten Leitfähigkeitstyps und einen ersten Steuerbereich (13; 33) des ersten Leitfähigkeitstyps enthält, und die zweite Wanne einen hochdotierten, mit einem zweiten Potential (VV) verbundenen Bereich (22; 42) des ersten Leitfähigkeitstyps und einen zweiten Steuerbereich (23; 43) des zweiten Leitfähigkeitstyps enthält, wobei der erste und zweite Steuerbereich mit je mit einem ersten und einem zweiten Steuerpotential (CTL, CTH) verbunden sind.

Description

Beschreibung
Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur und Verfahren zu ihrem Betrieb
Die Erfindung betrifft eine Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur, die in einer ersten Wanne eines ersten Leitfähigkeitstyps und einer darin eingebetteten zweiten Wanne des zweiten Leitfähigkeitstyps angeordnet ist, wobei die erste Wanne einen hochdotierten Bereich des zweiten Leitfähigkeitstyps enthält, der mit einem ersten Potential verbunden ist, und die zweite Wanne einen hochdotierten, mit einem zweiten Potential verbundenen Bereich des ersten Leitfähigkeitstyps enthält . Die Erfindung betrifft ferner ein Verfahren zum Betreiben der Schutzanordnung.
Halbleiterschaltungen, insbesondere in integrierter Ausführungsform . (ICs) , können durch transiente Pulse oder Überspannungen, die über Anschlüsse (Pads) oder direkt' in Leitungen-eingekoppelt werden, so beschädigt werden, dcfss'"sie' funktionsunfähig oder gar zerstört werden. Derartige Pulse oder Überspannungen können beispielsweise bei sogenannten elektrostatischen Entladungen (englisch: ESD, Electrostatic Dis- charge) auftreten. Auch in vielen Anwendungsgebieten, z.B. der Automobiltechnik, kann ein derartiger Puls (Burst) auftreten.
Aktive Schaltungen zum Schutz von derartigen Schaltungen für verschiedenste Anwendungen haben deshalb besondere Bedeutung. In der Automobiltechnik beispielsweise besteht das Erfordernis, diese Schaltungen, die im Hochvoltbereich bis 90 Volt oder darüber funktionieren müssen, auch für deutlich höhere Stδrpuls-Pegel auszulegen. Aktive Schaltungen zum Schutz des ICs werden oft durch den Anstieg des transienten Signals ge- triggert . Der Signalanstieg pro Zeiteinheit wird dabei detek- tiert und über eine Ansteuerschaltung ein Schutztransistor oder eine SchutzSchaltung durchgeschaltet.
Im Fehlerfall, z.B. bei Vorliegen einer unzulässig hohen Spannung, wird diese Überspannung durch die Schutzschaltung gegen Bezugspotential bzw. Masse abgeleitet und so nachfolgende Baugruppen vor der hohen Spannung geschützt. Die Schutzschaltung kann demnach als aktiv getriggerter Überspan- nungs- oder Überstromableiter verstanden werden. Im Fehlerfall ist eine schnelle Durchsteuerung der Schutzschaltung notwendig .
Geringe Einschaltzeiten und eine präzise Einschaltschwelle der SchutzSchaltung für den integrierten Schaltkreis sowie deren Schutzwirkung bei unterschiedlichen Formen von Störpulsen sind bedeutende Aspekte der Produktspezifikation und stellen einen Wettbewerbsvorteil dar.
Aus der US 5,982,601 ist ein Thyristor (SCR - Silicon Controlled Rectifier) für den ESD-Schutz bekannt, der direkt durch das transiente Signal getriggert wird. Der Thyristor ist in der Halbleiteranordnung in an sich bekannter Weise mittels einer in einer p-Wanne angeordneten n-Wanne und jeweils einem hoch dotierten n- bzw. p-Gebiet in jeder der beiden Wannen realisiert. Die p-Wanne enthält einen hochdotierten n-Bereich und einen hochdotierten p-Bereich, die miteinander und einem Bezugspotential GND verbunden sind. Die n- Wanne enthält einen hochdotierten n-Bereich und einen hochdotierten p-Bereich. Der letztere n-Bereich wird von einem Transientendetektor angesteuert, der zwischen Versorgungspo- tential VDD und Bezugspotential GND liegt und den Fehlerfall erfasst. Der p+-Bereich der n-Wanne ist mit dem Versorgungspotential VDD verbunden. Die transiente Spannung wird mit einem RC-Glied erfasst. Mit nachgeschalteten Invertern wird der an der Kapazität detektierte Spannungspegel in ein Steuersignal umgeformt, das die Basis des pnp-Transistors der Thyristorstruktur ansteuert. Sobald der Ausgangsstrom des nun aktiven pnp-Transistors an einem Widerstand einen ausreichend großen Spannungsabfall erzeugt, schaltet der npn-Transistor der Thyristorstruktur durch, so dass der transiente Puls durch die niederohmige Thyristorstrecke vom Padpotential des I/O-Pins gegen Bezugspotential abgeleitet wird. Der Thyristor bleibt danach selbsttätig durchgeschaltet, bis sein Strom den Haltestrom unterschreitet und die Löschbedingung erfüllt ist.
Schutzanordnungen mit einer Thyristorstruktur neigen zum sogenannten latch-up-Effekt , bei dem der Thyristor im Normalbetrieb durchschaltet und die eigentlich zu schützende Halbleiterschaltung funktionsuntüchtig oder zerstört wird.
Der Erfindung -liegt die Aufgabe zugrunde, e ne--&eh fezanord- nung für eine integrierte Halbleiteranordnung mit einer Thyristorstruktur, die ein verbessertes Verhalten bezüglich latch-up zeigt, sowie ein zugehöriges Betriebsverfahren anzugeben.
Diese Aufgabe löst die Erfindung mit den Merkmalen des Patentanspruchs 1 bzw. der Patentansprüche 11 und 12.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche. Die Erfindung wird im folgenden anhand von Ausführungsbei- spielen im Zusammenhang mit den Figuren näher erläutert.
Es zeigen:
Figur 1 eine schematisch dargestellte Sehaltungsanordnung mit SchutzSchaltung und Triggerschaltung als Prinzipschaltbild a) und in einer detailierteren Ausführungsform b) ,
Figur 2 eine schematisch dargestellte Schaltungsanordnung mit Schutzschaltung und SteuerSchaltung in einer weiteren Ausführungsform,
Figur 3 eine schematisch dargestellte Strukturanordnung der Realisierung des Thyristors in der Halbleiteranordnung mit hochdotierten Steuerbereichen,
Figur 4 eine weitere schematisch dargestellte Strukturanordnung der Realisierung des Thyristors in der •Halbleiter nordnung mit'- hochdotierten- Steuerbere-i-- chen und
Figur 5 schematisch dargestellte Draufsichten auf die An- schlusskontaktierung auf der Halbleiteroberfläche einer Ausführungsform nach Figur 3 (Fig.' 5a) sowie weiterer Ausführungsalternativen (Fig. 5b, 5c).
Gleiche oder gleichwirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen.
In Figur 1 ist die Funktionsweise der Erfindung im Grundsatz mit zwei Ausführungsbeispielen näher erläutert . Gemäß Figur la ist ein Anschluss PV mit einer Leitung LV verbunden, die auf einem Potential W liegt. Das Potential W kann z.B. das positive Versorgungspotential VDD oder das Potential eines Eingangs-/Ausgangs-Anschlusses (I/O Pad) sein. Der Anschluss PV bzw. die Leitung LV sind gegen transiente Pulse bzw. gegen Überspannung zu schützen. Diese Überspannung muss gegen ein Bezugspotential VB abgeleitet werden, das beispielsweise das Massepotential sein kann. Die das Bezugspotential VB führende Leitung LB ist mit dem Anschluss PB verbunden.
Die eigentliche Aufgabe der Ableitung von Störpulsen bzw. Ü- berspannungen erfüllt die Schutzschaltung PC. ' Gesteuert bzw. getriggert wird die Schutzschaltung PC von einer Steuerschaltung TC, die eingangsseitig mit den Anschlüssen PV und PB verbunden ist. TC ist in der Lage, transiente Pulse, die an dem Anschluss PV bzw. .der Leitung auftreten, zu erkennen und Steuersignale für die Schutzschaltung PC zu erzeugen.
Es ist vorgesehen, dass die Steuerschaltung TC mehrere Steuersignale erzeugt, die jeweils ein aktives Element der -Scteut schal-t-ung- PC- ans-teu-er-nv Die aktiven '-Elemente'* der- Schutzschaltung PC sind so verschaltet, dass sie bei einer Ansteuerung durch die Steuersignale der Trigger- bzw. Steuerschaltung TC eine niederohmige Verbindung zwischen der Leitung LV bzw. dem Anschluss PV und dem Bezugspotential VB herstellen. Die Schutzschaltung PC kann dabei auch höhere Ströme gegen Bezugspotential VB ableiten.
Im typischen Anwendungsfall enthält die SchutzSchaltung PC eine Thyristorstruktur. Ein Thyristor ist ein Vierschichtbauelement, das im Ersatzschaltbild als zwei miteinander verschaltete Bipolar-Transistoren dargestellt wird. Gemäß der Erfindung bedeutet dies, dass die Steuerschaltung TC im Feh- lerfall die beiden Transistoren der Thyristorstruktur der Schutzschaltung mit zwei Steuersignalen aktiv ansteuert. Dazu werden direkt in die beiden Basis-Emitter-Übergänge Ströme injiziert .
Gemäß der Erfindung wird dabei erreicht, dass das Durchschalten, bzw. Abschalten der SchutzSchaltung PC mit Steuersignalen CTH bzw. CTL für die aktiven Elemente der Schutzschaltung, die in ihrer Zusammenschaltung die niederohmige Verbindung zwischen der Leitung LV und der Leitung LB herstellen bzw. unterbrechen müssen, gezielt eingeleitet wird. Dadurch ist es möglich, die Schutzschaltung PC präzise und schnell in den durchgeschalteten bzw. gesperrten Zustand zu führen. Dies führt zu einem verbesserten Ansprechverhalten der Schutzschaltung und damit .zu einem besseren Schutz der integrierten Halbleiterschaltung, die in der Figur symbolisch anhand der Anschlüsse PB und PV und den damit verbundenen Leitungen dargestellt ist.
Gemäß Figur lb ist ein erstes konkretes Ausführungsbeispiel der Erfindung dargestell . J0i-e Schu zsshaltung^ist ais Thyristor SCR mit den beiden Transistoren Tl und T2 ausgeführt. Tl ist ein pnp-Transistor, der mit seinem Emitter an der Spannung führenden Leitung LV angeschlossen ist, während T2 • ein npn-Transistor ist, der emitterseitig an dem Bezugspotential VB angeschlossen ist. Die Kollektoren der beiden Transistoren sind kreuzweise mit der Basis des jeweils anderen Transistors verschaltet. Bei einer integrierten Schaltung kann eine derartige Transistorstruktur in an sich bekannter Weise durch eine n- bzw. p-Wanne mit entsprechend darin angeordneten hoch dotierten Bereichen realisiert werden, siehe Figur 3. Die Steuerschaltung ist in der Figur 1b durch eine Detektorschaltung mit nachgeschalteten Invertern realisiert. Die Detektorschaltung ist als RC-Glied aus der Serienschaltung einer Kapazität Cl und eines Widerstands Rl ausgeführt, die mit den Leitungen LV bzw. LB und den entsprechenden Anschlüssen PV und PB verbunden ist . Dem Verbindungsknoten der Kapazität Cl und des. Widerstandes Rl sind Inverter nachgeschaltet, die ausgangsseitig jeweils die Basen der Transistoren Tl und T2 ansteuern. Dabei ist der Inverter II mit der Basis des Transistors Tl verbunden und zwei in Serie geschaltete Inverter 12 und 13 mit der Basis des Transistors T2. Die Inverter sind notwendig, um das am Verbindungspunkt der Kapazität Cl und des Widerstands Rl anliegende Potential in definierte Steuersignale umzuwandeln, die die Transistorelemente des Thyristors SCR ansteuern.
Die Detektorschaltung aus Kapazität Cl und Widerstand Rl bildet als RC-Glied einen komplexen Spannungsteiler, an dessen Mittelabgriff der Spannungsanstieg des Störpulses erfasst wird. Im Fehlerfall eines transienten Pulses wird die Kapazi- ätiCl- ni-ederohmig-r • sodassvsich- am 'Ausgangspunkt de-r-'Detek— torschaltung ein hohes Potential einstellt. Sobald die Spannung die Schaltschwelle des Inverters II erreicht, schaltet dessen Ausgang auf niedriges Potential, sodass der pn- Übergang zwischen Emitter und Basis von Tl die Schaltschwelle überschreitet und Tl durchschaltet.
Andererseits liegen parallel zu II die hintereinander geschalteten Inverter 12 und 13, die das am Abgriffsknoten der Detektorschaltung detektierte Spannungssignal in ein definiertes Steuersignal zur Ansteuerung des npn-Transistors T2 umsetzen. Somit schaltet T2 nahezu zeitgleich mit Tl in den leitenden Zustand über. Damit wird der Thyristor SCR leitend und der auf der Leitung LV bzw. dem Anschluss PV anliegende transiente Puls kann gegen Bezugspotential abgeleitet werden.
In einem anderen Ausführungsbeispiel ist es möglich, dass die Detektorschaltung aus dem kapazitiven und dem resistiven Bauelement in umgedrehter Richtung mit den Anschlüssen PV und PB verbunden ist . Dabei liegt der Widerstand am Anschluss PV und die Kapazität am Anschluss PB. Somit drehen sich die Spannungsverhältnisse am Ausgang der Detektorschaltung um, sodass auch die Ansteuerung der Transistoren Tl und T2 anders, d.h. mit vertauschten Inverterzweigen, erfolgen muss.
Die Detektorschaltung ist in dem Ausführungsbeispiel der Figur 1 als RC-Glied ausgeführt, jedoch können auch andere Ausführungsformen der Detektorschaltung zweckmäßig sein, so lange die wesentliche Funktion, nämlich das Erkennen eines tran- sienten abzuleitenden Pulses auf der Spannung führenden Leitung LV und das Erzeugen von Steuersignalen für die Durchsteuerung der aktiven Elemente bzw. Halbleiterübergänge der Schutzschaltung, im Ausführungsbeispiel der Transistoren des' Thyristors.-.-SCR, -..-funktional- -erfül'lfe werden.'
Maßgebend ist, dass das transiente Signal einerseits erkannt wird und andererseits im Normalbetrieb der Thyristor SCR nicht gezündet wird. Die Zeitkonstante des RC-Gliedes aus Rl und Cl bestimmt einerseits das Erkennen eines transienten Pulses als auch andererseits die Zeit ,- während der die Detektorschaltung aktiv ist. Ein Puls wird erkannt und detektiert, so lange die Anstiegszeit der transienten Störung kleiner ist als die Zeitkonstante des RC-Gliedes. Andererseits bestimmt die Zeitkonstante nach Abklingen des Pulses die Zeit, nach der die Detektorschaltung inaktiv wird und abschaltet bzw. wieder in den Normalbetrieb zurückkehrt, der die Erkennung eines transienten Pulses ermöglicht.
Dazu wird in dem Ausführungsbeispiel der Figur 1 das RC-Glied mit seiner Zeitkonstante so eingestellt, dass diese Bedingungen erfüllt werden.
Bei jeweils einer kleinen Kapazität des RC-Gliedes, beispielsweise realisiert als Gateoxidkapazität, wird diese Kapazität bei transienten Vorgängen niederohmig,- sodass im Ausführungsbeispiel der Figur lb) der Ausgang des RC-Gliedes sehr schnell auf hohes Potential gebracht wird. Bei langsamen Spannungsänderungen und bei Gleichspannung wirken die Kapazitäten des RC-Gliedes in beiden Ausführungsbeispielen als hochohmige Bauelemente, so dass in der Figur lb) der Ausgang der Detektorschaltung auf niedrigem Potential gehalten wird.
Wenn der Fehlerfall abgeklungen ist, wird die Kapazität Cl wieder hochohmig und die Eingänge der Inverter ϊl und 12 werden über Rl an Bezugpotential gelegt. Damit werden die Transistoren.Tl bzw-.--.-T-2»- mit- hohem =fo£ » niedrigem--Potenti-al- -ange-r- steuert, so dass kein Strom mehr in die jeweilige Basis fließen kann und der Thyristor sperrt .
Die Schaltungsanordnung der Figur 2 zeigt ein weiteres Aus- führungsbeispiel der Thyristoransteuerung. Im Unterschied zu dem in Figur 1 gezeigten Ausführungsbeispiel ist in der Schaltungsanordnung der Figur 2 ein zusätzlicher Schaltkreis vorgesehen, der bestimmt, wie lange die Steuerschaltung aktiv bleibt. Damit kann gewährleistet werden, dass die Steuersignale der Steuerschaltung den Thyristor SCR zumindest so lange durchsteuern, bis der transiente Puls auf der Leitung LV oder dem Anschluss PV mit Sicherheit abgeklungen ist-. Im Vergleich des Ausführungsbeispiels nach Figur 2 mit dem Ausführungsbeispiel der Figur lb besteht der Unterschied darin, dass zwischen dem ersten RC-Glied aus den Elementen CIO und RIO, das den transienten Puls auf der Spannung führenden Leitung LV oder dem Anschluss PV detektiert und die Steuerschaltung aktiviert, und den Invertern für die Ansteuerung des Thyristors SCR eine Zusatzschaltung angeordnet ist. Dabei entsprechen zunächst die Inverter II, 12 und 13 nach dem Ausführungsbeispiel- der Figur lb) in dieser Reihenfolge -in der Figur 2 den Invertern 15, 16 und 17. Die Funktion dieser Inverter in der Figur 2 ist identisch wie bei den Invertern des ersten Ausführungsbeispiels, jedoch kann die Dimensionierung und die Realisierung der Inverter auf verschiedene Weise ausgeführt sein. 15, 16 und 17 sind als CMOS-Inverter dargestellt.
Die Ansteuerung des Thyristors zu dessen Zündung kann mit schnell schaltenden Invertern, z.B. II und 13 bzw. 15 und 17 erfolgen. Andere Ansteuermöglichkeiten, z.B. mit Einzeltran- -sistoren.,---. die -.die..-Zündp©tentia-le- bereitstei en-, sind- möglie . Zum Löschen bzw. Ausschalten des Thyristors sind Abschalttransistoren notwendig, die in Fig. 2 mit TQP für den PMOS- Transistor und TQN für den NMOS-Transistor bezeichnet sind. Im Ausführungsbeispiel wirken TQP und TQN mit den jeweils komplementären Invertertransistoren zusammen, um zum Abschalten des Thyristors die Basis von Tl auf hohes Potential und die Basis von T2 auf niedriges Potential zu legen und somit Tl und T2 zu sperren.
Dem Ausgang des ersten RC-Gliedes aus RIO und CIO ist als E- lement der Zusatzschaltung ein Inverter 18 nachgeschaltet, der einen PMOS-Transistor P10 ansteuert. Ausgangsseitig ist dieser Transistor einerseits mit der Spannung führenden Leitung LV und andererseits mit den Eingängen der Inverter 15 und 16 verbunden. An dem letzteren Verbindungspunkt ist weiterhin die Parallelschaltung eines zweiten RC-Gliedes aus der Kapazität C20 und dem Widerstand R20 angeschlossen, die mit ihrem anderen Anschluss jeweils an dem Bezugspotential VB bzw. der Leitung LB angeschlossen sind.
Bei einer transienten Störung auf der Leitung LV oder dem Anschluss PV wird diese- durch das erste RC-Glied erkannt. Der Ausgang dieses ersten RC-Gliedes, das den Inverter 18 ansteuert, nimmt bei einem schnellen Pulsanstieg durch die dann niederohmige Kapazität CIO hohes Potential an, sodass der Inverter 18 ausgangsseitig auf niedriges Potential gebracht wird.- Wie in den Ausführungsbeispielen der Figur 1 muss die Anstiegszeit der transienten Störung auf der Leitung LV dabei kürzer sein als die Zeitkonstante des ersten RC-Gliedes.
Mit dem dann niederohmigen Ausgang des Inverters 18 wird der PMOS-Transistor P10 durchgesteuert, dessen Ausgang die Inver- tereingänge.. der-.- Inverter.,I§ .und -Z6 a-u-f- -hohes-- Potenti-al-v legt: Wie schon anhand des Ausführungsbeispiels der Figur lb) erläutert, werden nachfolgend die Transistoren Tl und T2 durchgesteuert, so dass der Thyristor SCR leitend wird und den Puls auf der Leitung LV gegen Bezugspotential abführen kann.
Die Zeitkonstante des zweiten RC-Gliedes aus den Elementen C20 und R20 kann unabhängig von der Zeitkonstante des ersten RC-Gliedes eingestellt werden und bestimmt in dieser Situation, wie lange die Steuerschaltung aktiv bleibt und Steuersignale an die Transistoren Tl und T2 anlegt. Sobald P10 abschaltet, z.B. weil sich der transiente Puls verflacht und die Zeitkonstante des ersten RC-Gliedes kürzer als die Spannungsänderungen auf der Leitung LV werden, wird der Verbindungsknoten der Eingänge der Inverter 15 und 16 mit dem zweiten RC-Glied über dieses RC-Glied und dessen Zeitkonstante gegen Bezugspotential entladen. Typischerweise wird die Zeitkonstante des zweiten RC-Gliedes so eingestellt, dass die Steuerschaltung die Steuersignale an den Thyristor so lange abgibt, wie die transiente Störung andauert. Das bedeutet, dass die Zeitkonstante des zweiten RC-Gliedes größer ist als die Zeitkonstante des ersten RC-Gliedes. Auf diese Weise können mittels des ersten und des zweiten RC-Gliedes unterschiedliche transiente Pulsformen erfasst und abgeleitet werden. Weiterhin können die Zeitkonstanten der beiden RC- Glieder unabhängig voneinander im Hinblick auf ihre Funktion optimiert werden.
Die Struktur der Schutzanordnung im Halbleiterbauelement gibt das Ausführungsbeispiel gemäß Figur 3 an. In dem nicht näher dargestellten Halbleiter ist eine p-dotierte Wanne 10 angeordnet. Die Wanne 1.0 kann auch das Substra -des Halbleiters, sein. In der Wanne 10 sind hochdotierte Bereiche mit p- bzw. n-Leitfähigkeit angeordnet, die in üblicher Weise beispielsweise durch Implantation oder Diffusion erzeugt werden können. Der hochdotierte n-Bereich 11 sowie der p-Bereich 12 können separat an ein Potential gelegt werden, jedoch müssen sie im Betrieb das gleiche Potential aufweisen. Dazu sind sie jeweils mit der Bezugsleitung LB verbunden. Der dotierte p- Bereich 13 ist mit dem Ausgang CTL der Steuerschaltung verbunden. Der dotierte Steuerbereich 13 weist vorzugsweise eine hohe Dotierung auf. Ebenfalls in der p-Wanne 10 ist eine n-dotierte Wanne 20 angeordnet. -In dieser Wanne 20 sind zwei hochdotierte n- Bereiche 21 und 23 sowie ein p-Bereich 22 angeordnet. Diese können in ähnlicher Weise wie die hochdotierten Bereiche der p-Wanne durch Implantation oder Diffusion in herkömmlicher Weise hergestellt sein. Die Bereiche 21 und 22 können separat an ein Potential gelegt werden, jedoch müssen sie im Betrieb das gleiche Potential aufweisen. Dazu sind sie jeweils mit der Versorgungsleitung LV verbunden. Der dotierte Bereich 23 ist mit dem Ausgang CTH der Steuerschaltung TC verbunden. Der dotierte Steuerbereich 23 weist vorzugsweise eine hohe Dotierung auf .
Die parasitäre Thyristorstruktur ist in die n- bzw. p-Wanne eingezeichnet. Danach ergibt sich der pnp-Transistor zwischen dem Bereich 21 mit nachgeschaltetem Widerstand RN der n-Wanne als Basis, dem Bereich 22 als Emitter und dem Bereich 12, dem ein Substrat- oder p-Wannen-Widerstand RP vorgeschaltet ist, als Kollektor. Die Basis dieses Transistors Tl ist mit dem Bereich 23 als Steueranschluss verbunden, an den das Steuersignal.- .-.CTH..zum Ein^- .und.Ausschalten de.-s<.Tra-ns .stors angelegt werden kann.
Der npn-Transistor T2 ergibt sich zwischen dem Bereich 21 und dem Bahnwiderstand der n-Wanne RN als Kollektor, dem Kollektor des Transistors Tl bzw. dem Bereich 12 mit Bahnwiderstand RP der p-Wanne 10 als Basis und dem Bereich 11 als E-' mitter. Die Basis des Transistors T2 ist mit dem Bereich 13 verbunden, an den das Steuersignal zum Ein- bzw. Ausschalten des Transistors über das Signal CTL angelegt werden kann.
Die Steuerleitungen bzw. Steuersignale CTH und CTL werden zunächst auf niedriges Potential (Bereich 23) bzw. hohes Poten- tial (Bereich 13) gelegt, um die Transistoren Tl und T2 einzuschalten und in den Latch-up-Modus zu bringen. Dabei wird jeweils ein Basisstrom für den pnp- bzw. npn-Transistor bereitgestellt. Die Basisstrδme schalten den jeweiligen Transistor ein und zünden somit den Thyristor. Damit ist die Schutzfunktion zwischen den Leitungen LV und LB in Betrieb.
Zum Ausschalten des Thyristors wird der Bereich 23 über den Anschluss CTH an hohes Potential gelegt und der Bereich 13 über den Anschluss CTL an niedriges Potential . Damit sperren die Transistoren Tl und T2 und veranlassen den Thyristor, den Latch-up-Modus zu verlassen.
Figur 4 zeigt ein Ausführungsbeispiel, bei dem der Thyristor nur seine eigentlichen Kontaktbereiche aus dem hochdotierten n-Gebiet 31 mit Bezugspotential VB und dem hochdotierten p- Gebiet 42 mit Versorgungspotential LB aufweist . Die n-Wanne 20 bildet dabei die parasitäre Basis des pnp-Transistors und den parasitären Kollektor des npn-Transistors . Entsprechend bildet die p-Wanne 10 die parasitäre Basis des npn- Transάstor-s--und~den-parasitären Kollektor des< pnp- Transistors .
Gegenüber Figur 3 sind die den Kontaktbereichen 12 und 21 entsprechenden Bereiche nicht ausgeführt. Alternativ können jedoch zumindest einer der beiden Kontaktbereiche vorgesehen sein, d.h. der n+-Kontaktbereich in der n-Wanne oder der p+- Kontaktbereich in der p-Wanne. Die Alternativen stellen lediglich andere Ausführungsformen des Thyristors dar.
In der Praxis können die eigentlichen Thyristorkontaktbereiche 11 und 22 gemäß Figur 3 bzw. 31 und 42 gemäß Figur 4 aus mehreren, theoretisch sogar beliebig vielen Kontaktreihen o- der Kontaktteilbereichen bestehen. Eine Begrenzung bildet allerdings der verfügbare Platz bzw. Raum. Diese eigentlichen Thyristorbereiche oder -kontaktreihen können jeweils für sich unabhängig voneinander vollständig von einem -Trigger- Diffusionsgebiet 31 bzw. 42 umgeben sein, siehe auch Figur 5b oder 5c.
Die räumliche Anordnung der dotierten Steuerbereiche 13 und 23 gemäß Figur 3 bzw. 33 und 43 gemäß Figur 4 zwischen den Thyristorkontakten oder um diese herum ermöglicht in effizienter Weise das Löschen des Thyristors nach dem Abklingen der transienten Störung. Dabei werden die dotierten Steuerbereiche 13 und 23 bzw. 33 und 43, wie beschrieben, von den Abschalttransistoren TQP und TQN bzw. den Invertern II und 13 bzw. 15 und 17 angesteuert. Über diese Abschalt- bzw. Löschelemente, z.B. TQP und TQN, werden die Basisströme der Transistoren Tl und T2 über die dotierten Bereiche 13 und 23 bzw. 33 und 43 abgesaugt. Dadurch sperren Tl und T2 und der Thyristor- wird gelöscht. Jim eine. 'npch_hQhe-r.e-Storungsimmunife.a -zu erreichen,- .können- mehrere oder viele Thyristorstrukturen parallel geschaltet werden. Dabei wird der Transienten-Erkennungsteil TC nur einfach benötigt, jedoch muss jede Thyristorstruktur separate Einschalt- bzw. Ausschalttransistoren aufweisen.
Nur mit der gezielten Ansteuerung der Basen der Transistoren Tl und T2 mit jeweils einem separaten Signal ist es möglich, den Thyristor nicht nur in bekannter Weise einzuschalten, sondern gemäß der Erfindung auch gezielt abzuschalten. Entscheidend für den Lδschvorgang ist das effiziente Absaugen der Ladungsträger aus der Basiszone gemäß der Erfindung. Auf diese Weise ist es möglich, . dass der Thyristor als Schutzan- Ordnung zwischen zwei Versorgungsspannungsleitungen angeordnet sein kann und dort funktionsgemäß betrieben werden kann, ohne dass ein Risiko besteht, dass der Thyristor in einen Latch-up-Modus während des normalen Betriebszustandes kommt oder dort verbleibt. Auf diese Weise ist ein äußerst effektiver Schutz der Halbleiternutzschaltung möglich.
Figur 5 zeigt in der Draufsicht verschiedene Ausführungsformen der Thyristor-Steueranordnungen auf der Halbleiteroberfläche. Dabei sind -Streifen- oder Ringanordnungen vorgesehen, insbesondere auch für die Ansteuerung der -Transistoren Tl und T2 des Thyristors. Figur 5a zeigt eine Draufsicht auf die Anordnung gemäß Figur 3. Gemäß Figur 5b ist ein Kontaktan- schluss des Thyristors vollständig umschlossen von einem hochdotierten Bereich, an den der Anschluss CTL angelegt wird. Auf diese Weise lässt sich ein besseres und effektiveres Abschalten des Thyristors erreichen.
In einer speziellen Ausführungsform, die für Hochvoltanordnungen geeignet ist, ist es möglich, eine „invertierte" Thyristor^-Anordnung ..vorzusehen-,.-bei . der- die- p~Wanne-.10 -«voll-s ändig in eine weitere n-Wanne eingebettet ist und vom Substrat durch die weitere n-dotierte Wanne isoliert ist.
Die Wirksamkeit der Schutzanordnung kann weiter verbessert werden, indem mehrfache Kontaktbereiche für die Emitter sowohl des pnp- als auch des npn-Transistors vorgesehen sind. Diese Bereiche sind, wie bereits erwähnt, die Zonen 11 bzw. 22 gemäß Figur 3 bzw. 31 und 42 gemäß Figur 4, die demzufolge als Mehrkontaktbereiche ausgelegt werden müssen.
Weitere Ausführungsformen der Steuerschaltung und der Schutzschaltung sind möglich und gehören, obwohl nicht dargestellt, zum Schutzumfang der Erfindung. So kann jede Anordnung von verschiedenen dotierten Bereichen, die eine thyristorartige Struktur erzeugen und die Bereitstellung von Einschalt- bzw. Lδschkontakten erlauben, auf die erfindungsgemäße Weise hergestellt und. betrieben werden.

Claims

Patentansprüche
1. Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur, die in einer ersten Wanne eines ersten Leitfähigkeitstyps und einer darin eingebetteten zweiten Wanne eines zweiten Leitfähigkeitstyps angeordnet ist, wobei die erste Wanne einen hochdotierten, mit einem ersten Potential verbundenen Bereich des zweiten Leitfähigkeitstyps enthält, und die zweite Wanne einen hochdotierten, mit einem zweiten Potential verbundenen Bereich des ersten Leitfähigkeitstyps enthält, dadurch gekennzeichnet, dass die erste Wanne (10) einen ersten dotierten Steuerbereich (13; 33) des ersten Leitfähigkeitstyps enthält und dass die zweite Wanne (20) einen zweiten dotierten Steuerbereich (23; 43) des zweiten Leitfähigkeitstyps enthält, wobei der erste und zweite Steuerbereich zur Steuerung der Thyristorstruktur mit je mit einem ersten und einem zweiten Steuerpotential (CTL, CTH) verbunden sind.
2. Schutzanordnung- nach Anspruch 1, dadur-ch-gekennze-ichnet, dass der erste und der zweite Steuerbereich jeweils hochdotiert sind.
3. Schutzanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste und der zweite Steuerbereich räumlich zwischen den hochdotierten, mit dem ersten und dem zweiten Potential verbundenen Bereichen (11, 22; 31, 42) der ersten und der zweiten Wanne angeordnet sind.
4. Schutzanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste und/oder der zweite Steuerbereich die hochdotierten, mit dem ersten und dem zweiten Potenti- al verbundenen Bereiche (11, 22; 31, 42) der ersten und der zweiten Wanne umgeben.
5. Schutzanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mindestens einer der hochdotierten, mit dem ersten und dem zweiten Potential verbundenen Bereiche (11, 22; 31, 42) der ersten und der zweiten Wanne als Mehrfach-Bereich ausgebildet ist, bei dem die einzelnen Teilbereiche miteinander verbunden sind.
6. Schutzanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass in der ersten und/oder der zweiten Wanne ein weiterer Kontaktbereich vom gleichen Leitfähigkeitstyp der umgebenden Wanne angeordnet ist, der mit dem ersten bzw. dem zweiten Potential verbunden ist.
7. Schutzanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der erste und der zweite Steuerbereich zum Ansteuern je eines aktiven Elements der Thyristorstruktur vorgesehen sind.
8. Schutzanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die an den Steuerbereichen . (13 , 23, 33, 43) anliegenden Steuerpotentiale gegenphasig sind.
9. Schutzanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Steuerbereiche (13, 23; 33, 43) von einer Steuerschaltung (TC) angesteuert werden, die parallel zu der Thyristorstruktur (SCR) geschaltet ist.
10. Schutzanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Steuerschaltung eine Detek- tionsschaltung (CIO, RIO) enthält, die beim Erfüllen eines Detektionskriteriums die Steuerpotentiale (CTH, CTL) bereitstellt.
11. Verfahren zum Betreiben einer Schutzanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass zum Einschalten der Thyristorstruktur (SCR) der erste Steuerbereich (13; 33) an das zweite Potential (VB) als Steuerpotential gelegt wird und dass der zweite Steuerbereich (23; '43) an das erste Potential (VB) als - Steuerpotential gelegt wird.
12. Verfahren zum Betreiben einer Schutzanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass zum Ausschalten der Thyristorstruktur (SCR) der erste Steuerbereich (13; 33) an das erste Potential (VB) als Steuerpotential gelegt wird und dass der zweite Steuerbereich (23; 43) an das zweite Potential (VB) als Steuerpotential gelegt wird.
PCT/EP2005/006484 2004-06-16 2005-06-16 Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb WO2005124863A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004029008.3 2004-06-16
DE200410029008 DE102004029008A1 (de) 2004-06-16 2004-06-16 Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur und Verfahren zu ihrem Betrieb

Publications (1)

Publication Number Publication Date
WO2005124863A1 true WO2005124863A1 (de) 2005-12-29

Family

ID=35311814

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/006484 WO2005124863A1 (de) 2004-06-16 2005-06-16 Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb

Country Status (2)

Country Link
DE (1) DE102004029008A1 (de)
WO (1) WO2005124863A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102285A1 (en) * 2007-02-20 2008-08-28 Nxp B.V. Electrostatic discharge protection circuit and protected device, and a protection method
US9265134B2 (en) 2007-08-29 2016-02-16 Ams Ag Circuit arrangement for protection against electrostatic discharges and a method for operating same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1714321B1 (de) 2004-02-13 2010-05-12 Austriamicrosystems AG Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822596A2 (de) * 1996-08-02 1998-02-04 Texas Instruments Inc. ESD-Schutzschaltung
US20020041007A1 (en) * 2000-10-10 2002-04-11 Russ Christian C. Multifinger silicon controlled rectifier structure for electrostatic discharge protection
US6618233B1 (en) * 1999-08-06 2003-09-09 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982601A (en) * 1998-07-30 1999-11-09 Winbond Electronics Corp. Direct transient-triggered SCR for ESD protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822596A2 (de) * 1996-08-02 1998-02-04 Texas Instruments Inc. ESD-Schutzschaltung
US6618233B1 (en) * 1999-08-06 2003-09-09 Sarnoff Corporation Double triggering mechanism for achieving faster turn-on
US20020041007A1 (en) * 2000-10-10 2002-04-11 Russ Christian C. Multifinger silicon controlled rectifier structure for electrostatic discharge protection

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KER M-D ET AL: "SCR device with double-triggered technique for on-chip ESD protection in sub-quarter-micron silicided CMOS processes", IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 3, no. 3, September 2003 (2003-09-01), pages 58 - 68, XP002346581, ISSN: 1530-4388 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008102285A1 (en) * 2007-02-20 2008-08-28 Nxp B.V. Electrostatic discharge protection circuit and protected device, and a protection method
US9265134B2 (en) 2007-08-29 2016-02-16 Ams Ag Circuit arrangement for protection against electrostatic discharges and a method for operating same
US9351385B2 (en) 2007-08-29 2016-05-24 Ams Ag Circuit arrangement for protection from electrostatic discharges and method for operating same

Also Published As

Publication number Publication date
DE102004029008A1 (de) 2006-01-05

Similar Documents

Publication Publication Date Title
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
EP0905780B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102009013331B4 (de) Halbleiter-Bauelement
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE19518553A1 (de) CMOS-Ausgabepuffer mit verbesserter, hoher ESD-Schutzfähigkeit
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE102011000328A1 (de) Bauelemente für elektrostatische Entladung
EP0275872B1 (de) Integrierte Schaltung mit &#34;Latch-up&#34; Schutzschaltung in komplementärer MOS Schaltungstechnik
DE102005013686A1 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE102017112963A1 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
EP0261370B1 (de) Integrierte Schaltung mit &#34;Latch-up&#34; Schutzschaltung in komplementärer MOS Schaltungstechnik
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
DE102008036834A1 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
EP0396553B1 (de) Integrierte schaltung mit &#39;&#39;latch-up&#39;&#39;-schutzschaltung in komplementärer mos-schaltungstechnik
EP0261371B1 (de) Integrierte Schaltung mit &#34;Latch-up&#34; Schutzschaltung in komplementärer MOS Schaltungstechnik
DE19738181C2 (de) Schutzschaltkreis für integrierte Schaltungen
EP0355501B1 (de) Bipolartransistor als Schutzelement für integrierte Schaltungen
WO2005124863A1 (de) Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb
EP1127377B1 (de) Esd-schutztransistor
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
EP1128442B1 (de) Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase