WO2009027348A2 - Schaltungsanordnung zum schutz vor elektrostatischen entladungen und verfahren zum betreiben einer solchen - Google Patents

Schaltungsanordnung zum schutz vor elektrostatischen entladungen und verfahren zum betreiben einer solchen Download PDF

Info

Publication number
WO2009027348A2
WO2009027348A2 PCT/EP2008/061035 EP2008061035W WO2009027348A2 WO 2009027348 A2 WO2009027348 A2 WO 2009027348A2 EP 2008061035 W EP2008061035 W EP 2008061035W WO 2009027348 A2 WO2009027348 A2 WO 2009027348A2
Authority
WO
WIPO (PCT)
Prior art keywords
diverting
circuit arrangement
switchable
trigger
voltage
Prior art date
Application number
PCT/EP2008/061035
Other languages
English (en)
French (fr)
Other versions
WO2009027348A3 (de
Inventor
Dieter Maier
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US12/675,833 priority Critical patent/US9351385B2/en
Publication of WO2009027348A2 publication Critical patent/WO2009027348A2/de
Publication of WO2009027348A3 publication Critical patent/WO2009027348A3/de
Priority to US14/261,393 priority patent/US9265134B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/048—Anti-latching or quenching devices, i.e. bringing the protection device back to its normal state after a protection action
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Definitions

  • Circuit arrangement for protection against electrostatic discharges and method for operating such
  • the invention relates to a circuit arrangement for protection against electrostatic discharges and to a method for operating such a circuit arrangement.
  • ESD English electrostatic discharge
  • protective circuits In order to protect a circuit against electrostatic discharges, protective circuits can be provided which, in the case of an electrostatic discharge, that is to say when a high voltage occurs, conduct a current and thus protect the electrical circuit from destruction.
  • different types of diverting elements can be used, which are each connected between terminals of the circuit to be protected or of a component to be protected.
  • the different types differ, inter alia, by the respective course of their voltage-current characteristic and can therefore have different protection behavior.
  • FIG. 14 shows an exemplary voltage-current diagram with voltage-current characteristics of various dissipation elements, which are referred to here as transmission line pulsing (TLP) - Curves are shown.
  • TLP transmission line pulsing
  • a first type of diverting element has the characteristic SFA, which has the shape of a diode characteristic with a breakdown voltage VB.
  • the characteristic curve SFA has no voltage return, in English snapback.
  • a second exemplary diverting element is determined by the characteristic SA, which has a voltage recovery from the breakdown voltage VB to a return voltage VR.
  • a protection of the circuit or the component may also be required in various operating conditions.
  • a component is to be protected in a non-circuit mounted state, for example, against a discharge due to an electrostatic charge transmitted to the device by contact and / or static electricity.
  • Such protection in which a device is protected in a non-installed state, may also be referred to as chip level protection or chip protection.
  • it may be necessary to protect a component from overvoltages that occur at terminals of the component when it is installed in a circuit and / or operated together with a circuit. Such overvoltages can occur, for example, due to undesirable transient processes, for example, on supply lines or due to electrostatic discharges.
  • Component in the installed state or during operation of the component can also be referred to as system level protection or system level protection.
  • protective elements or protective structures for protection against electrostatic discharges can in principle be better suited for one of several possible protective applications.
  • the protective element may be destroyed during operation with a supply voltage or battery voltage VBAT in the event of overvoltage to be dissipated. For example, if a voltage between the terminals to be protected is higher than the breakdown voltage VB, the protection element is triggered, which initially causes a voltage recovery to the return voltage VR.
  • the protection element no longer enters a non-conductive state, but a current increase occurs up to a current value corresponding to the value of the battery voltage VBAT.
  • This current is usually higher than a permissible continuous current of the protective element, which can ultimately lead to destruction of the protective element.
  • a circuit arrangement for protection against electrostatic discharges on a first Ableit Jardin includes a first diverter configured to discharge an electrostatic discharge between a first and a second terminal and a first switchable element capable of assuming a first and a second switching state.
  • the function of discharging the electrostatic discharge of the first diverting element is activated by the first switching state of the first switchable element and deactivated by the second switching state of the first switchable element.
  • a function of the first diverting element is activatable as a function of the switching state of the first switchable element.
  • a second diverting structure may be provided with a second diverting element, which in turn couples the first and second terminals together.
  • the second diverting element is for this purpose, for example, as an element with a voltage
  • a function, in particular a discharge function of the first diverting element can be activated in the event that the first diverting element is suitable for a respective operating state of the circuit to be protected.
  • the function of the first diverting element can also be deliberately deactivated. For example, it can thus be prevented that a triggering of the first diverting element leads to a destruction of the diverting element and to a functional impairment of the circuit to be protected.
  • both the protection and the operability of a circuit to be protected for various operating conditions can be ensured, for example, a chip level protection and / or a system level protection.
  • Activation or deactivation of the first diverting element takes place here as a function of a changed switching state of the switchable element. The cost for the provision of the circuit arrangement as well as for the operation of the circuit arrangement is consequently low.
  • the second diverting element is likewise configured to divert an electrostatic discharge between the first and the second connection, in particular for an operating state in which a function of the first diverting element is deactivated.
  • the first diverting element for a chip level protection and the second diverting element are suitable for system level protection.
  • the diverting element can be designed as an element with a voltage-current characteristic which has a voltage return.
  • the diverting element can For example, in a series circuit with the switchable element coupling the first and second terminals together, wherein the switchable element is in a non-conductive state upon application of an operating voltage.
  • the function of the diverter is not active.
  • the switchable element can be designed as a switch or multiple switchable element or alternatively as a single switchable or irreversibly switchable element.
  • a fuse is provided as a switchable element, which is destroyed in the case of too high a current through the diverter and the fuse and thus prevents further flow of current through the diverter, which can lead to destruction of the diverter.
  • a second diverting structure with a second diverting element, which in turn couples the first and second terminals to one another.
  • the second diverting element is configured to divert an electrostatic discharge between the first and the second connection, in particular for an operating state in which a function of the first diverting element is deactivated.
  • the second diverting element is designed, for example, as an element with a voltage-current characteristic which has no voltage return.
  • the first diverting element for a chip level protection and the second diverting element are suitable for system level protection.
  • a first and a second diverting element in each case in a series circuit with a switchable element between the first and the second Connection switched.
  • the first and second diverting elements are preferably set up for diverting electrostatic discharges in respectively different operating states, for example the first diverting element for a chip-level protection and the second diverting element for system-level protection.
  • a control circuit is provided which activates each of one of the diverting elements from the amount of the first and second diverting element by activating the switchable elements and deactivates the respective other diverting element from the said quantity. The activation or deactivation takes place, for example, as a function of a detected by the control circuit operating state.
  • the one-time switchable element or the fuse can be destroyed by a corresponding current flow, for example, when a discharge process occurs.
  • a current flow through the one-time switchable element can be effected, which leads to the destruction of the switchable element, that is, to the separation of the conductive connection by the switchable element.
  • a circuit arrangement for protection against electrostatic discharges on a Ableit Jardin comprises a diverter element configured to divert an electrostatic discharge between a first and a second terminal. Furthermore, a first and a second trigger element are provided in the circuit arrangement, which emit trigger signals which are suitable for driving a diverting element.
  • the first trigger element is set up as a function of a predetermined voltage rise between the first and second terminal to deliver a first trigger signal.
  • the second trigger element is set up to output a second trigger signal as a function of a predetermined threshold voltage between the first and second terminals.
  • the diverting element is set up to couple the first and second connection in dependence on the first and / or the second trigger signal.
  • the first and second trigger elements are preferably designed for different operating states, for example again for a chip level protection and for a system level protection.
  • a function of the first and second trigger element can be respectively activated or deactivated via a control circuit and correspondingly arranged switchable elements.
  • Discharge the circuit arrangement is provided with a first and a second discharge element, which are adapted to dissipate an electrostatic discharge between a first and a second terminal.
  • an output function of the second diverting element is permanently activated or is activated or deactivated as a function of an activation state of the diverting function of the first diverting element.
  • a determination is made of an operating state of the circuit arrangement, wherein a diverting function of the first diverting element is activated and / or deactivated depending on the specific operating state. For example, activating and / or deactivating takes place via a switchable element which, in a series connection with the first diverting element, couples the first connection with the second connection. Deactivation of a derivative function of the first diverting element can take place here irreversibly.
  • a circuit arrangement with a first and a second diverting element is provided, which is designed to dissipate an electrostatic discharge between a first and a second terminal.
  • a first trigger signal is generated in response to a predetermined voltage rise between a first and a second terminal.
  • a second trigger signal is generated as a function of a predetermined threshold voltage between the first and second terminals.
  • an average potential difference between the first and second connection can be evaluated when determining the operating state.
  • the various embodiments are based on the common idea of ensuring adapted protection against electrostatic discharges in different operating situations. especially in a system level operating state and in a chip level operating state.
  • electrostatic discharges can be derived, which start from different causes.
  • FIG. 1 shows a first exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 2 shows a second exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 3 shows a third exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 4 shows an exemplary voltage-current diagram
  • FIG. 5 shows an exemplary embodiment of a fuse
  • FIG. 6A shows a fourth exemplary embodiment of a circuit arrangement for protecting against electrostatic discharges
  • FIG. 6B shows a fifth exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 7 shows a sixth embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 8 shows a seventh exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 9 shows an eighth exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 10 shows a ninth embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 11 shows a tenth embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 12 shows an eleventh exemplary embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 13 shows an exemplary embodiment of trigger elements
  • FIG. 14 shows an exemplary voltage-current diagram of various diverting elements.
  • FIG. 1 shows an exemplary embodiment of a circuit arrangement for protection against electrostatic discharges with a diverting structure ESD1, which is connected between a first and a second terminal K1, K2.
  • the diverting structure ESD1 comprises a first diverting element DE1, which is shown symbolically in FIG. 1 with a transistor.
  • the diverting structure ESD1 further comprises a switchable element SW1, which can assume a first and a second switching state.
  • the diverting element DE1 is set up to discharge an electrostatic discharge between the first and the second connection K1, K2.
  • a function, in particular a discharge function of the diverting element DE1 depends on a switching state of the switchable element SW1.
  • the diverting element DE1 can also have one or more triggering devices which control a diverting process via the diverting element DE1.
  • the switchable element SW1 can be provided directly in a possible current path for discharging an electrostatic charge between the first and second terminals K1, K2, so that a discharge function is deactivated in an open, nonconducting state of the switchable element SW1.
  • the switchable element SW1 can also be used for the
  • Controlled function of one or more trigger elements in particular activated or deactivated.
  • FIG. 2 shows a further exemplary embodiment of a circuit arrangement for protection against electrostatic discharges, in which the diverting element DE1 couples the first terminal K1 to the second terminal K2 in a series connection with the switchable element SW1.
  • the switchable element SW1 is formed in this embodiment as a single switchable or irreversible switchable element.
  • the one-time switchable element comprises a fuse.
  • the diverting element DE1 comprises, for example, an NPN transistor or an n-channel field-effect transistor.
  • the diverting element may also comprise a thyristor or a silicon controlled rectifier, SCR.
  • the diverting element DE1 can also comprise an element with a voltage-current characteristic which has a voltage return. This is shown symbolically by the characteristic curve of the diverting element DE1 in FIG.
  • the diverting element DE1 has a characteristic which corresponds to the characteristic curve SA in the diagram in FIG. 14.
  • Discharge elements with a voltage-return current-voltage characteristic are particularly suitable for protecting a circuit against electrostatic discharge caused by contact and static electricity. Such protection is particularly useful for components that are not yet incorporated in a circuit or not operated with such a circuit, and may also be referred to as a chip level protection.
  • a chip level protection When burning or opening the one-time switchable element SW1, the circuit to be protected can lose the protection against electrostatic discharges in the non-installed state. Since the loss of the protection takes place in the installed state, this can be irrelevant.
  • a second diverting structure ESD2 with a second diverting element DE2 is provided in a further exemplary embodiment, which is illustrated in FIG. 3, the second diverting element DE2 providing the first terminal Kl coupled to the second port K2.
  • the second diverting element DE1 comprises, for example, a PNP transistor or a P-channel field effect transistor or a Zener diode.
  • the second diverting element DE2 may comprise an element with a voltage-current characteristic which has no voltage return. Such an element is particularly suitable for system level protection against electrostatic discharges in the operated a connected, suitable circuit to be protected.
  • the first switchable element SW1 formed as a fuse may be destroyed if an operating voltage at the terminals Kl, K2 is higher than the return voltage VR of the first diverting element DE1 is.
  • the second discharge structure ESD2 still ensures protection against electrostatic discharges. In other words, after a destruction of the fuse SWl, an ESD protection of a circuit to be protected remains even if a divert function of the first diverting element DE1 is deactivated.
  • FIG. 4 shows an exemplary voltage-current diagram with a profile when an electrostatic discharge occurs, at the beginning of which both the first and the second diverting elements DE1, DE2 according to the exemplary embodiment in FIG. 3 are activated.
  • first there is a voltage jump across the first diverting element DE1 and a subsequent rise in voltage and current through the first diverting element DE1.
  • the fuse SW1 is destroyed, and the first diverting element DE1 can also be destroyed.
  • a further derivation of the electrostatic discharge can take place via the second diverting element DE2 whose characteristic curve is shown in dashed lines.
  • another discharge of electrostatic discharges takes place only via the second diverting element DE2.
  • FIG. 5 shows an embodiment of a fuse, which can be used as a switchable element SWl in one of the illustrated embodiments.
  • a fuse can be realized, for example, in the layout of a semiconductor circuit. With a corresponding current load on the fuse, the tapered points in the shaded area of the fuse are separated due to the high current, so that thereafter no electrical connection between the two metal areas shown is present.
  • the switchable element or the fuse SW1 can be destroyed or opened by the occurrence of an electrostatic discharge.
  • a bypass circuit BR designed as a transistor is provided, which is connected in parallel with the first diverting element DE1.
  • the transistor BR in this case has a control terminal BL, via which a control signal can be supplied.
  • the controlled path of the transistor BR can thus be set to a conducting state, whereby the first and second terminals K1, K2 are coupled via the first switchable element SW1. If there is a corresponding voltage between the terminals K1, K2, there is accordingly a current flow via the fuse SW1, which destroys the fuse SW1 and thus deactivates the first diverting element DE1 in its discharge function. The first diverting element DE1 is not destroyed in this case.
  • the control signal at the control input DL can be detected by means of suitable detection devices, such as, for example, a power-on reset, POR, an overvoltage detection circuit. tion, an EPROM circuit can be generated or delivered directly from a digital core of an integrated circuit to be protected.
  • FIG. 6B shows a further exemplary embodiment of a circuit arrangement for protection against electrostatic discharges, in which, in contrast to the exemplary embodiment in FIG. 6A, an interconnection of the first diverting element DE1 and the fuse SW1 is interchanged.
  • a second diverting element DE2 is provided between the first and second terminals K1, K2.
  • FIG. 7 shows a further exemplary embodiment of a circuit arrangement for protection against electrostatic discharges, in which the first diverting element DE1 has a control input T1 for supplying a control signal, as a function of which the first diverting element DE1 is conductively controllable.
  • the control input Tl is coupled to the control terminal BL for supplying the control signal.
  • the diverting element DE1 Due to the control signal, the diverting element DE1 is actively triggered during operation. With corresponding voltages at the terminals K1, K2, such a large current flows through the series-connected fuse SW1 that it blows.
  • thyristors in particular so-called silicone controlled-rectifier, SCR, turn-on Bigfet diverters, or other active turn-on diverters with and without voltage return.
  • a second diverting element DE2 can again be connected in parallel with the arrangement shown in FIG. 7, for example as in the exemplary embodiment in FIG.
  • FIG. 8 shows an exemplary embodiment of a circuit arrangement for protection against electrostatic discharges, in which a first and a second diverting structure ESD1, ESD2 are connected between the first and second terminals K1, K2.
  • the first diverting structure ESD1 has a series connection of a first switchable element SW1 and a first diverting element DE1, which is preferably a
  • the second diverting structure ESD2 comprises a series connection of a second diverting element DE2 and a second switchable element SW2, wherein the second diverting element DE2 preferably comprises an element with a voltage-current characteristic which has no voltage recess.
  • the first and second terminals K1, K2 are each coupled via the series connection of the switchable elements SW1, SW2 and the discharge elements DE1, DE2.
  • the circuit arrangement furthermore has a control circuit
  • CTRL which is coupled to the first and second terminals and having a control output for control with the first and second switchable element SWl, SW2 is coupled.
  • the control circuit CTRL is set up to activate a diverting element from the set of the first and second diverting elements DE1, DE2 via a control of the first and second switchable elements SW1, SW2 with corresponding activation signals EN, EN and the respective other diverting element from the one mentioned To deactivate quantity.
  • the control circuit comprises, for example, a detection circuit for determining an operating state of the circuit arrangement or of the circuit to be protected.
  • a detection circuit comprises, for example, a power-on reset, POR circuit, a poly-fuse, an EPROM or other comparable circuits.
  • an average potential difference between the first and second terminals K1, K2 is evaluated by the control circuit CTRL.
  • the switchable elements SW1, SW2 can be embodied as one-time switchable elements, in which case the first switchable element SW1 can be switched once from a conducting to a non-conducting state and the second switchable element SW2 can be switched once from a non-conducting to a conducting state Condition can be offset.
  • the first diverting element DE1 can be deactivated once and the second diverting element DE2 can be activated once. This may be useful, for example, in the event that the first diverting element DE1 is provided for protection of a component in the uninstalled state, chip level state, and the second diverting element DE2 for protection of the component in the installed state, system level state are.
  • first and the second switchable element SW1, SW2 can also be designed as multiply switchable elements and, for example, a transmission gate or a p-channel field effect transistor or bipolar transistors comprise.
  • a transmission gate or a p-channel field effect transistor or bipolar transistors comprise.
  • trigger elements There are several ways to actively trigger ESD-Derive elements. For this purpose, different trigger elements can be used. The triggering properties of some of these trigger elements are better suited for chip level ESD protection in which a component to be protected is to be protected against electrostatic discharge due to contact, for example. The triggering properties of other trigger elements, however, can be better suited for system-level ESD protection, which is intended to protect a component to be protected in the installed state and / or during operation of the component.
  • trigger elements can be set up to detect a rapid increase in voltage between terminals to be protected in order to trigger triggering thereof, the triggering of which depends on a certain rise time of the monitored signal at the terminals to be protected.
  • Such triggering can be performed, for example, with a trigger element having an RC element for detection.
  • a trigger element with an RC element can also be referred to as an RC-Rise time trigger.
  • a trigger element which is suitable for the system level protection for example, is adapted to detect an exceeding of a predetermined threshold voltage between the terminals to be monitored and to trigger a triggering when the threshold voltage is exceeded.
  • Such a trigger element usually does not respond to short voltage spikes and is therefore less suitable for chip-level protection.
  • FIG. 9 shows a further exemplary embodiment of a circuit arrangement for protection against electrostatic discharges, which has a diverting structure ESD1 with two control inputs for supplying a first and a second control signal TEN1, TEN2.
  • the control signals TEN1, TEN2 are output by a control circuit CTRL.
  • the derivation structure ESD1 has, for example, a derivation element, a first trigger element which is suitable for chip-level protection, and a second trigger element which is suitable for system-level protection, which are not shown here for reasons of clarity.
  • the first trigger element can be activated or deactivated by the first control signal TEN1.
  • the second trigger element can also be activated or deactivated by the second control signal TEN2.
  • the control circuit CTRL can thus activate the corresponding trigger element and deactivate the other trigger element as a function of a required protection, namely a chip level protection or a system level protection.
  • the corresponding trigger signal is used to control the diverting element or passed on.
  • the diverting element in dependence of Trigger signal, the first and the second terminal Kl, K2 electrically couple to dissipate the electrostatic discharge.
  • the first trigger element is configured, for example, to emit a first trigger signal as a function of a predetermined voltage rise between the first and second terminals K1, K2, while the second trigger element is set up to emit a second trigger signal in dependence on a predetermined threshold voltage between the first and second terminals ,
  • the first and second trigger elements can each be activated or deactivated by a first and a second switchable element, the switchable elements being controlled by the control signals TEN1, TEN2.
  • a PNP transistor for a circuit arrangement according to this exemplary embodiment, it can be useful to use a PNP transistor, a p-channel field-effect transistor, a Zener diode or, in general, an element with a voltage-current characteristic that has no voltage return as a diverting element.
  • a determination of an operating state of the circuit to be protected can take place, for example, by evaluating an average potential difference between the first and second terminals K1, K2. Thus it can be determined on the basis of the average potential difference whether a chip level protection or a system level protection is needed.
  • FIG. 10 shows a further exemplary embodiment of such a circuit arrangement, which is based on the exemplary embodiment in FIG.
  • the circuit arrangement comprises a first trigger element TRI and a second trigger element TR2, each of which is electrically connected to the first and second trigger elements TR1.
  • Final Kl, K2 are electrically connected to monitor the potential conditions.
  • a first and a second switchable element SWl, SW2 are provided, which are designed in this embodiment as AND gates.
  • a respective first input of the AND gates SW1, SW2 is set up to supply a corresponding control signal TEN1, TEN2 from the control circuit CTRL, while a respective second input is coupled to corresponding trigger outputs TA1, TA2 of the first and second trigger elements TR1, TR2.
  • Outputs of the AND gates SW1, SW2 are coupled to an OR gate OR whose output is coupled to a trigger input of the diverting element DE1.
  • a resistor R PU couples the trigger input of the diverter DE1 to the second terminal K2.
  • the first control signal TEN1 is set to a logic LOW state, whereby a LOW signal is permanently output at the output of the first AND gate SWl, regardless of a first trigger signal, which is output at the first trigger output TAI. Accordingly, the second control signal TEN2 is set to a HIGH state, so that at the output of the second AND gate SW2 a possible second trigger signal at the second trigger output TA2 is passed on the output side.
  • the OR gate OR a forwarded trigger signal to the trigger input T of the diverting DE are performed to cause a conductive connection of the terminals Kl, K2.
  • the first control signal TEN1 is set to a HIGH state and the second control signal TEN2 is set to a LOW state, so that a first trigger signal nal of the first trigger element TRI can be forwarded, while a second trigger signal of the second trigger element TR2 is blocked by the second AND gate SW2.
  • FIG. 11 shows a further exemplary embodiment of a circuit arrangement which is based on the exemplary embodiment illustrated in FIG.
  • the first and second switchable element SW1, SW2 are embodied in this embodiment as inverters, to which the first and second control signals TEN1, TEN2 are respectively supplied on the input side.
  • the inverters SW1, SW2 are each coupled at one terminal to the first terminal K1 and at another terminal to a respective transistor N1, N2 whose control input is connected to one of the trigger outputs TA1, TA2.
  • Outputs of the inverters SW1, SW2 are coupled to the trigger input T of the diverting element DE1.
  • the transistors N1, N2 can be controlled by corresponding trigger signals of the first and second trigger elements TRI, TR2.
  • the first control signal TEN1 is in turn set to a LOW state, whereby the output of the first switching element SWl is pulled to the potential at the first terminal Kl.
  • no trigger signals can be forwarded via the first transistor Nl to the diverting element DE1.
  • the first trigger device TRI is deactivated accordingly.
  • the second control signal TEN2 is in turn set to a logical HIGH state, whereby the second inverter SW2 is pulled down, in the direction of the potential at the second terminal K2, but the output potential of the inverter SW2 because of the resistance R PU remains at the potential of the first terminal Kl.
  • the second transistor N2 is triggered by a trigger signal output TA2 of the second trigger element TR2 is activated or controlled, the potential at the output of the second inverter SW2 is pulled to the potential of the second terminal K2, which leads to a triggering of the diverting DE1.
  • the first trigger element TRI are deactivated and the second trigger element TR2 is activated.
  • the first trigger element TRI can thus be activated and the second trigger element TR2 can be deactivated, corresponding to a protection for a chip level operating state.
  • FIG. 12 shows an alternative exemplary embodiment of a circuit arrangement, which in turn is based on the exemplary embodiment in FIG.
  • switchable elements SW1, SW2 designed as transistors are provided at the corresponding trigger outputs TAI, TA2, which couple the trigger outputs TAI, TA2 to the second terminal K2.
  • the first and second switchable element SW1, SW2 are controlled via the control signals TEN1, TEN2.
  • a respective trigger signal of the first and second trigger element TRI, TR2 can be used to control n-channel field effect transistors N1, N2 whose outputs are coupled to the trigger input T of the diverting element DE1.
  • the potential at the control input of the corresponding transistor N1, N2 thus lies at the potential of the second terminal K2, so that a triggering of the respective transistor N1, N2 is not possible.
  • An activation or deactivation of the first and second trigger element TRI, TR2 thus takes place as a function of a switching state of the switching Baren elements SW1, SW2.
  • the transistors of the switchable elements SW1, SW2 can be designed in this case for a small current load and therefore have a small footprint in an integrated circuit.
  • FIG. 13 shows an exemplary embodiment of trigger elements TRI, TR2, which can be activated or deactivated based on the principle of the exemplary embodiment shown in FIG. 9 by control signals TEN1, TEN2.
  • the first trigger element TRI comprises a series circuit of a capacitor Cl and a resistor Rl and an amplifier element Al, which is the input side connected to the connection node of the resistor Rl and the capacitor Cl.
  • An output of the amplifier element Al forms the first trigger output TAI or is coupled to the first trigger output TAI.
  • the second trigger element TR2 comprises a series connection of a Zener diode Z2 and a resistor R2, which are connected between the first and second terminals K1, K2. Similar to the first trigger element TRI, a second amplifier element A2 is connected to a connection node of the zener diode Z2 and the resistor R2, the output of which forms the second trigger output TA2 or is coupled thereto.
  • the first trigger element TRI is adapted by the RC series circuit of the elements Rl, Cl to detect a predetermined voltage increase between the first and second terminals Kl, K2 and to deliver a corresponding trigger signal. For this reason, the first trigger element TRI is particularly suitable for a chip level operating state. A time duration of a voltage increase to be detected can be effected, for example, by appropriate dimensioning of the capacitor Cl and / or of the resistor R1.
  • the second trigger element TR2 is suitable by the series connection of the Zener diode Z2 and the resistor R2, depending on a predetermined threshold voltage between the first and second terminal to give a second trigger signal. The threshold voltage is determined in particular by the breakdown voltage of the Zener diode Z2.
  • the second trigger element TR2 is therefore particularly suitable for a system level operating state in which the circuit arrangement is installed or put into operation.
  • a switchable element SWl, SW2 designed as a transistor is provided parallel to the resistors Rl, R2 of the first and second trigger element TRI, TR2 which can be controlled in dependence on the first or second control signal TEN1, TEN2.
  • the trigger outputs TAI, TA2 are coupled, for example, to a trigger input of a diverting element DE1, which is not shown here.
  • the control signals TEN1, TEN2 can, with reference to FIG. 9, be provided by a corresponding control circuit CTRL.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen weist eine Ableitstruktur (ESD1) auf, welche ein Ableitelement (DE1) und ein schaltbares Element (SW1) umfasst. Das Ableitelement (DE1) ist eingerichtet, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (K1, K2) abzuleiten. Das schaltbare Element (SW1) kann einen ersten und einen zweiten Schaltzustand einnehmen, wobei eine Funktion des Ableitelements (DE1) in Abhängigkeit des Schaltzustands des schaltbaren Elements (SW1) aktivierbar ist.

Description

Beschreibung
Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
Die Erfindung betrifft eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen sowie ein Verfahren zum Betreiben einer solchen Schaltungsanordnung.
Bei elektrostatischen Entladungen, englisch electrostatic discharge, ESD, treten hohe Spannungen beispielsweise zwischen Anschlüssen einer elektrischen Schaltung auf. Dies kann zu hohen Strömen durch die Schaltung führen. Insbesondere bei integrierten Schaltungen ist es möglich, dass dadurch eine Zerstörung der Schaltung erreicht wird.
Zum Schutz einer Schaltung vor elektrostatischen Entladungen können Schutzschaltungen vorgesehen werden, die im Fall einer elektrostatischen Entladung, also beim Auftreten einer hohen Spannung, einen Strom ableiten und so die elektrische Schaltung vor Zerstörung bewahren können.
In derartigen Schutzschaltungen können verschiedene Typen von Ableitelementen eingesetzt werden, die jeweils zwischen An- Schlüssen der zu schützenden Schaltung beziehungsweise eines zu schützenden Bauteils geschaltet sind. Die verschiedenen Typen unterscheiden sich unter anderem durch den jeweiligen Verlauf ihrer Spannungs-Stromkennlinie und können demnach unterschiedliches Schutzverhalten aufweisen.
Figur 14 zeigt ein beispielhaftes Spannungs-Stromdiagramm mit Spannungs-Stromkennlinien verschiedener Ableitelemente, welche hier als sogenannte Transmission Line Pulsing (TLP) - Kurven dargestellt sind. Beispielsweise weist ein erster Typ eines Ableitelements die Kennlinie SFA auf, welche die Form einer Diodenkennlinie mit einer Durchbruchspannung VB besitzt. Die Kennlinie SFA weist dabei keinen Spannungsrück- sprung, englisch snapback auf. Im Gegensatz dazu ist ein zweites beispielhaftes Ableitelement durch die Kennlinie SA bestimmt, welche einen Spannungsrücksprung von der Durchbruchspannung VB auf eine Rücksprungspannung VR aufweist.
Ein Schutz der Schaltung beziehungsweise des Bauteils kann zudem in verschiedenen Betriebszuständen erforderlich sein. Beispielsweise soll ein Bauteil in einem nicht in eine Schaltung eingebauten Zustand geschützt werden, zum Beispiel gegen eine Entladung aufgrund einer elektrostatischen Ladung, die durch Berührung und/oder Reibungselektrizität auf das Bauteil übertragen wird. Ein derartiger Schutz, in dem ein Bauteil in einem nicht eingebauten Zustand geschützt wird, kann auch als Chiplevelschutz oder Chippegelschutz bezeichnet werden. Des Weiteren kann es erforderlich sein, ein Bauteil vor Überspan- nungen zu schützen, die an Anschlüssen des Bauteils auftreten, wenn dieses in eine Schaltung eingebaut ist und/oder mit einer Schaltung gemeinsam betrieben wird. Derartige Überspannungen können beispielsweise aufgrund unerwünschter transien- ter Vorgänge etwa auf Versorgungsleitungen oder auch aufgrund elektrostatischer Entladungen auftreten. Ein Schutz eines
Bauelements im eingebauten Zustand oder im Betrieb des Bauteils kann auch als Systemlevelschutz oder Systempegelschutz bezeichnet werden.
Schutzelemente beziehungsweise Schutzstrukturen zum Schutz vor elektrostatischen Entladungen können dementsprechend grundsätzlich besser geeignet für eine von mehreren möglichen Schutzanwendungen sein. Mit Verweis auf das Diagramm in Figur 14 kann es beispielsweise mit einem Schutzelement mit einer der Kennlinie SA entsprechenden Kennlinie dazu kommen, dass das Schutzelement bei einem Betrieb mit einer Versorgungsspannung oder Batteriespannung VBAT im Falle einer abzulei- tenden Überspannung zerstört wird. Wenn beispielsweise eine Spannung zwischen den zu schützenden Anschlüssen höher als die Durchbruchspannung VB ist, wird das Schutzelement ausgelöst, was zunächst einen Spannungsrücksprung auf die Rücksprungspannung VR bewirkt. Wenn die Batteriespannung VBAT wie in diesem Ausführungsbeispiel höher als die Rücksprungspannung VR ist, gelangt das Schutzelement jedoch nicht mehr in einen nicht leitenden Zustand, sondern es kommt zu einem Stromanstieg bis zu einem Stromwert, welcher mit dem Wert der Batteriespannung VBAT korrespondiert. Dieser Strom ist in der Regel höher als ein zulässiger Dauerstrom des Schutzelements, was letztendlich zu einer Zerstörung des Schutzelements führen kann.
Bei einer derartigen Zerstörung kann es zu einer dauerhaft leitenden Verbindung zwischen den zu schützenden Anschlüssen über das zerstörte Schutzelement führen, wodurch das zu schützende Bauteil beziehungsweise die zu schützende Schaltung unter Umständen nicht mehr verwendet werden kann.
Bei einem Einsatz von Schutzelementen mit einer spannungs- rücksprungfreien Kennlinie, entsprechend der Kennlinie SFA in Figur 14 wird in der Regel eine wesentlich größere Fläche auf einem Halbleiterchip benötigt als bei einem Schutzelement mit einer Kennlinie entsprechend der Kennlinie SA. Dies führt zu einem höheren Aufwand und/oder zu einer größeren Schaltung bei der Herstellung eines Bauteils mit einem entsprechenden Schutzelement. Dies ist in der Regel auch mit höheren Kosten verbunden . - A -
Es ist eine Aufgabe der Erfindung, eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen aufzuzeigen, mit der eine zu schützende Schaltung in verschiedenen Betriebszu- ständen sicher mit geringem Aufwand betrieben werden kann. Es ist auch eine Aufgabe der Erfindung, ein Verfahren zum
Betreiben einer solchen Schaltungsanordnung anzugeben, welches sich aufwandsarm realisieren lässt.
Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche gelöst. Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
In einem Ausführungsbeispiel weist eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen eine erste Ab- leitstruktur auf. Die erste Ableitstruktur umfasst ein erstes Ableitelement, das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten, und ein erstes schaltbares Element, das einen ersten und einen zweiten Schaltzustand einnehmen kann. Die Funktion des Ableitens der elektrostatischen Entladung des ersten Ableitelements wird durch den ersten Schaltzustand des ersten schaltbaren Elements aktiviert und durch den zweiten Schaltzustand des ersten schaltbaren Elements deaktiviert. Anders ausgedrückt ist eine Funktion des ersten Ableitele- ments ist dabei in Abhängigkeit des Schaltzustandes des ersten schaltbaren Elements aktivierbar. Zusätzlich ist eine zweite Ableitstruktur mit einem zweiten Ableitelement vorgesehen werden, welche wiederum den ersten und zweiten Anschluss miteinander koppelt. Das zweite Ableitelement ist da- zu beispielsweise als ein Element mit einer Spannungs-
Stromkennlinie ausgeführt, die keinen Spannungsrücksprung aufweist . Somit kann eine Funktion, insbesondere eine Ableitfunktion des ersten Ableitelements für den Fall aktiviert werden, dass das erste Ableitelement für einen jeweiligen Betriebszustand der zu schützenden Schaltung geeignet ist. Dementsprechend kann die Funktion des ersten Ableitelements auch bewusst deaktiviert werden. Beispielsweise kann so verhindert werden, dass ein Auslösen des ersten Ableitelements zu einer Zerstörung des Ableitelements und zu einer Funktionsbeeinträchtigung der zu schützenden Schaltung führt. Somit können sowohl der Schutz als auch die Funktionsfähigkeit einer zu schützenden Schaltung für verschiedene Betriebszustände gewährleistet werden, zum Beispiel ein Chiplevelschutz und/oder ein Systemlevelschutz. Eine Aktivierung oder Deaktivierung des ersten Ableitelements erfolgt hierbei in Abhängigkeit eines verän- derten Schaltzustands des schaltbaren Elements. Der Aufwand für das Vorsehen der Schaltungsanordnung sowie für das Betreiben der Schaltungsanordnung ist infolgedessen gering.
Beispielsweise ist das zweite Ableitelement ebenfalls dazu eingerichtet, eine elektrostatische Entladung zwischen dem ersten und dem zweiten Anschluss abzuleiten, insbesondere für einen Betriebszustand, in dem eine Funktion des ersten Ableitelements deaktiviert ist. In diesem Fall sind beispielsweise das erste Ableitelement für einen Chiplevelschutz und das zweite Ableitelement für einen Systemlevelschutz geeignet .
Beispielsweise kann das Ableitelement als ein Element mit einer Spannungs-Stromkennlinie ausgeführt sein, die einen Span- nungsrücksprung aufweist. Um eine Zerstörung des Ableitelements für den Fall zu verhindern, dass die Schaltungsanordnung mit einer Spannung betrieben wird, die höher als die Rücksprungspannung des Ableitelements ist, kann das Ableit- element beispielsweise in einer Serienschaltung mit dem schaltbaren Element den ersten und zweiten Anschluss miteinander koppeln, wobei das schaltbare Element bei Anlegen einer Betriebsspannung in einem nicht leitenden Zustand ist. Somit ist auch die Funktion des Ableitelements nicht aktiv.
Das schaltbare Element kann in diesem Fall als Schalter oder mehrmals schaltbares Element ausgeführt sein oder alternativ als einmalig schaltbares beziehungsweise irreversibel schalt- bares Element. In einem Ausführungsbeispiel ist als schaltbares Element eine Schmelzsicherung vorgesehen, welche im Fall eines zu hohen Stroms über das Ableitelement und die Schmelzsicherung zerstört wird und damit einen weiteren Stromfluss über das Ableitelement verhindert, welcher zu einer Zerstö- rung des Ableitelements führen kann.
Optional kann auch eine zweite Ableitstruktur mit einem zweiten Ableitelement vorgesehen werden, welche wiederum den ersten und zweiten Anschluss miteinander koppelt. Beispielsweise ist das zweite Ableitelement dazu eingerichtet, eine elektrostatische Entladung zwischen dem ersten und dem zweiten Anschluss abzuleiten, insbesondere für einen Betriebszustand, in dem eine Funktion des ersten Ableitelements deaktiviert ist. Das zweite Ableitelement ist dazu beispielsweise als ein Element mit einer Spannungs-Stromkennlinie ausgeführt, die keinen Spannungsrücksprung aufweist. In diesem Fall sind beispielsweise das erste Ableitelement für einen Chiplevelschutz und das zweite Ableitelement für einen Systemlevelschutz geeignet .
In einer weiteren Ausführungsform sind ein erstes und ein zweites Ableitelement jeweils in einer Serienschaltung mit einem schaltbaren Element zwischen den ersten und den zweiten Anschluss geschaltet. Das erste und zweite Ableitelement sind dabei vorzugsweise für das Ableiten elektrostatischer Entladungen in jeweils verschiedenen Betriebszuständen eingerichtet, beispielsweise das erste Ableitelement für einen Chiple- velschutz und das zweite Ableitelement für einen Systemlevelschutz. Ferner ist eine Steuerschaltung vorgesehen, die durch eine Ansteuerung der schaltbaren Elemente jeweils eines der Ableitelemente aus der Menge des ersten und zweiten Ableitelements aktiviert und das jeweils andere Ableitelement aus der genannten Menge deaktiviert. Das Aktivieren beziehungsweise Deaktivieren erfolgt dabei beispielsweise in Abhängigkeit eines durch die Steuerschaltung festgestellten Betriebszustands .
Das einmalig schaltbare Element beziehungsweise die Schmelzsicherung kann beispielsweise beim Auftreten eines Ableitvorgangs durch einen entsprechenden Stromfluss zerstört werden. Alternativ kann in Abhängigkeit eines Steuersignals ein Stromfluss durch das einmalig schaltbare Element bewirkt wer- den, welcher zur Zerstörung des schaltbaren Elements, also zum Auftrennen der leitenden Verbindung durch das schaltbare Element, führt.
In einem weiteren Ausführungsbeispiel weist eine Schaltungs- anordnung zum Schutz vor elektrostatischen Entladungen eine Ableitstruktur auf. Diese Ableitstruktur umfasst ein Ableitelement, das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten. Ferner sind in der Schaltungsanordnung ein erstes und ein zweites Triggerelement vorgesehen, welche Triggersignale abgeben, die geeignet sind, ein Ableitelement anzusteuern. Insbesondere ist das erste Triggerelement eingerichtet, in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss ein erstes Triggersignal abzugeben. Das zweite Triggerelement ist eingerichtet, in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss ein zweites Triggersignal ab- zugeben. Das Ableitelement ist dazu eingerichtet, in Abhängigkeit des ersten und/oder des zweiten Triggersignals den ersten und zweiten Anschluss zu koppeln. Dementsprechend sind das erste und zweite Triggerelement dabei vorzugsweise für unterschiedliche Betriebszustände ausgelegt, beispielsweise wiederum für einen Chiplevelschutz und für einen Systemlevelschutz. Über eine Steuerschaltung und entsprechend angeordnete schaltbare Elemente kann jeweils eine Funktion des ersten und zweiten Triggerelements aktiviert beziehungsweise deaktiviert werden. Somit kann in Abhängigkeit eines festgestellten Betriebszustands eine jeweils geeignete Triggerung des Ableitelements erfolgen, so dass ein unerwünschtes oder unnötiges Triggern des Ableitelements verhindert werden kann.
In einem Ausführungsbeispiel eines Verfahrens zum Betreiben einer Schaltungsanordnung zum Schutz vor elektrostatischen
Entladungen wird die Schaltungsanordnung mit einem ersten und einem zweiten Ableitelement bereitgestellt, die eingerichtet sind, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten. Dabei ist eine Ab- leitfunktion des zweiten Ableitelements dauerhaft aktiviert oder wird in Abhängigkeit eines Aktivierungszustands der Ableitfunktion des ersten Ableitelements aktiviert oder deaktiviert. Es erfolgt eine Bestimmung eines Betriebszustands der Schaltungsanordnung, wobei eine Ableitfunktion des ersten Ab- leitelements in Abhängigkeit des bestimmten Betriebszustands aktiviert und/oder deaktiviert wird. Beispielsweise erfolgt das Aktivieren und/oder das Deaktivieren über ein schaltbares Element, das in einer Serienschaltung mit dem ersten Ableitelement, den ersten Anschluss mit dem zweiten Anschluss koppelt. Ein Deaktivieren einer Ableit- funktion des ersten Ableitelements kann hierbei irreversibel erfolgen .
In einem weiteren Ausführungsbeispiel des Verfahrens wird wiederum eine Schaltungsanordnung mit einem ersten und einem zweiten Ableitelement bereitgestellt, die eingerichtet sind, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten. Es wird ein erstes Triggersignal in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen einem ersten und einem zweiten Anschluss erzeugt. Ferner wird ein zweites Triggersignal in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss erzeugt. Es erfolgt eine Bestimmung eines Betriebszustands der Schaltungsanordnung. Das erste Triggersignals wird weitergeleitet, wenn beim Bestimmen des Betriebszu- Stands ein erster Betriebszustand bestimmt wird und das zweite Triggersignals wird weitergeleitet, wenn beim Bestimmen des Betriebszustands ein zweiter Betriebszustand bestimmt wird. Das Ableitelement wird mit dem weitergeleiteten Triggersignal angesteuert.
In den jeweiligen Ausführungsbeispielen des Verfahrens kann beim Bestimmen des Betriebszustandes ein durchschnittlicher Potentialunterschied zwischen dem ersten und zweiten Anschluss ausgewertet werden.
Den verschiedenen Ausführungsformen liegt die gemeinsame Idee zugrunde, einen angepassten Schutz vor elektrostatischen Entladungen in unterschiedlichen Betriebssituationen zu gewähr- leisten, insbesondere in einem Systemlevelbetriebszustand und in einem Chiplevelbetriebszustand. Anders ausgedrückt können mit den beschriebenen Ausführungsformen elektrostatische Entladungen abgeleitet werden, die von unterschiedlichen Ursa- chen ausgehen.
Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen dabei gleiche Bezugszeichen.
Es zeigen:
Figur 1 ein erstes Ausführungsbeispiel einer Schaltungsan- Ordnung zum Schutz vor elektrostatischen Entladungen,
Figur 2 ein zweites Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladun- gen,
Figur 3 ein drittes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 4 ein beispielhaftes Spannungs-Stromdiagramm,
Figur 5 ein Ausführungsbeispiel einer Schmelzsicherung,
Figur 6A ein viertes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, Figur 6B ein fünftes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 7 ein sechstes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 8 ein siebtes Ausführungsbeispiel einer Schaltungsan- Ordnung zum Schutz vor elektrostatischen Entladungen,
Figur 9 ein achtes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladun- gen,
Figur 10 ein neuntes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 11 ein zehntes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 12 ein elftes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
Figur 13 ein Ausführungsbeispiel von Triggerelementen und
Figur 14 ein beispielhaftes Spannungs-Stromdiagramm von verschiedenen Ableitelementen. Figur 1 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen mit einer Ableitstruktur ESDl, die zwischen einen ersten und einen zweiten Anschluss Kl, K2 geschaltet ist. Die Ableitstruktur ESDl umfasst ein erstes Ableitelement DEl, das in Figur 1 symbolisch mit einem Transistor dargestellt ist. Die Ableitstruktur ESDl umfasst ferner ein schaltbares Element SWl, das einen ersten und einen zweiten Schaltzustand einnehmen kann. Das Ableitelement DEl ist dazu eingerichtet, eine elektrosta- tische Entladung zwischen dem ersten und dem zweiten Anschluss Kl, K2 abzuleiten. Dabei ist eine Funktion, insbesondere eine Ableitfunktion des Ableitelements DEl von einem Schaltzustand des schaltbaren Elements SWl abhängig. Das Ableitelement DEl kann neben einem Halbleiterelement, welches elektrostatische Entladungen ableiten kann, auch eine oder mehrere Triggervorrichtungen aufweisen, welche einen Ableitvorgang über das Ableitelement DEl steuern.
Das schaltbare Element SWl kann in verschiedenen Ausführungs- beispielen direkt in einem möglichen Strompfad zur Ableitung einer elektrostatischen Ladung zwischen dem ersten und zweiten Anschluss Kl, K2 vorgesehen sein, so dass in einem geöffneten, nicht leitenden Zustand des schaltbaren Elements SWl eine Ableitfunktion deaktiviert ist. In anderen Ausführungs- beispielen kann durch das schaltbare Element SWl auch die
Funktion eines oder mehrerer Triggerelemente gesteuert, insbesondere aktiviert beziehungsweise deaktiviert werden.
Figur 2 zeigt ein weiteres Ausführungsbeispiel einer Schal- tungsanordnung zum Schutz vor elektrostatischen Entladungen, bei dem das Ableitelement DEl in einer Serienschaltung mit dem schaltbaren Element SWl den ersten Anschluss Kl mit dem zweiten Anschluss K2 koppelt. Das schaltbare Element SWl ist in diesem Ausführungsbeispiel als einmalig schaltbares beziehungsweise irreversibel schaltbares Element ausgebildet. Beispielsweise umfasst das einmalig schaltbare Element eine Schmelzsicherung .
Das Ableitelement DEl umfasst beispielsweise einen NPN- Transistor oder einen n-Kanal-Feldeffekttransistor . Alternativ kann das Ableitelement auch einen Thyristor oder einen Silicon controlled rectifier, SCR umfassen. In einer weiteren Ausführungsform kann das Ableitelement DEl auch ein Element mit einer Spannungs-Stromkennlinie umfassen, die einen Spannungsrücksprung aufweist. Dies ist symbolisch durch die Kennlinie des Ableitelements DEl in Figur 2 dargestellt. Das Ableitelement DEl weist beispielsweise eine Kennlinie auf, die der Kennlinie SA in dem Diagramm in Figur 14 entspricht.
Wenn die Schaltungsanordnung mit einer an den Anschlüssen Kl, K2 angeschlossenen Schaltung betrieben wird, der eine Versorgungsspannung zugeführt wird, die größer als eine Rück- Sprungsspannung VR des Ableitelements DEl ist, kann es im
Falle einer Auslösung des Ableitelements DEl zu einem Strom- fluss kommen, der zu einer Zerstörung des Ableitelements DEl führt oder führen würde. Ein derartiger Stromfluss, der nicht nur aus der ESD-Belastung sondern auch aus der Spannungsdif- ferenz zwischen der Versorgungsspannung und der Haltespannung des Ableitelements DEl resultiert, bewirkt aber auch ein Durchbrennen des einmalig schaltbaren Elements SWl, durch das der Stromfluss unterbrochen wird. Das Ableitelement DEl selbst kann in diesem Fall unbeschädigt bleiben. Insbesondere kommt es nicht zu einer Zerstörung des Ableitelements DEl, weil der erste und zweite Anschluss Kl, K2 nicht dauerhaft elektrisch miteinander verbunden sind. Eine Funktionsfähigkeit der an den Anschlüssen Kl, K2 angeschlossenen Schaltung bleibt somit erhalten. Eine dauerhafte elektrische Verbindung des ersten und zweiten Anschlusses Kl, K2 wird wegen des nicht leitenden schaltbaren Elements SWl jedoch auch bei einer Zerstörung des Ableitelements DEl wirksam verhindert.
Ableitelemente mit einer Stromspannungskennlinie mit Spannungsrücksprung eignen sich insbesondere für den Schutz einer Schaltung gegen elektrostatische Entladungen, die durch Berührung und Reibungselektrizität bewirkt wird. Ein derartiger Schutz ist insbesondere für Bauteile sinnvoll, welche noch nicht in eine Schaltung eingebaut sind beziehungsweise nicht mit einer derartigen Schaltung betrieben werden, und kann auch als Chiplevelschutz bezeichnet werden. Beim Durchbrennen oder Öffnen des einmalig schaltbaren Elements SWl kann die zu schützende Schaltung den Schutz vor elektrostatischen Entladungen im nicht eingebauten Zustand verlieren. Da der Verlust des Schutzes aber im eingebauten Zustand erfolgt, kann dieser unerheblich sein.
Um jedoch auch elektrostatische Entladungen im Betrieb einer Schaltung ableiten zu können, entsprechend einem Systemlevelschutz, ist in einem weiteren Ausführungsbeispiel, das in Figur 3 dargestellt ist, eine zweite Ableitstruktur ESD2 mit einem zweiten Ableitelement DE2 vorgesehen, wobei das zweite Ableitelement DE2 den ersten Anschluss Kl mit dem zweiten An- schluss K2 koppelt. Das zweite Ableitelement DEl umfasst beispielsweise einen PNP-Transistor oder einen P-Kanal-Feld- effekttransistor oder eine Zenerdiode. Anders ausgedrückt kann das zweite Ableitelement DE2 ein Element mit einer Span- nungs-Stromkennlinie umfassen, die keinen Spannungsrücksprung aufweist. Ein derartiges Element ist insbesondere für einen Systemlevelschutz vor elektrostatischen Entladungen im Be- trieb einer angeschlossenen, zu schützenden Schaltung geeignet .
Wie zuvor für das Ausführungsbeispiel in Figur 2 beschrieben, kann es bei einem Auslösen des ersten Ableitelements DEl zu einer Zerstörung des als Sicherung ausgebildeten ersten schaltbaren Elements SWl kommen, wenn eine Betriebsspannung an den Anschlüssen Kl, K2 höher als die Rücksprungspannung VR des ersten Ableitelements DEl ist. Durch die zweite Ableit- struktur ESD2 ist jedoch weiterhin der Schutz vor elektrostatischen Entladungen gewährleistet. Anders ausgedrückt, bleibt nach einer Zerstörung der Sicherung SWl ein ESD-Schutz einer zu schützenden Schaltung auch dann vorhanden, wenn eine Ableitfunktion des ersten Ableitelements DEl deaktiviert ist.
Figur 4 zeigt ein beispielhaftes Spannungs-Stromdiagramm mit einem Verlauf beim Auftreten einer elektrostatischen Entladung, zu deren Beginn sowohl das erste als auch das zweite Ableitelement DEl, DE2 gemäß dem Ausführungsbeispiel in Figur 3 aktiviert sind. Dabei kommt es zunächst zu einem Spannungsrücksprung über das erste Ableitelement DEl und einem darauf folgenden Anstieg von Spannung und Strom durch das erste Ableitelement DEl. In dem mit FU bezeichneten Bereich kommt es zu einer Zerstörung der Sicherung SWl, wobei auch das erste Ableitelement DEl zerstört werden kann. Dementsprechend kann ein weiteres Ableiten der elektrostatischen Entladung über das zweite Ableitelement DE2 erfolgen, dessen Kennlinie gestrichelt dargestellt ist. Nach diesem Vorgang, der in der Regel irreversibel ist, erfolgt ein weiteres Ableiten von elektrostatischen Entladungen lediglich über das zweite Ableitelement DE2. Figur 5 zeigt ein Ausführungsbeispiel einer Schmelzsicherung, die als schaltbares Element SWl in einem der dargestellten Ausführungsbeispiele verwendet werden kann. Eine derartige Schmelzsicherung kann beispielsweise im Layout einer Halblei- terschaltung realisiert werden. Bei einer entsprechenden Strombelastung der Schmelzsicherung werden die verjüngten Stellen im schraffierten Bereich der Schmelzsicherung infolge des hohen Stroms aufgetrennt, so dass danach keine elektrische Verbindung zwischen den beiden dargestellten Metallbe- reichen vorhanden ist.
In den in den Figuren 2 und 3 gezeigten Ausführungsbeispielen kann das schaltbare Element beziehungsweise die Sicherung SWl durch das Auftreten einer elektrostatischen Entladung zer- stört beziehungsweise geöffnet werden. In dem in Figur 6A dargestellten Ausführungsbeispiel ist eine als Transistor ausgeführte Überbrückungsschaltung BR vorgesehen, die parallel zu dem ersten Ableitelement DEl geschaltet ist. Der Transistor BR weist dabei einen Steueranschluss BL auf, über den ein Steuersignal zugeführt werden kann.
In Abhängigkeit des Steuersignals kann somit die gesteuerte Strecke des Transistors BR in einen leitenden Zustand versetzt werden, wodurch der erste und zweite Anschluss Kl, K2 über das erste schaltbare Element SWl gekoppelt wird. Beim Vorliegen einer entsprechenden Spannung zwischen den Anschlüssen Kl, K2 kommt es dementsprechend zu einem Stromfluss über die Sicherung SWl, welcher die Sicherung SWl zerstört und somit das erste Ableitelement DEl in seiner Ableitfunkti- on deaktiviert. Das erste Ableitelement DEl wird hierbei nicht zerstört. Das Steuersignal am Steuereingang DL kann mit Hilfe geeigneter Detektionsvorrichtungen wie zum Beispiel einer Power-on-Reset, POR, einer Überspannungsdetektionsschal- tung, einer EPROM-Schaltung erzeugt werden oder direkt aus einem Digitalkern einer zu schützenden integrierten Schaltung abgegeben werden.
Figur 6B zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der im Gegensatz zu dem Ausführungsbeispiel in Figur 6A eine Verschaltung des ersten Ableitelements DEl und der Sicherung SWl vertauscht ist. Zudem ist, ähnlich wie in dem Ausführungsbeispiel in Figur 3, ein zweites Ableitelement DE2 zwischen dem ersten und zweiten Anschluss Kl, K2 vorgesehen. Somit ist wiederum eine Schutzfunktion vor elektrostatischen Entladungen gewährleistet, auch wenn das erste Ableitelement DEl durch Zerstörung der Sicherung SWl abgetrennt beziehungs- weise in seiner Funktion deaktiviert ist. Das zweite Ableitelement DE2 ist sowohl in diesem Ausführungsbeispiel als auch in dem Ausführungsbeispiel in Figur 3 dauerhaft aktiviert bezüglich seiner Ableitfunktion.
Figur 7 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der das erste Ableitelement DEl einen Steuereingang Tl zur Zuführung eines Steuersignals aufweist, in dessen Abhängigkeit das erste Ableitelement DEl leitend steuerbar ist. Der Steuereingang Tl ist dabei mit dem Steueranschluss BL zur Zuführung des Steuersignals gekoppelt.
Durch das Steuersignal wird das Ableitelement DEl aktiv während des Betriebs getriggert. Bei entsprechenden Spannungen an den Anschlüssen Kl, K2 fließt ein so großer Strom durch die in Serie geschaltete Sicherung SWl, dass diese durchbrennt. Beispielsweise können als aktiv triggerbare Ableitelemente Thyristoren, insbesondere sogenannte Silicon- controlled-rectifier, SCR, turn-on Bigfet-Ableitelemente oder andere aktive Turn-on-Ableitelemente mit und ohne Spannungsrücksprung verwendet werden.
In einem weiteren Ausführungsbeispiel kann zu der in Figur 7 dargestellten Anordnung wiederum ein zweites Ableitelement DE2, beispielsweise wie in dem Ausführungsbeispiel in Figur 3 parallel geschaltet werden.
Wie zuvor erläutert, können für verschiedene Betriebszustände einer zu schützenden Schaltung verschiedene Ableitelemente mit unterschiedlichen Schutzcharakteristika eingesetzt werden, die jeweils für einen der vorgesehenen Betriebszustände angepasst sind. Figur 8 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der zwischen dem ersten und zweiten Anschluss Kl, K2 eine erste und eine zweite Ableitstruktur ESDl, ESD2 geschaltet sind. Die erste Ableitstruktur ESDl weist dabei eine Serienschaltung eines ersten schaltbaren Elements SWl und ei- nes ersten Ableitelements DEl auf, welches vorzugsweise ein
Element mit einer Spannungs-Stromkennlinie umfasst, die einen Spannungsrücksprung aufweist. Die zweite Ableitstruktur ESD2 umfasst dementsprechend eine Serienschaltung eines zweiten Ableitelements DE2 und eines zweiten schaltbaren Elements SW2, wobei das zweite Ableitelement DE2 vorzugsweise ein Element mit einer Spannungs-Stromkennlinie umfasst, die keinen Spannungsrücksprung aufweist. Der erste und zweite Anschluss Kl, K2 sind jeweils über die Serienschaltung der schaltbaren Elemente SWl, SW2 und der Ableitelemente DEl, DE2 gekoppelt. Die Schaltungsanordnung weist ferner eine Steuerschaltung
CTRL auf, die mit dem ersten und zweiten Anschluss gekoppelt ist und einen Steuerausgang aufweist, der zur Steuerung mit dem ersten und zweiten schaltbaren Element SWl, SW2 gekoppelt ist .
Die Steuerschaltung CTRL ist eingerichtet, über eine Ansteue- rung des ersten und zweiten schaltbaren Elements SWl, SW2 mit entsprechenden Aktivierungssignalen EN, EN jeweils ein Ableitelement aus der Menge des ersten und zweiten Ableitelements DEl, DE2 zu aktivieren und das jeweils andere Ableitelement aus der genannten Menge zu deaktivieren.
Die Steuerschaltung umfasst beispielsweise eine Detektions- schaltung um einen Betriebszustand der Schaltungsanordnung beziehungsweise der zu schützenden Schaltung zu bestimmen. Eine derartige Detektionsschaltung umfasst beispielsweise ei- ne Power-on-Reset, POR-Schaltung, eine Poly-fuse, einen EPROM oder andere vergleichbare Schaltungen. Beispielsweise wird durch die Steuerschaltung CTRL ein durchschnittlicher Potentialunterschied zwischen dem ersten und dem zweiten Anschluss Kl, K2 ausgewertet.
Die schaltbaren Elemente SWl, SW2 können als einmalig schaltbare Elemente ausgeführt sein, wobei in diesem Fall das erste schaltbare Element SWl einmalig von einem leitenden in einen nicht leitenden Zustand schaltbar ist und das zweite schalt- bare Element SW2 einmalig von einem nicht leitenden in einen leitenden Zustand versetzt werden kann. Anders ausgedrückt, kann das erste Ableitelement DEl einmalig deaktiviert und das zweite Ableitelement DE2 einmalig aktiviert werden. Dies kann zum Beispiel für den Fall sinnvoll sein, dass das erste Ab- leitelement DEl für einen Schutz eines Bauelements im nicht eingebauten Zustand, Chiplevel-Zustand, und das zweite Ableitelement DE2 für einen Schutz des Bauelements im eingebauten Zustand, Systemlevel-Zustand, vorgesehen sind. Das erste und das zweite umschaltbare Element SWl, SW2 können jedoch auch als mehrfach schaltbare Elemente ausgeführt sein und zum Beispiel ein Transmissiongate oder einen p-Kanal- Feldeffekttransistor beziehungsweise Bipolartransistoren um- fassen. Somit ist es möglich, auch den Schutz eines Bauteils zu gewährleisten, welches mehrmals ein- und ausgebaut beziehungsweise in Betrieb und außer Betrieb genommen wird.
Es gibt mehrere Möglichkeiten, ESD-Ableitelemente aktiv zu triggern. Dazu können verschiedene Triggerelemente eingesetzt werden. Die Triggereigenschaften von einigen dieser Triggerelemente sind besser für einen Chiplevel-ESD-Schutz geeignet, bei dem ein zu schützendes Bauteil beispielsweise gegen elektrostatische Entladungen aufgrund von Berührung geschützt werden soll. Die Triggereigenschaften von anderen Triggerelementen können dagegen besser für einen Systemlevel-ESD-Schutz geeignet sein, welcher ein zu schützendes Bauelement im eingebauten Zustand und/oder im Betrieb des Bauelements schützen soll .
Beispielsweise können Triggerelemente dazu eingerichtet sein, einen schnellen Spannungsanstieg zwischen zu schützenden Anschlüssen zu detektieren, um in dessen Abhängigkeit eine Triggerung auszulösen, wobei das Auslösen von einer bestimm- ten Anstiegszeit, englisch rise time, des überwachten Signals an den zu schützenden Anschlüssen abhängt. Eine derartige Triggerung kann beispielsweise mit einem Triggerelement durchgeführt werden, das zur Detektion ein RC-Glied aufweist. Ein Triggerelement mit einem RC-Glied kann dem gemäß auch als RC-Rise time-Trigger bezeichnet werden. Jedoch können im
Normalbetrieb oder Systemlevelbetrieb auftretende transiente Störungen an den zu schützenden Anschlüssen eine unerwünschte Triggerung auslösen. Ein Triggerelement, das für den Systemlevelschutz geeignet ist, ist beispielsweise dazu eingerichtet, ein Überschreiten einer vorbestimmten Schwellenspannung zwischen den zu überwachenden Anschlüssen zu detektieren und beim Überschreiten der Schwellenspannung eine Triggerung auszulösen. Ein derartiges Triggerelement spricht dabei üblicherweise nicht bei kurzen Spannungsspitzen an und ist aus diesem Grund weniger für einen Chiplevelschutz geeignet.
In Figur 9 ist ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen dargestellt, welche eine Ableitstruktur ESDl mit zwei Steuereingängen zur Zuführung eines ersten und eines zweiten Steuersignals TENl, TEN2 aufweist. Die Steuersignale TENl, TEN2 werden von einer Steuerschaltung CTRL abgegeben.
Die Ableitstruktur ESDl weist beispielsweise ein Ableitelement, ein erstes Triggerelement, das für einen Chiplevelschutz geeignet ist, und ein zweites Triggerelement, das für einen Systemlevelschutz geeignet ist, auf, die aus Übersichtsgründen hier nicht dargestellt sind. Beispielsweise kann das erste Triggerelement durch das erste Steuersignal TENl aktiviert beziehungsweise deaktiviert werden. Dementsprechend lässt sich auch das zweite Triggerelement durch das zweite Steuersignal TEN2 aktivieren beziehungsweise deaktivieren. Die Steuerschaltung CTRL kann somit in Abhängigkeit eines benötigten Schutzes, nämlich eines Chiplevelschutzes oder eines Systemlevelschutzes, das entsprechende Triggerelement aktivieren und das andere Triggerelement deaktivieren. Im Falle einer Triggerung des aktivierten Triggerelements wird das entsprechende Triggersignal zur Ansteuerung des Ableitelements verwendet beziehungsweise weiter geleitet. Anders ausgedrückt kann das Ableitelement in Abhängigkeit des Triggersignals den ersten und den zweiten Anschluss Kl, K2 elektrisch koppeln, um die elektrostatische Entladung abzuleiten .
Das erste Triggerelement ist beispielsweise dazu eingerichtet, in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen erstem und zweitem Anschluss Kl, K2 ein erstes Triggersignal abzugeben, während das zweite Triggerelement eingerichtet ist, in Abhängigkeit einer vorbestimmten Schwellen- Spannung zwischen dem ersten und zweiten Anschluss ein zweites Triggersignal abzugeben. Das erste und zweite Triggerelement können jeweils durch ein erstes und ein zweites schaltbares Element aktiviert beziehungsweise deaktiviert werden, wobei die schaltbaren Elemente durch die Steuersignale TENl, TEN2 gesteuert werden.
Für eine Schaltungsanordnung gemäß diesem Ausführungsbeispiel kann es sinnvoll sein, als Ableitelement einen PNP-Transis- tor, einen p-Kanal-Feldeffekttransistor, eine Zenerdiode oder allgemein ein Element mit einer Spannungs-Stromkennlinie einzusetzen, die keinen Spannungsrücksprung aufweist. Eine Bestimmung eines Betriebszustands der zu schützenden Schaltung kann beispielsweise durch Auswertung eines durchschnittlichen Potentialunterschieds zwischen dem ersten und dem zweiten An- Schluss Kl, K2 erfolgen. Somit kann anhand des durchschnittlichen Potentialunterschieds bestimmt werden, ob ein Chiplevelschutz oder ein Systemlevelschutz benötigt wird.
Figur 10 zeigt ein weiteres Ausführungsbeispiel einer derar- tigen Schaltungsanordnung, das auf dem Ausführungsbeispiel in Figur 9 basiert. Dabei umfasst die Schaltungsanordnung ein erstes Triggerelement TRI und ein zweites Triggerelement TR2, die jeweils elektrisch mit dem ersten und dem zweiten An- Schluss Kl, K2 zur Überwachung der Potentialverhältnisse elektrisch verbunden sind. Ferner sind ein erstes und ein zweites schaltbares Element SWl, SW2 vorgesehen, die in diesem Ausführungsbeispiel als UND-Glieder ausgeführt sind. Ein jeweils erster Eingang der UND-Glieder SWl, SW2 ist zur Zuführung eines entsprechenden Steuersignals TENl, TEN2 von der Steuerschaltung CTRL eingerichtet, während ein jeweiliger zweiter Eingang mit entsprechenden Triggerausgängen TAI, TA2 des ersten und zweiten Triggerelements TRI, TR2 gekoppelt ist. Ausgänge der UND-Glieder SWl, SW2 sind mit einem ODER- Glied OR gekoppelt, dessen Ausgang mit einem Triggereingang des Ableitelements DEl gekoppelt ist. Ein Widerstand RPU koppelt den Triggereingang des Ableitelements DEl mit dem zweiten Anschluss K2.
In einem Systemlevelbetriebszustand wird das erste Steuersignal TENl auf einen logischen LOW-Zustand gesetzt, wodurch am Ausgang des ersten UND-Glieds SWl dauerhaft ebenfalls ein LOW-Signal abgegeben wird, unabhängig von einem ersten Trig- gersignal, das am ersten Triggerausgang TAI abgegeben wird. Dem entsprechend wird das zweite Steuersignal TEN2 auf einen HIGH-Zustand gesetzt, so dass am Ausgang des zweiten UND- Glieds SW2 ein mögliches zweites Triggersignal am zweiten Triggerausgang TA2 ausgangsseitig weitergeleitet wird. Durch das ODER-Glied OR kann ein weitergeleitetes Triggersignal an den Triggereingang T des Ableitelements DEl geführt werden, um eine leitende Verbindung der Anschlüsse Kl, K2 zu bewirken .
Wenn jedoch von der Steuerschaltung CTRL ein Chiplevel- Betriebszustand detektiert wird, wird das erste Steuersignal TENl auf einen HIGH-Zustand und das zweite Steuersignal TEN2 auf einen LOW-Zustand gesetzt, so dass ein erstes Triggersig- nal des ersten Triggerelements TRI weitergeleitet werden kann, während ein zweites Triggersignal des zweiten Triggerelements TR2 vom zweiten UND-Glied SW2 blockiert wird.
Figur 11 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung, die auf dem in Figur 9 dargestellten Ausführungsbeispiel basiert. Das erste und zweite schaltbare Element SWl, SW2 sind in diesem Ausführungsbeispiel als Inverter ausgeführt, denen entsprechend eingangsseitig das erste und zweite Steuersignal TENl, TEN2 zugeführt wird. Die Inverter SWl, SW2 sind jeweils an einem Anschluss mit dem ersten An- schluss Kl und an einem weiteren Anschluss mit einem jeweiligen Transistor Nl, N2 gekoppelt, deren Steuereingang an einen der Triggerausgänge TAI, TA2 angeschlossen ist. Ausgänge der Inverters SWl, SW2 sind mit dem Triggereingang T des Ableitelements DEl gekoppelt.
Die Transistoren Nl, N2 können durch entsprechende Triggersignale des ersten und zweiten Triggerelements TRI, TR2 auf- gesteuert werden. Im Falle eines Systemlevelbetriebszustands ist das erste Steuersignal TENl wiederum auf einen LOW- Zustand gesetzt, wodurch der Ausgang des ersten Schaltelements SWl auf das Potential am ersten Anschluss Kl gezogen wird. Damit können keine Triggersignale über den ersten Tran- sistor Nl an das Ableitelement DEl weitergeleitet werden. Die erste Triggereinrichtung TRI ist entsprechend deaktiviert. Gleichzeitig wird in diesem Fall das zweite Steuersignal TEN2 wiederum auf einen logischen HIGH-Zustand gesetzt, wodurch der zweite Inverter SW2 zwar nach unten, in Richtung des Po- tentials am zweiten Anschluss K2 gezogen wird, das Ausgangspotential des Inverters SW2 aber wegen des Widerstands RPU auf dem Potential des ersten Anschlusses Kl bleibt. Sobald der zweite Transistor N2 durch ein Triggersignal am Trigger- ausgang TA2 des zweiten Triggerelements TR2 aktiviert beziehungsweise durchgesteuert wird, wird das Potential am Ausgang des zweiten Inverters SW2 auf das Potential des zweiten Anschlusses K2 gezogen, wodurch es zu einer Triggerung des Ab- leitelements DEl kommt.
Somit sind das erste Triggerelement TRI deaktiviert und das zweite Triggerelement TR2 aktiviert. Bei einem entsprechenden Vertauschen der logischen Zustände der Steuersignale TENl, TEN2 kann somit das erste Triggerelement TRI aktiviert und das zweite Triggerelement TR2 deaktiviert werden, entsprechend einem Schutz für einen Chiplevelbetriebszustand.
Figur 12 zeigt ein alternatives Ausführungsbeispiel einer Schaltungsanordnung, welches wiederum auf dem Ausführungsbeispiel in Figur 9 basiert. Hierbei sind an den entsprechenden Triggerausgängen TAI, TA2 als Transistoren ausgeführte schaltbare Elemente SWl, SW2 vorgesehen, welche die Triggerausgänge TAI, TA2 mit dem zweiten Anschluss K2 koppeln. Das erste und zweite schaltbare Element SWl, SW2 werden über die Steuersignale TENl, TEN2 angesteuert. In Abhängigkeit des Schaltzustands der schaltbaren Elemente SWl, SW2 kann ein jeweiliges Triggersignal des ersten und zweiten Triggerelements TRI, TR2 zur Steuerung von n-Kanal-Feldeffekttransistoren Nl, N2 verwendet werden, deren Ausgänge mit dem Triggereingang T des Ableitelements DEl gekoppelt sind. Wenn eines der schaltbaren Elemente SWl, SW2 in einem leitenden Zustand ist, liegt somit das Potential am Steuereingang des entsprechenden Transistors Nl, N2 auf dem Potential des zweiten Anschlusses K2, so dass eine Aufsteuerung des jeweiligen Transistors Nl, N2 nicht möglich ist. Eine Aktivierung beziehungsweise Deaktivierung des ersten und zweiten Triggerelements TRI, TR2 erfolgt somit in Abhängigkeit eines Schaltzustands der schalt- baren Elemente SWl, SW2. Die Transistoren der schaltbaren Elemente SWl, SW2 können in diesem Fall für eine kleine Strombelastung ausgelegt werden und weisen deshalb einen geringen Platzbedarf in einer integrierten Schaltung auf.
Figur 13 zeigt ein Ausführungsbeispiel von Triggerelementen TRI, TR2, welche basierend auf dem Prinzip des in Figur 9 dargestellten Ausführungsbeispiels durch Steuersignale TENl, TEN2 aktiviert beziehungsweise deaktiviert werden können. Das erste Triggerelement TRI umfasst eine Serienschaltung eines Kondensators Cl und eines Widerstands Rl sowie ein Verstärkerelement Al, das eingangsseitig mit dem Verbindungsknoten des Widerstands Rl und des Kondensators Cl verbunden ist. Ein Ausgang des Verstärkerelements Al bildet den ersten Trigger- ausgang TAI beziehungsweise ist mit dem ersten Triggerausgang TAI gekoppelt. Das zweite Triggerelement TR2 umfasst eine Serienschaltung einer Zenerdiode Z2 und eines Widerstands R2, die zwischen den ersten und zweiten Anschluss Kl, K2 geschaltet sind. An einen Verbindungsknoten der Zenerdiode Z2 und des Widerstands R2 ist ähnlich wie im ersten Triggerelement TRI ein zweites Verstärkerelement A2 angeschlossen, dessen Ausgang den zweiten Triggerausgang TA2 bildet beziehungsweise mit diesem gekoppelt ist.
Das erste Triggerelement TRI ist durch die RC-Serienschaltung der Elemente Rl, Cl geeignet, einen vorbestimmten Spannungsanstieg zwischen dem ersten und zweiten Anschluss Kl, K2 zu detektieren und ein entsprechendes Triggersignal abzugeben. Das erste Triggerelement TRI eignet sich aus diesem Grund insbesondere für einen Chiplevelbetriebszustand. Eine Zeitdauer eines zu detektierenden Spannungsanstiegs kann beispielsweise durch entsprechende Dimensionierung des Kondensators Cl und/oder des Widerstands Rl erfolgen. Das zweite Triggerelement TR2 ist durch die Serienschaltung der Zenerdiode Z2 und des Widerstands R2 geeignet, in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss ein zweites Triggersignal ab- zugeben. Die Schwellenspannung wird dabei insbesondere durch die Durchbruchspannung der Zenerdiode Z2 bestimmt. Das zweite Triggerelement TR2 eignet sich daher insbesondere für einen Systemlevelbetriebszustand, bei dem die Schaltungsanordnung eingebaut beziehungsweise in Betrieb genommen ist.
Jeweils parallel zu den Widerständen Rl, R2 des ersten und zweiten Triggerelements TRI, TR2 ist ein als Transistor ausgeführtes schaltbares Element SWl, SW2 vorgesehen, das in Abhängigkeit des ersten beziehungsweise zweiten Steuersignals TENl, TEN2 steuerbar ist. Die Triggerausgänge TAI, TA2 sind beispielsweise mit einem Triggereingang eines hier nicht dargestellten Ableitelements DEl gekoppelt. Die Steuersignale TENl, TEN2 können, mit Verweis auf Figur 9, von einer entsprechenden Steuerschaltung CTRL bereitgestellt werden.
Bei einem HIGH-Zustand eines der Steuersignale TENl, TEN2 wird das entsprechende schaltbare Element SWl, SW2 durchgesteuert, so dass der jeweilige Widerstand Rl, R2 überbrückt ist. In diesem Fall ist ein dynamisches Aufsteuern des jewei- ligen Triggerelements TRI, TR2 nicht mehr möglich. Somit kann wiederum durch entsprechende Ansteuerung der schaltbaren Elemente SWl, SW2 eine Aktivierung beziehungsweise Deaktivierung des ersten und zweiten Triggerelements TRI, TR2 erfolgen.

Claims

Patentansprüche
1. Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, aufweisend - eine erste Ableitstruktur (ESDl) mit einem ersten Ableitelement (DEl) und einem ersten schaltbaren Element (SWl); eine zweite Ableitstruktur (ESD2) mit einem zweiten Ableitelement (DE2) ; wobei das erste Ableitelement (DEl) eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (Kl, K2) abzuleiten; wobei das erste schaltbare Element (SWl) einen ersten und einen zweiten Schaltzustand einnehmen kann, wobei die Funktion des Ableitens der elektrostatischen Entladung des ersten Ableitelements (DEl) durch den ersten Schaltzustand des ersten schaltbaren Elements (SWl) aktiviert wird und durch den zweiten Schaltzustand des ersten schaltbaren Elements (SWl) deaktiviert wird; und wobei das zweite Ableitelement (DE2) den ersten Anschluss (Kl) mit dem zweiten Anschluss (K2) koppelt und wenigstens eines der folgenden umfasst: einen pnp-Transistor; einen p-Kanal-Feldeffekttransistor; eine Zenerdiode; - ein Element mit einer Spannungs-Strom-Kennlinie, die keinen Spannungsrücksprung aufweist.
2. Schaltungsanordnung nach Anspruch 1, bei der eine Serienschaltung des ersten Ableitelements (DEl) und des ersten schaltbaren Elements (SWl) den ersten Anschluss (Kl) mit dem zweiten Anschluss (K2) koppelt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, bei dem das erste Ableitelement (DEl) wenigstens eines der folgenden umfasst: einen npn-Transistor; - einen n-Kanal-Feldeffekttransistor; einen Thyristor; oder ein Element mit einer Spannungs-Strom-Kennlinie, die einen
Spannungsrücksprung aufweist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der das erste schaltbare Element (SWl) als einmalig schaltbares Element ausgebildet ist.
5. Schaltungsanordnung nach Anspruch 4, bei der das einmalig schaltbare Element eine Schmelzsicherung umfasst .
6. Schaltungsanordnung nach Anspruch 4 oder 5, bei der die erste Ableitstruktur (ESDl) eine Überbrückungs- Schaltung (BR) aufweist, die an das erste schaltbare Element (SWl) angeschlossen ist und in Abhängigkeit eines Steuersignals den ersten und zweiten Anschluss (Kl, K2) über das erste schaltbare Element (SWl) koppelt.
7. Schaltungsanordnung nach Anspruch 4 oder 5, bei der das erste Ableitelement (DEl) einen Steuereingang (Tl) zur Zuführung eines Steuersignals aufweist, in dessen Abhängigkeit das erste Ableitelement (DEl) leitend steuerbar ist .
8. Schaltungsanordnung nach Anspruch 1 oder 2, bei der der erste und zweite Anschluss (Kl, K2) über eine Serienschaltung des zweiten Ableitelements (DE2) und eines zweiten schaltbaren Elements (SW2) gekoppelt sind, und bei der die Schaltungsanordnung eine Steuerschaltung (CTRL) aufweist, die eingerichtet ist, über eine Ansteuerung des ersten und zweiten schaltbaren Elements (SWl, SW2) jeweils ein Ab- leitelement aus der Menge des ersten und zweiten Ableitelements (DEl, DE2) zu aktivieren und das jeweils andere Ableitelement zu deaktivieren.
9. Schaltungsanordnung nach Anspruch 8, bei dem das erste und/oder das zweite schaltbare Element
(SWl, SW2) ein Transmission Gate oder einen p-Kanal-Feldef- fekttransistor umfasst.
10. Schaltungsanordnung zum Schutz vor elektrostatischen Ent- ladungen, aufweisend eine Ableitstruktur (ESDl) mit einem Ableitelement (DEl), das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (Kl, K2) abzuleiten; - ein erstes Triggerelement (TRI), das eingerichtet ist, in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss (Kl, K2) ein erstes Triggersignal abzugeben; ein zweites Triggerelement, das eingerichtet ist, in Ab- hängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss (Kl, K2) ein zweites Triggersignal abzugeben; ein erstes und ein zweites schaltbares Element (SWl, SW2), die jeweils einen ersten und einen zweiten Schaltzustand einnehmen können; und eine Steuerschaltung (CTRL) , die eingerichtet ist, über eine Ansteuerung des ersten und zweiten schaltbaren EIe- ments (SWl, SW2) eine Funktion des ersten und zweiten Triggerelements (TRI, TR2) zu aktivieren; wobei das Ableitelement (DEl) dazu eingerichtet ist, in Abhängigkeit des ersten und/oder des zweiten Triggersig- nals den ersten und zweiten Anschluss (Kl, K2) zu koppeln.
11. Schaltungsanordnung nach Anspruch 10, bei der das Ableitelement (DEl) wenigstens eines der folgenden umfasst: - einen pnp-Transistor; einen p-Kanal-Feldeffekttransistor; eine Zenerdiode; oder ein Element mit einer Spannungs-Strom-Kennlinie, die keinen Spannungsrücksprung aufweist.
12. Schaltungsanordnung nach Anspruch 10 oder 11, bei dem die Steuerschaltung (CTRL) dazu eingerichtet ist, eine Funktion des ersten und zweiten Triggerelements (TRI, TR2) in Abhängigkeit eines durchschnittlichen Potentialunter- schieds zwischen dem ersten und zweiten Anschluss (Kl, K2) zu aktivieren und/oder zu deaktivieren.
13. Verfahren zum Betreiben einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, umfassend - Bereitstellen der Schaltungsanordnung mit einem ersten und einem zweiten Ableitelement (DEl, DE2), die jeweils eingerichtet sind, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (Kl, K2) abzuleiten, wobei die Ableitfunktion des zweiten Ableitelements (DE2) dauerhaft aktiviert ist oder in Abhängigkeit eines
Aktivierungszustands der Ableitfunktion des ersten Ableitelements (DEl) aktiviert oder deaktiviert wird; Bestimmen eines Betriebszustands der Schaltungsanordnung; und
Aktivieren und/oder Deaktivieren einer Ableitfunktion des ersten Ableitelements (DEl) in Abhängigkeit des bestimmten Betriebszustands.
14. Verfahren nach Anspruch 13, bei dem das Aktivieren und/oder Deaktivieren über ein schaltbares Element (SWl) erfolgt, das in einer Serienschaltung mit dem ersten Ableitelement (DEl) den ersten Anschluss (Kl) mit dem zweiten Anschluss (K2) koppelt.
15. Verfahren nach Anspruch 13 oder 14, bei dem das Deaktivieren einer Ableitfunktion des ersten Ab- leitelements (DEl) irreversibel erfolgt.
16. Verfahren zum Betreiben einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, umfassend
Bereitstellen der Schaltungsanordnung mit einem Ableitele- ment (DEl), das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (Kl, K2) abzuleiten;
Erzeugen eines ersten Triggersignals in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss (Kl, K2);
Erzeugen eines zweiten Triggersignals in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss (Kl, K2);
Bestimmen eines Betriebszustands der Schaltungsanordnung; und
Weiterleiten des ersten Triggersignals, wenn beim Bestimmen ein erster Betriebszustand bestimmt wird, und Weiter- leiten des zweiten Triggersignals, wenn beim Bestimmen ein zweiter Betriebszustand bestimmt wird; wobei das Ableitelement (DEl) mit dem weitergeleiteten
Triggersignal angesteuert wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, bei dem beim Bestimmen des Betriebszustands ein durchschnittlicher Potentialunterschied zwischen dem ersten und zweiten Anschluss (Kl, K2) ausgewertet wird.
PCT/EP2008/061035 2007-08-29 2008-08-22 Schaltungsanordnung zum schutz vor elektrostatischen entladungen und verfahren zum betreiben einer solchen WO2009027348A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/675,833 US9351385B2 (en) 2007-08-29 2008-08-22 Circuit arrangement for protection from electrostatic discharges and method for operating same
US14/261,393 US9265134B2 (en) 2007-08-29 2014-04-24 Circuit arrangement for protection against electrostatic discharges and a method for operating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007040875.9 2007-08-29
DE102007040875.9A DE102007040875B4 (de) 2007-08-29 2007-08-29 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/675,833 A-371-Of-International US9351385B2 (en) 2007-08-29 2008-08-22 Circuit arrangement for protection from electrostatic discharges and method for operating same
US14/261,393 Division US9265134B2 (en) 2007-08-29 2014-04-24 Circuit arrangement for protection against electrostatic discharges and a method for operating same

Publications (2)

Publication Number Publication Date
WO2009027348A2 true WO2009027348A2 (de) 2009-03-05
WO2009027348A3 WO2009027348A3 (de) 2009-05-07

Family

ID=39967261

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/061035 WO2009027348A2 (de) 2007-08-29 2008-08-22 Schaltungsanordnung zum schutz vor elektrostatischen entladungen und verfahren zum betreiben einer solchen

Country Status (3)

Country Link
US (2) US9351385B2 (de)
DE (1) DE102007040875B4 (de)
WO (1) WO2009027348A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744318A (zh) * 2014-01-22 2014-04-23 刘德水 一种开关控制系统

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693148B2 (en) * 2009-01-08 2014-04-08 Micron Technology, Inc. Over-limit electrical condition protection circuits for integrated circuits
US9520486B2 (en) 2009-11-04 2016-12-13 Analog Devices, Inc. Electrostatic protection device
US8861158B2 (en) * 2010-04-21 2014-10-14 Cypress Semiconductor Corporation ESD trigger for system level ESD events
EP2580779A1 (de) * 2010-06-09 2013-04-17 Analog Devices, Inc. Vorrichtung und verfahren für den schutz von elektronischen schaltungen
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US20120250206A1 (en) * 2011-03-30 2012-10-04 General Electric Company Compact residual current breaker with overcurrent protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8724268B2 (en) 2011-08-30 2014-05-13 Micron Technology, Inc. Over-limit electrical condition protection circuits and methods
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US9224724B2 (en) 2012-05-30 2015-12-29 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional ESD device
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
EP3107121B1 (de) * 2015-06-16 2018-02-21 Nxp B.V. Schutzschaltung vor elektrostatischen entladungen für stromschienen
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
TWI708239B (zh) * 2018-05-22 2020-10-21 聯詠科技股份有限公司 顯示器儀器及其資料驅動積體電路
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
TWI737961B (zh) 2019-01-30 2021-09-01 晶喬科技股份有限公司 整合式多功能晶片
CN111564427B (zh) * 2019-02-14 2022-04-29 晶乔科技股份有限公司 整合式多功能芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19740949A1 (de) * 1996-12-31 1998-07-02 Lg Semicon Co Ltd Schutzschaltung gegen elektrostatische Entladung
US6040733A (en) * 1995-08-07 2000-03-21 Micron Technology, Inc. Two-stage fusible electrostatic discharge protection circuit
WO2001047017A1 (en) * 1999-12-22 2001-06-28 Koninklijke Philips Electronics N.V. Integrated circuit with removable esd protection
US6654304B1 (en) * 2002-06-25 2003-11-25 Analog Devices, Inc. Poly fuse trim cell
US20040190208A1 (en) * 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
EP1879229A1 (de) * 2006-07-13 2008-01-16 STMicroelectronics S.r.l. Verbesserte Schutzvorrichtung vor elektrostatischen Entladungen (ESD)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975798A (en) * 1989-09-05 1990-12-04 Motorola Inc. Voltage-clamped integrated circuit
US5821572A (en) * 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
TW359025B (en) * 1997-10-07 1999-05-21 Winbond Electronics Corp Static discharge protection circuit having silicon control rectifier
US6424510B1 (en) 2000-04-28 2002-07-23 Exar Corporation ESD structure for IC with over-voltage capability at pad in steady-state
WO2002075892A1 (en) * 2001-03-16 2002-09-26 Sarnoff Corporation Electrostatic discharge protection structures having high holding current for latch-up immunity
TW488056B (en) * 2001-04-24 2002-05-21 Vanguard Int Semiconduct Corp Two-staged ESD protection circuit with accelerated conduction of the secondary stage
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
TW502428B (en) * 2001-09-03 2002-09-11 Faraday Tech Corp Electrostatic discharge protection circuit for power source terminal with dual trigger voltages
TW518738B (en) * 2001-09-24 2003-01-21 Faraday Tech Corp Chip with built-in CMOS having whole-chip ESD protection circuit with low capacitance
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection
US7187530B2 (en) 2002-12-27 2007-03-06 T-Ram Semiconductor, Inc. Electrostatic discharge protection circuit
JP3901671B2 (ja) * 2003-08-19 2007-04-04 松下電器産業株式会社 半導体集積回路装置
US20050111150A1 (en) * 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
EP1714321B1 (de) * 2004-02-13 2010-05-12 Austriamicrosystems AG Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102004029008A1 (de) 2004-06-16 2006-01-05 Austriamicrosystems Ag Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur und Verfahren zu ihrem Betrieb
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040733A (en) * 1995-08-07 2000-03-21 Micron Technology, Inc. Two-stage fusible electrostatic discharge protection circuit
DE19740949A1 (de) * 1996-12-31 1998-07-02 Lg Semicon Co Ltd Schutzschaltung gegen elektrostatische Entladung
WO2001047017A1 (en) * 1999-12-22 2001-06-28 Koninklijke Philips Electronics N.V. Integrated circuit with removable esd protection
US6654304B1 (en) * 2002-06-25 2003-11-25 Analog Devices, Inc. Poly fuse trim cell
US20040190208A1 (en) * 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
EP1879229A1 (de) * 2006-07-13 2008-01-16 STMicroelectronics S.r.l. Verbesserte Schutzvorrichtung vor elektrostatischen Entladungen (ESD)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103744318A (zh) * 2014-01-22 2014-04-23 刘德水 一种开关控制系统

Also Published As

Publication number Publication date
US20110110004A1 (en) 2011-05-12
US20140233145A1 (en) 2014-08-21
US9265134B2 (en) 2016-02-16
WO2009027348A3 (de) 2009-05-07
DE102007040875B4 (de) 2017-11-16
US9351385B2 (en) 2016-05-24
DE102007040875A1 (de) 2009-03-05

Similar Documents

Publication Publication Date Title
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE60130146T2 (de) Esd-schutzeinrichtungen
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102008031029B4 (de) Elektronisches Bauelement mit einer Schutzschaltung für eine lichtemittierende Vorrichtung
DE10158790B4 (de) Halbleiterschutzschaltung
DE102016114740B3 (de) Elektronische Sicherung für eine elektrische Last in einem Bordnetz eines Kraftfahrzeugs
DE102017104522A1 (de) Vorrichtung und Verfahren für aktiv gesteuerten Schutz vor transienter Überlastung mit Falsch-Bedingung-Abschaltung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE112008002348B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung derselben
DE102008054502A1 (de) ESD Schutzschaltung
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
EP1676350B1 (de) Aktive schutzschaltungsanordnung
DE112018003410T5 (de) Kurzschlussschutzschaltung für ein Halbleiterschaltelement
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE102008006963B4 (de) ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion
DE102004004789B3 (de) ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
DE102011109596B4 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
EP3098850B1 (de) Schutzschaltung und verfahren zum schutz einer schaltung
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
EP4254797A2 (de) Vorrichtung und verfahren zur verhinderung eines substratstroms in einem ic-halbleitersubstrat
WO2011023806A1 (de) Halbleiterkörper mit einer anschlusszelle
DE60220828T2 (de) Gegenüber polaritätsumkehr tolerante elektrische schaltung zum esd-schutz
DE3435324C2 (de)
DE102004029008A1 (de) Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur und Verfahren zu ihrem Betrieb

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08787433

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08787433

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 12675833

Country of ref document: US