DE102008054502A1

DE102008054502A1 - ESD Schutzschaltung

Info

Publication number: DE102008054502A1
Application number: DE102008054502A
Authority: DE
Inventors: Giovanni Galli; Maurizio Galvano
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-12-18
Filing date: 2008-12-10
Publication date: 2009-07-02
Also published as: US20090154035A1

Abstract

Ein Beispiel der Erfindung bezieht sich auf eine Schaltungsanordnung mit einer ESD-Schutzschaltung zum Schutz eines Schaltungsknotens der Schaltungsanordnung vor einer elektrostatischen Entladung. Die Schaltungsanordnung umfasst eine Steuerschaltung, die dazu ausgebildet ist, die ESD-Schutzschaltung zu deaktivieren als Reaktion auf ein Statussignal, das den Betriebsmodus der Schaltungsanordnung repräsentiert.

Description

Die Erfindung betrifft das Gebiet der Schutzschaltungen vor elektrostatischen Entladungen (engl. electrostatic discharge, kurz ESD) zum Schutz von Anschluss-Pins integrierter Schaltungen (ICs).
Ein plötzlicher und vorübergehender Stromfluss aufgrund einer elektrostatischen Entladung ist eine häufige Ursache von Fehlfunktionen in integrierten Schaltkreisen. Um integrierte Schaltkreise vor Zerstörung oder Schädigung zu schützen, sind manche Schaltungsknoten, insbesondere diese, die mit externen Pins des IC-Gehäuses verbunden sind, durch eine ESD-Schutzschaltung geschützt, welche die Spannung (bzw. das Potential) des zu schützenden Knotens auf einen bestimmten Maximalwert begrenzt und einen Strompfad mit niedrigem Widerstand bereitstellt, um die elektrischen Ladungsträger der elektrostatischen Entladung (ESD-Ereignis) abzuführen.
In CMOS-Bauteilen sind ESD-Schultzschaltungen oft als gcNMOS ("gate coupled NMOS") Strukturen implementiert. Eine gcNMOS-Komponente umfasst einen n-Kanal-MOS-Transistor mit einer Drain-Elektrode, die mit dem zu schützenden Schaltungsknoten verbunden ist, einer Source-Elektrode, die mit Massepotential verbunden ist, und eine Gate-Elektrode, die über einen einfachen passiven Hochpassfilter mit dem zu schützenden Schaltungsknoten verbunden ist. Der Hochpassfilter ist derart ausgebildet, dass im Falle eines ESD-Ereignisses die Gate-Elektrode über den Hochpass ausreichend geladen wird, um den gcNMOS-Transistor einzuschalten und den elektrischen Strom der elektrostatischen Entladung abzuführen.
ESD-Schutzschaltungen mit gcNMOS-Strukturen arbeiten zufriedenstellend, wenn die Spannungsgradienten der Signale in der zu schützenden Schaltung während des normalen Betriebs der Schaltung signifikant kleiner sind als Spannungsgradienten während eines ESD-Ereignisses. In modernen integrierten Schaltungen, wie zum Beispiel Schaltwandler, sind jedoch die Spannungsgradienten während des Einschaltens und während des normalen Betriebs ungefähr gleich hoch wie während eines ESD-Ereignisses. Als Folge würde eine gcNMOS-ESD-Schutzschaltung auch während des normalen Betriebs der integrierten Schaltung aktiviert werden und Strom von dem zu schützenden Schaltungsknoten (gegen Massepotential) abführen.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, einen verbesserten Schutz vor elektrostatischen Entladungen, der auch für moderne, schnellschaltende integrierte Schaltungen geeignet ist, zur Verfügung zu stellen.
Diese Aufgabe wird durch die Schaltungsanordnungen gemäß der Ansprüche 1 und 9 und durch das Verfahren gemäß Anspruch 14 gelöst. Weitere Ausführungsbeispiele der Erfindung sind Gegenstand der abhängigen Ansprüche.
Ein Beispiel der Erfindung bezieht sich auf eine Schaltungsanordnung mit einer ESD-Schutzschaltung zum Schutz eines Schaltungsknotens der Schaltungsanordnung vor einer elektrostatischen Entladung. Die Schaltungsanordnung umfasst eine Steuerschaltung, die dazu ausgebildet ist, die ESD-Schultzschaltung zu deaktivieren als Reaktion auf ein Statussignal, das den Betriebsmodus der Schaltungsanordnung repräsentiert.
Ein anderes Beispiel der Erfindung bezieht sich ebenfalls auf eine Schaltungsanordnung mit einer ESD-Schutzschaltung zum Schutz eines Schaltungsknotens der Schaltungsanordnung vor einer elektrostatischen Entladung. Die ESD-Schutzschaltung umfasst: einen Feldeffekttransistor mit einem ersten Lastanschluss, einem zweiten Lastanschluss und einem Gateanschluss, wobei der erste Lastanschluss mit dem Schaltungsknoten und der zweite Lastanschluss mit einem Referenzpotential verbun den sind; ein kapazitives Element, das zwischen den ersten Lastanschluss und den Gateanschluss geschaltet ist; ein resistives Element, das zwischen den zweiten Lastanschluss und den Gateanschluss geschaltet ist; einen Halbleiterschalter, der zwischen den zweiten Lastanschluss und den Gateanschluss geschaltet ist; und eine Steuereinheit zum ansteuern des Halbleiterschalters, der ein Statussignal zugeführt ist und die dazu ausgebildet ist, den Halbleiterschalter eine Verzögerungszeit, nach der das Statussignal empfangen wurde, zu schließen, wobei das Statussignal den normalen Betrieb der Schaltungsanordnung anzeigt.
Die Erfindung wird anhand der folgenden Figuren näher erläutert:
1 zeigt einen Schaltplan einer gate coupled NMOS-Struktur zum Schutz eines Eingangs vor elektrostatischen Entladungen.
2 zeigt die Anwendung einer integrierten Treiberschaltung zur Ansteuerung einer Halbbrücke eines Schaltwandlers.
3 zeigt eine neue ESD-Schutzschaltung in der integrierten Treiberschaltung aus 2 zum Schutz des Bootstrap-Versorgungsgins vor ESD-Ereignissen.
4 zeigt eine Möglichkeit der Implementierung des Beispiels aus 3 detaillierter.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche Komponenten bzw. Signale mit gleicher Bedeutung.
1 zeigt eine ESD-Schutzschaltung 110 mit einem Gate coupled NMOS-Transistor M_P. Die ESD-Schutzschaltung 110 ist mit einem Schaltungsknoten P verbunden, um diesen vor elektrostatischen Entladungen (ESD-Ereignisse) zu schützen. Der geschützte Knoten P kann zum Beispiel ein externer Pin eines IC-Gehäuses sein. Der NMOS-Transistor M_P umfasst eine Drain-Elektrode, die mit dem Schaltungsknoten P verbunden ist, eine Source-Elektrode, die mit einem Referenzpotential, zum Beispiel Massepotential GND, verbunden ist, und eine Gate-Elektrode, die mit dem Schaltungsknoten P über einen Kondensator C_G und mit der Source-Elektrode über einen Widerstand R_G verbunden ist. Der Kondensator C_G und der Widerstand R_G bilden einen passiven RC-Hochpass, der die Gate-Elektrode an den Schaltungsknoten P koppelt. Die Schaltungselemente, die innerhalb des strichpunktierten Rechtecks gezeichnet sind, sind ein parasitärer Bipolartransistor T_P, welcher immer in einem MOSFET vorhanden ist, eine Diode D_BC, die die Basis-Kollektordiode des parasitären Bipolartransistors T_P darstellt, und ein Widerstand R_W, der den Basiswiderstand des parasitären Bipolartransistors T_P repräsentiert. Wenn die Gate-Elektrode des gcNMOS geladen wird und die ESD-Schutzschaltung den Strom einer elektrostatischen Entladung (eines ESD-Ereignisses) abzuführen beginnt, kann der parasitäre Bipolartransistor ebenfalls aktiviert werden, um einen Strompfad mit geringem Widerstand zwischen dem Schaltungsknoten P zum Massepotential GND zu bilden.
Beim Entwurf der gcNMOS-ESD-Schutzschaltung 110 aus 1 ist es wichtig, geeignete Werte für den Kondensator C_G und den Widerstand R_G zu wählen, d. h. den RC-Hochpass, der die Gate-Elektrode des gcNMOS-Transistor M_P an den Schaltungsknoten P koppelt, richtig zu dimensionieren. Dafür muss die Gatespannung V_G des gcNMOS-Transistors M_P im Falle eines ESD-Ereignisses und während des normalen Betriebes der Schaltung beachtet werden, wobei die Gatespannung als Funktion des Spannungsgradienten der Spannung V_P des Schaltungsknotens P wichtig ist. Im Allgemeinen kann die Laplace-Transformierte V_G(s) der Gatespannung V_G entsprechend der folgenden Gleichung berechnet werden:
wobei V_P(s) die Laplace-Transformierte der Spannung V_P des Schaltungsknotens P ist und damit auch die Drainspannung des MOS-Transistors M_P. Angenommen, die Spannung V_P steigt mit der Zeit rampenförmig mit einem Spannungsgradienten α an, d. h. VP(t) = α·t, (2)bzw.
In diesem Fall berechnet sich die Laplace-Transformierte V_G(s) der Gatespannung V_G gemäß der Gleichung
Die Gleichung (4) in den Zeitbereich zurücktransformiert ergibt
In modernen, schnell schaltenden Schaltungen wie zum Beispiel Schaltwandler (siehe 2) können die Spannungsgradienten während des normalen Betriebes ungefähr 1,6 kV/μs oder mehr betragen. Um sicherzustellen, dass der MOSFET M_P während des normalen Betriebes ausgeschaltet bleibt, darf die Gatespannung V_G die Threshold-Spannung des Transistors nicht übersteigen. Die Wahl V_G(10 ns) = 0,5 V kann eine geeignete Wahl sein, um den MOSFET M_P ausgeschaltet zu lassen. Für einen Spannungsgradienten α von α = 3 kV/μs und eine Kapazität C_G von C_G = 2 pF ergibt sich ein Widerstand R_G mit R_G = 80 Ω und eine Zeitkonstante R_GC_G von R_GC_G = 160 ps (Pikosekunden).
Die kurze Zeitkonstante R_GC_G = 160 ps des Hochpasses ist notwendig, um den MOSFET M_P während des normalen Schaltbetriebs des geschützten Schaltungsknotens in einem ausgeschalteten Zustand zu halten. Ein typischer elektrostatischer Entladungspuls (ESD-Puls)kann jedoch bis zu 160 ns (Nanosekunden) lange andauern. Folglich würde mit der oben genannten Dimensionierung des Hochpasses der MOSFET niemals einschalten und Strom abführen. Um den Schalter als Reaktion auf einen ESD-Puls einzuschalten, müsste für den Widerstand R_G ein Wert von R_G = 80 kΩ gewählt werden, was eine Zeitkonstante von R_GC_G = 160 ns zur Folge hat, und ungefähr der Dauer eines ESD-Pulses entspricht. Mit einer solchen Zeitkonstanten würde die ESD-Schutzschaltung permanent Strom führen, auch während des normalen Schaltbetriebes.
Als Ergebnis der obigen Überlegungen kann schlussgefolgert werden, dass übliche gcNMOS-ESD-Schutzschaltungen nicht zum Schutz des Schaltungsknotens P verwendet werden können, dessen Potential V_P während des normalen Schaltbetriebes Anstiegszeiten in einer ähnlichen Größenordnung aufweist wie die Anstiegszeit eines Standard ESD-Pulses. Als ein Beispiel der Erfindung zeigt die 3 die Anwendung einer verbesserten ESD-Schutzschaltung 110 in einer schnellschaltenden Treiberschaltung für einen Schaltwandler.
Die grundsätzliche Struktur eines Schaltwandlers ist in der 2 dargestellt. Eine Treiberschaltung 10 kontrolliert den Schaltzustand einer Halbbrücke, die einen High-Side Halbleiterschalter M_HS und einen Low-Side Halbleiterschalter M_LS umfasst. Jeder Halbleiterschalter umfasst einen Laststrompfad (z. B. Drain-Source-Pfad) und eine Steuerelektrode (z. B. Gate-Elektrode). Die Laststrompfade sind in Serie zwischen einen ersten Versorgungsspannungsanschluss, der ein Versorgungspotential V_IN von ca. 25 V bereitstellt, und einen zweiten Versorgungsspannungsanschluss, der ein Referenzpotential, z. B. Massepotential, bereitstellt, geschaltet. Der gemeinsame Schaltungsknoten der Halbleiterschalter (auch Phasen-Knoten genannt) ist mit einem Laststromkreis verbunden, der im Falle eines Schaltwandlers eine Serienschaltung einer Spule L_L und eines Kondensators C_L umfasst, wobei die Spannung über den Kondensator C_L die Ausgangsspannung V_OUT des Schaltwandlers darstellt. Eine Stromsenke symbolisiert den Laststrom I_L. Der Treiberschaltung 10 ist ein weiteres Versorgungspotential V_CC zugeführt und erzeugt Treibersignale, die an die Gate-Elektroden der Halbleiterschalter M_HS, M_LS weitergeleitet werden. Um die Treibersignale für den High-Side Halbleiterschalter zu erzeugen, wird das Spannungssignal des Phasenknotens der Halbbrücke an die Treiberschaltung 10 zurückgekoppelt. Des Weiteren wird eine Bootstrap-Versorgungsspannung an einem Bootstrap-Versorgungsanschluss der Treiberschaltung 10 mit Hilfe eines Bootstrap-Kondensators C_BT bereitgestellt, der zwischen den Bootstrap-Versorgungsanschluss P und den Phasenknoten geschaltet ist. Wenn das Potential des Phasenknotens in der Nähe des Massepotentials GND ist, wird der Bootstrap-Kondensator C_BT über die Diode D_BT geladen. Die Diode D_BT verbindet dafür den Bootstrap-Kondensator C_BT und das weitere Betriebspotential V_CC.
3 zeigt als erstes Beispiel der Erfindung eine neue ESD-Schutzschaltung 110. In dem Beispiel der 3 wird die ESD-Schutzschaltung 110 dafür verwendet, den Bootstrap-Versorgungssanschluss der Treiberschaltung 10 aus der 2 zu schützen. Dieses Beispiel ist jedoch nicht als Einschränkung zu verstehen, denn die neue ESD-Schutzschaltung 110 kann in vielen unterschiedlichen Anwendungen mit geschalteten Potentialen verwendet werden und ist speziell nützlich für den Schutz von Versorgungsanschlüssen von Halbleiterchips wie, in vorliegendem Beispiel, der Bootstrap-Versorgungsanschluss P der Treiberschaltung aus 2.
Entsprechend dem vorliegenden Beispiel ist der Anschluss P, d. h. der Schaltungsknoten, welcher gegen elektrostatische Entladungen zu schützen ist, mit dem Massepotential GND über die ESD-Schutzschaltung 110 gekoppelt. Diese leitet im Falle eines ESD-Ereignisses den elektrischen Strom, der durch die elektrostatische Entladung verursacht wird, ab. Die Treiber schaltung 10 umfasst weiter eine Steuerschaltung 120 für die ESD-Schutzschaltung 110. Die Steuerschaltung 120 ist dazu ausgebildet, die ESD-Schutzschaltung 110 in Reaktion auf ein Statussignal S_STATE, welches den Betriebsmodus der Schaltungsanordnung 10 repräsentiert, zu deaktivieren. Dieser Betriebsmodus kann zum Beispiel „Standby" (bzw. power-down) oder „Normalbetrieb" sein. Die ESD-Schutzschaltung 110 kann während des Standby-Modus der Treiberschaltung aktiv sein und deaktiviert werden, wenn die Treiberschaltung in den normalen Betriebsmodus wechselt. Die Steuerschaltung kann auch dazu ausgebildet sein, eine verzögerte Version des Statussignals S_STATE der ESD-Schutzschaltung 110 zuzuführen. Die ESD-Schutzschaltung 110 wird dann aktiviert oder deaktiviert abhängig von dem verzögerten Statussignal. Die Verzögerung soll zumindest so lang sein, wie die Breite eines Pulses eines ESD-Ereignisses. Die Verzögerung kann in dem Bereich von rund 160 bis ca. 500 ns liegen, zum Beispiel in dem Bereich von 320 bis 500 ns, um den Schaltungsknoten der Schaltungsanordnung 10 gegen ESD-Ereignisse während der ersten 160 ns des Betriebs zu schützen, d. h. während der Startup-Phase der Treiberschaltung 10. Während des normalen Betriebs, nach der Startup-Phase, wird die ESD-Schutzschaltung deaktiviert, da die Stromversorgung, (im vorliegenden Beispiel der Bootstrap-Kondensator C_BT) schon einen Strompfad mit niedrigem Widerstand (zumindest für Wechselstromsignale) zum Massepotential hin aufweist.
Das Statussignal S_STATE, d. h. die Information, ob die Treiberschaltung 10 im Standby-Modus oder im normalen Betriebsmodus ist, kann zum Beispiel von einer Unterspannungsdetektionsschaltung 130 (UVLO) erhalten werden. Dieses Signal wird dann in der Steuerschaltung 120 wie oben beschrieben verzögert. Alternativ kann auch ein Chip-Enable-Signal (nicht dargestellt) das von einer externen Schaltung empfangen wird, als Statussignal S_STATE verwendet werden oder das Statussignal S_STATE kann von einem externen Chip-Enable-Signal abgeleitet werden. Jedes andere Signal, das die gewünschte Information über den Betriebsmodus der Schaltung 10 enthält, ist jedoch auch als Statussignal S_STATE geeignet oder kann dazu verwendet werden, davon abhängig das Statussignal S_STATE zu erzeugen. Eine logische Verknüpfung von verschiedenen Signalen kann auch geeignet sein, ein Statussignal S_STATE zu erzeugen.
Die 4 zeigt das Beispiel aus 3 detaillierter. Die ESD-Schutzschaltung 110 umfasst einen Feldeffekttransistor M_P mit einem ersten Lastanschluss, einem zweiten Lastanschluss und einem Gate-Anschluss. Der erste Lastanschluss ist mit dem Schaltungsknoten P verbunden, der zweite Lastanschluss ist mit dem Referenzpotential GND gekoppelt. Die ESD-Schutzschaltung 110 umfasst weiter ein kapazitives Element C_G, das zwischen den ersten Lastanschluss und den Gate-Anschluss geschaltet ist, ein resistives Element R_G, das zwischen den zweiten Lastanschluss und den Gate-Anschluss geschaltet ist. Der Feldeffekttransistor M_P, das kapazitive Element C_G und das resistive Element R_G bilden eine sogenannte gate coupled N-MOS Struktur (gcNMOS). Ein weiterer Halbleiterschalter M₂ ist zwischen den zweiten Lastanschluss und den Gate-Anschluss des gcNMOS-Transistors M_P geschaltet. Der Halbleiterschalter M₂ kann auch als NMOS-Transistor realisiert sein und ermöglicht damit das Deaktivieren des gcNMOS-Transistors M_P und folglich das Deaktivieren der ESD-Schutzfunktionalität der ESD-Schutzschaltung 110 wie oben anhand der 3 beschrieben.
Demgemäß empfängt die Steuereinheit 120 das oben erklärte Statussignal S_STATE und steuert den Schaltzustand des Halbleiterschalters M₂. Die Steuerschaltung 120 ist dazu ausgebildet, den Halbleiterschalter M₂ eine Verzögerungszeit, nachdem das Statussignal S_STATE empfangen wurde, zu schließen. In diesem Fall zeigt das Statussignal S_STATE den normalen Betriebsmodus der Schaltungsanordnung 10 an. Wie in dem vorherigen Beispiel der 3 wird auch in diesem Beispiel der Halbleiterschalter M₂ eine kurze Zeit nachdem die Unterspannungsdetektionsschaltung angezeigt hat, dass die Treiberschaltung in einem normalen Betriebsmodus arbeitet, geschlossen. Die ESD-Schutschaltung wird dann nicht reaktiviert bevor die Treiberschaltung 10 wieder in den Standby-Modus wechselt.

Claims

Eine Schaltungsanordnung, die aufweist: eine integrierte Schaltung (10), die mit einem Schaltungsknoten (P) verbunden ist; eine ESD-Schutzschaltung (110) zum Schutz des Schaltungsknotens vor einer elektrostatischen Entladung; und eine Steuerschaltung (120), die mit der ESD-Schutzschaltung (110) verbunden und dazu ausgebildet ist, abhängig von einem Status-Signal (S_STATE), das einen Betriebsmodus der integrierten Schaltung repräsentiert, die ESD-Schutzschaltung (110) zu deaktivieren.
Die Schaltungsanordnung gemäß Anspruch 1, bei der das Status-Signal (S_STATE) ein Logik-Signal ist, das entweder einen ersten Logikpegel oder einen zweiten Logikpegel aufweist, und bei der die Steuerschaltung (120) dazu ausgebildet ist, eine verzögerte Version des Status-Signals (S_STATE) der ESD-Schutzschaltung (110) zur Verfügung zu stellen, wobei die ESD-Schutzschaltung (110) abhängig von dem verzögerten Status-Signal aktiviert oder zu deaktiviert wird.
Die Schaltungsanordnung gemäß Anspruch 1 oder 2, die weiter eine Schaltung aufweist (130), die mit der Steuerschaltung (120) verbunden ist und dieser das Status-Signal (S_STATE) zur Verfügung stellt.
Die Schaltungsanordnung gemäß Anspruch 3, bei der die Schaltung (130) eine Unterspannungsdetektionsschaltung umfasst, wobei der Logikpegel des Status-Signals (S_STATE) davon abhängt, ob die Unterspannungsdetektionsschaltung eine Unterspannung detektiert.
Die Schaltungsanordnung gemäß Anspruch 1 oder 2, bei der das Status-Signal (S_STATE) ein externes Chip-Enable-Signal umfasst, das der integrierten Schaltung (10) zugeführt ist.
Die Schaltungsanordnung gemäß Anspruch 1 oder 2, bei der das Status-Signal Signal (S_STATE) eine logische Verknüpfung von zumindest zwei externen Signalen umfasst, die der integrierten Schaltung (10) zugeführt sind.
Die Schaltungsanordnung gemäß Anspruch 1 oder 2, bei der die ESD-Schutzschaltung (110) einen gate-coupled NMOS Transistor aufweist, der eine Gate-Elektrode und eine Laststrecke umfasst, der den Schaltungsknoten (P) und einen weiteren Schaltungsknoten auf Referenzpotential verbindet.
Die Schaltungsanordnung gemäß Anspruch 7, bei der die ESD-Schutzschaltung (110) einen Halbleiterschalter (M₂) umfasst, der den weiteren Schaltungsknoten und die Gate-Elektrode des gate-coupled NMOS Transistors verbindet, wobei einem Steueranschluss des Halbleiterschalters (M₂) das verzögerte Status-Signal von der Steuerschaltung (120) zugeführt ist.
Eine ESD-Schutzschaltung zum Schutz eines Schaltungsknotens (P) einer Schaltungsanordnung vor elektrostatischen Entladungen; die ESD-Schutzschaltung weist auf: einen Feldeffekttransistor (M_P) mit einem ersten und einem zweiten Lastanschluss und einem Gate-Anschluss, wobei der erste Lastanschluss mit dem Schaltungsknoten (P) verbunden ist und dem zweiten Lastanschluss ein Referenzpotential zugeführt ist; ein kapazitives Schaltungselement (C_P), das den ersten Lastanschluss an den Gate-Anschluss koppelt; ein resistives Schaltungselement (R_P), das den zweiten Lastanschluss an den Gate-Anschluss koppelt; einen Halbleiterschalter (M₂), der den zweiten Lastanschluss mit dem Gate-Anschluss verbindet; und eine Steuerschaltung (120), die mit dem Halbleiterschalter (M₂) verbunden ist, und die dazu ausgebildet ist, den Halbleiterschalter (M₂) zu schließen eine Verzögerungszeit nach dem ein Status-Signal (S_STATE) empfangen wurde, wobei das Status-Signal (S_STATE) einen normalen Betriebsmodus der Schaltungsanordnung anzeigt.
Die ESD-Schutzschaltung gemäß Anspruch 9, die weiter eine Unterspannungsdetektionsschaltung (130) aufweist, die das Status-Signal (S_STATE) der Steuerschaltung zur Verfügung (120) stellt, wobei ein Logikpegel des Status-Signals (S_STATE) davon abhängt, ob die Unterspannungsdetektionsschaltung (130) eine Unterspannung detektiert.
Die ESD-Schutzschaltung gemäß Anspruch 9 oder 10, bei der das Status-Signal (S_STATE) ein externes Chip-Enable-Signal umfasst, das der Schaltungsanordnung zugeführt ist.
Die ESD-Schutzschaltung gemäß Anspruch 9 oder 10, bei der das Status-Signal Signal (S_STATE) eine logische Verknüpfung von zumindest zwei externen Signalen umfasst, die der Schaltungsanordnung zugeführt sind.
Die ESD-Schutzschaltung gemäß einem der Ansprüche 9 bis 12, bei der der Feldeffekttransistor (M_P) einen gate-coupled NMOS-Transistor umfasst.
Ein Verfahren zum Schützen eines Schaltungsknotens (P) einer Schaltungsanordnung vor einer elektrostatischen Entladung; das Verfahren umfasst: Bestimmen, ob die Schaltungsanordnung in einem ersten oder einem zweiten Betriebsmodus ist; Aktivieren einer ESD-Schutzschaltung, sobald die Schaltungsanordnung in einem ersten Betriebsmodus ist; und Deaktivieren der ESD-Schutzschaltung, sobald die Schaltungsanordnung in einem zweiten Betriebsmodus ist.
Das Verfahren gemäß Anspruch 14, bei dem der erste Betriebsmodus einen Ausschaltzustand umfasst und der zweite Betriebsmodus einen normalen Betriebszustand umfasst.
Das Verfahren gemäß Anspruch 14 oder 15, bei dem das Bestimmen des Betriebsmodus folgendes umfasst: Erzeugen eines Statussignals, das entweder einen ersten oder einen zweiten Logikpegel aufweist, und Verzögern des Statussignals derart, das die ESD-Schutzschaltung abhängig von dem verzögerten Statussignal aktiviert oder deaktiviert wird.
Das Verfahren nach einem der Ansprüche 14 bis 16, bei dem das Bestimmen, ob sich die Schaltungsanordnung in einem ersten oder zweiten Betriebsmodus befindet, das Auswerten einer Referenzspannung umfasst.
Das Verfahren nach Anspruch 17, bei dem das Bestimmen des Betriebsmodus folgendes umfasst: Erkennen, dass die Schaltungsanordnung in einem Ausschaltzustand ist, wenn die Referenzspannung unter einen vordefinierten Spannungspegel fällt.
Das Verfahren nach Anspruch 17 oder 18, bei dem der erste Betriebsmodus einen Ausschaltzustand und der zweite Betriebsmodus einen normalen Betriebszustand umfasst.
Das Verfahren nach einem der Ansprüche 14 bis 19, bei dem das Bestimmen, ob die Schaltungsanordnung in einem ersten oder einem zweiten Betriebsmodus ist, das Empfangen eines externen Chip-Enable-Signals umfasst.
Das Verfahren nach einem der Ansprüche 14 bis 19, bei dem das Bestimmen, ob die Schaltungsanordnung in einem ersten oder zweiten Betriebszustand ist, das Empfangen von zumindest zwei externen Signalen umfasst und weiter das logische Verknüpfen der zumindest zwei externen Signale umfasst.
Das Verfahren nach einem der Ansprüche 14 bis 21, bei dem die ESD-Schutzschaltung einen gate-coupled NMOS Transistor umfasst, der eine Gate-Elektrode und einen Laststrompfad auf weist, der den Schaltungsknoten der Schaltungsanordnung mit einem Referenzpotenzial verbindet.
Das Verfahren nach Anspruch 22, bei dem die ESD-Schutzschaltung des weiteren einen Halbleiterschalter aufweist, der das Referenzpotential und die Gate-Elektrode des gate-coupled NMOS Transistors verbindet.