JP6695176B2 - スイッチングレギュレータ - Google Patents

Description

本発明はスイッチングレギュレータに関し、特に電源電圧Ｖｉｎを監視して誤動作を防止する電源監視回路を備えたスイッチングレギュレータに関する。

スイッチングレギュレータは、電源電圧Ｖｉｎが著しく低下した際に、内部回路が誤動作し出力に大電流や高電圧が発生する場合がある。これを防止するため、スイッチングレギュレータは電源監視回路を備えている。

図７は、従来のスイッチングレギュレータを示す回路図である。スイッチング素子であるＰＭＯＳトランジスタ３は入力された制御信号に応じてスイッチングを行う。インダクタ５と出力コンデンサ６は、スイッチングされた電圧を平滑化する。ダイオード４は、スイッチング素子３のオフ時に電流を流す。出力制御回路１５は、出力電圧が所定の定電圧になるようにスイッチング素子３のスイッチング制御を行う。ＲＳ−ＦＦ回路１３は、エラーコンパレータ１０の信号とオン時間制御回路１１の信号を元に出力制御回路１５に信号を出力する。エラーコンパレータ１０は、基準電圧回路１２の基準電圧と分圧抵抗回路１７の帰還電圧を元にＲＳ−ＦＦ回路１３に信号を出力する。

電源監視回路４０は、電源電圧Ｖｉｎの変動を監視して、電源電圧Ｖｉｎが所定の電圧より低くなると、出力制御回路１５に検出信号を出力する。出力制御回路１５は、電源監視回路４０から検出信号を受けると、Ｈレベルの信号を出力してＰＭＯＳトランジスタ３を停止させる。

特開２００５−３２８５８９号公報

しかしながら、安全性を確保するための保護回路や監視回路を追加すると、その回路を動作させるための電力が必要となり、電子機器に求められる低消費電力化が阻害される。そのため、スイッチングレギュレータにおいて安全性を確保しながら、電力効率を向上させる事が困難である、という課題があった。

上述した課題を解決するため、本発明のスイッチングレギュレータは、出力電圧を監視するエラーコンパレータと、エラーコンパレータの出力信号に基づき、スイッチング素子のゲートに制御信号を出力する出力制御回路と、電源電圧が所定の電圧以下になると出力制御回路に信号を出力し、スイッチング素子をオフさせる電源監視回路と、を備え、電源監視回路は、前記電源電圧が前記所定の電圧を超えると、出力制御回路の出力信号に基づいた信号が入力され、所定の期間のみ動作する間欠動作を行う構成とした。

電源電圧Ｖｉｎが所定の電圧を超えているときに電源監視回路が間欠動作することで、電源監視回路の消費電流が減少し、特にスイッチングレギュレータの軽負荷時の効率が改善する。
非同期整流、同期整流いずれにも適用可能であり、固定周波数制御、固定オン時間制御、固定オフ時間制御のいずれにも適用可能である。
電源監視回路が低電圧を検出し、スイッチング動作を停止した後、電源電圧Ｖｉｎが再び上昇したことを検出して、通常動作状態へと復帰することが可能である。

本発明の第一の実施形態の非同期整流スイッチングレギュレータの回路例を示した図である。 本発明の第一の実施形態の電源監視回路の動作のタイミングチャートを示した図である。 本発明の第一の実施形態のタイマー回路の回路例を示した図である。 本発明の第一の実施形態のタイマー回路の動作例を示したタイミングチャートである。 本発明の第一の実施形態の電源監視回路の回路例を示した図である。 本発明の第二の実施形態の同期整流スイッチングレギュレータの回路例を示した図である。 従来の非同期整流スイッチングレギュレータの回路例を示した図である。

以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第一の実施形態のスイッチングレギュレータの回路例を示した図である。図１は、入力端子１に入力された電源電圧Ｖｉｎを定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子７に出力する非同期整流型のスイッチングレギュレータである。

スイッチングレギュレータ１００は、スイッチング素子３と、ダイオード４と、インダクタ５と、出力コンデンサ６と、エラーコンパレータ１０と、オン時間制御回路１１と、基準電圧回路１２と、ＲＳ−ＦＦ回路１３と、タイマー回路１４と、出力制御回路１５と、バッファー回路１６と、分圧抵抗回路１７と、電源監視回路２０と、を備える。

スイッチング素子３及びダイオード４は、入力端子１と接地端子２の間に直列に設けられる。インダクタ５は、出力端子７と、スイッチング素子３及びダイオード４の接続点の間に設けられる。出力コンデンサ６は、出力端子７と接地端子の間に設けられる。

基準電圧回路１２は、基準電圧ＶＲＥＦを出力する。分圧抵抗回路１７は、出力電圧Ｖｏｕｔを分圧した帰還電圧ＶＦＢを出力する。エラーコンパレータ１０は、基準電圧ＶＲＥＦと帰還電圧ＶＦＢとを比較し、ＲＳ−ＦＦ回路１３のセット端子Ｓに信号を出力する。オン時間制御回路１１は、ＲＳ−ＦＦ回路１３の出力信号を元に、ＲＳ−ＦＦ回路１３のリセット端子Ｒに信号を出力する。出力制御回路１５は、ＲＳ−ＦＦ回路１３の出力信号を受けて、バッファー回路１６を介し、スイッチング素子３の動作を制御し、出力電圧Ｖｏｕｔを発生させる。

電源監視回路２０は、電源電圧Ｖｉｎを監視し、所定の電圧以下の低電圧状態の場合に出力制御回路１５に信号を出力し、スイッチング素子３をオフさせ誤動作を防ぐ。タイマー回路１４は、出力制御回路１５から出力される信号を受けて、タイマーをカウントし、一定時間経過後（カウント時間と称す）に、電源監視回路２０の消費電流を低減させる信号を出力する。

図２は、本発明の第一の実施形態の電源監視回路２０の動作のタイミングチャートを示した図である。
電源電圧Ｖｉｎが所定の電圧を超えている場合、時刻ｔ０にスイッチング素子３がオンすると同時にタイマー回路１４のＨ信号を受けて、電源監視回路２０は、起動し電源電圧Ｖｉｎを監視する。そして、ｔ０からタイマー回路１４のカウント時間が経過した時刻ｔ２に電源監視を停止する。そしてまた、時刻ｔ３にスイッチング素子３がオンすると同時に電源監視回路２０が動作する。この間は電源監視回路２０はＨ信号を出力し続ける。
このように、タイマー回路１４のカウント時間に基づき電源監視回路２０が動作と停止を繰り返すので、消費電力の低減が実現できる。

時刻ｔ４に電源電圧Ｖｉｎが所定の電圧以下になると、電源監視回路２０は電源電圧Ｖｉｎ低下信号であるＬ信号を出力し、出力制御回路１５を介してスイッチング素子３の動作を止める。但し時刻ｔ４に電源監視回路２０が停止している場合は、電源監視回路２０は電源電圧Ｖｉｎ低下信号を出力しない。その場合、スイッチング素子３が次にオンした時に、電源回路２０は同時に起動し電源電圧Ｖｉｎ低下信号を出力する。

スイッチング素子３が停止する時刻ｔ４から、動作を再開する時刻ｔ５までの間は、電源監視回路２０は常に電源電圧Ｖｉｎの監視、検出動作を継続している。
その後電源電圧Ｖｉｎが上昇し、時刻ｔ５に所定の電圧を越えると、電源監視回路２０はＨ信号を出力し、スイッチング素子３の動作を再開させる。

図３は、本発明の第一の実施形態のタイマー回路１４の回路例を示した図である。ワンショットパルス回路４１は、ＩＮ端子にスイッチング素子３をオフさせる信号が出力制御回路１５から入力される場合はＨ信号を出力する。一方スイッチング素子３をオンさせる信号が出力制御回路１５から入力される場合は、所定の期間のＬ信号パルスを出力する。

バイアス回路４２、４３、４４、４５は、ＲＳ−ＦＦ回路６１の出力の立ち上がりを受けてオンし、入力端子１に印加される電源電圧Ｖｉｎを元に電流を出力する。
コンデンサ４６はバイアス回路４２の出力に接続され、バイアス回路４２の電流によって充電される。コンデンサ４８は、バイアス回路４４の出力に接続され、バイアス回路４４の電流によって充電される。コンデンサ４８はコンデンサ４６より大きい容量である。そのためコンデンサ４８の所定の電圧までの充電時間はコンデンサ４６の充電時間よりも長い。

ＮＭＯＳトランジスタ５０は、コンデンサ４６の充電電圧が閾値電圧以上になったときにオンし、Ｌ信号を出力する。ＮＭＯＳトランジスタ５１は、コンデンサ４８の充電電圧が閾値電圧以上になったときにオンし、Ｌ信号を出力する。

インバータ５６は、ＮＭＯＳトランジスタ５０の出力のＨ／Ｌ信号を反転させた信号を、ＲＳ−ＦＦ回路６０のセット端子ＳとＮＭＯＳトランジスタ５３のゲートに出力する。インバータ５７はＮＭＯＳトランジスタ５１の出力のＨ／Ｌを反転させた信号をＲＳ−ＦＦ回路６０のリセット端子Ｒと、ＮＭＯＳトランジスタ５２、５４のゲートに出力する。

ＮＭＯＳトランジスタ５２、５３は、コンデンサ４６と並列に接続され、ゲートにＨ信号が入力されるとオンし、コンデンサ４６の電荷を放電する。ＮＭＯＳトランジスタ５４は、コンデンサ４８と並列に接続され、ゲートにＨ信号が入力されるとオンし、コンデンサ４８の電荷を放電する。

インバータ５５は、ＲＳ−ＦＦ回路６１の出力端子Ｑから出力されるＨ／Ｌ信号を反転させた信号をスイッチ４７、４９に出力する。
スイッチ４７は、コンデンサ４６と並列に接続され、インバータ５５を介してＲＳ−ＦＦ回路６１の出力するＬ信号を受けてオンし、スイッチ４６の電荷を放電する。スイッチ４９は、コンデンサ４８と並列に接続され、インバータ５５を介してＲＳ−ＦＦ回路６１の出力するＬ信号を受けてオンし、コンデンサ４８の電荷を放電する。

ＲＳ−ＦＦ回路６０は、セット端子Ｓとリセット端子Ｒに入力される信号に基づき、Ｑ端子より信号を出力し、クロック信号を生成する。ＲＳ−ＦＦ回路６１は、セット端子Ｓにワンショットパルス回路４１の出力信号が入力され、リセット端子ＲにＲＳ−ＦＦ回路６０から出力するクロック信号が入力され、出力端子Ｑから信号を出力する。

タイマー回路は、この回路例に限定されず、トリガー信号が入力されると動作を開始し、タイマーが設定時間を経過すると動作を終了する回路であればよい。また、このようなタイマー回路は動作途中でトリガー信号が入るとあらためて初期値から再カウントを始める。

次に、図４の本発明の第一の実施形態のタイマー回路１４の動作例を示したタイミングチャートを元に、タイマー１４回路の動作を説明する。
時刻ｔ０に、出力制御回路１５の出力信号が、タイマー回路１４のＩＮ端子に入力されると、ワンショットパルス回路４１がＬ信号パルスを出力する。このときには、コンデンサ４６、４８は放電され、充電電圧がＬとなっている。

時刻ｔ１に、ワンショットパルス回路からＨ信号が出力され、ＲＳ−ＦＦ回路６１のセット端子Ｓに入力される。それによりＲＳ−ＦＦ回路６１から出力されたＨ信号が、バイアス回路４２、４３、４４、４５をオンし、電流の供給を開始させ、コンデンサ４６、４８を充電する。同時にＲＳ−ＦＦ回路６１の出力Ｈ信号はインバータ５５によって反転され、そのＬ信号によってスイッチ４７、４９がオフする。

時刻ｔ２に、バイアス回路４２から供給される電流によってコンデンサ４６の充電電圧がＮＭＯＳトランジスタ５０の閾値電圧Ｖｔｎ１に達すると、ＮＭＯＳトランジスタ５０がオンし、Ｌ信号を出力する。このＬ信号はインバータ５６でＨ信号に変換され、ＲＳ−ＦＦ回路６０のセット端子Ｓに入力される。それによりＲＳ−ＦＦ回路６０の出力端子ＱからＨ信号が出力される。その出力信号はインバータ５８で反転され、ＲＳ−ＦＦ回路６１のリセット端子Ｒに入力される。そしてＯＵＴ端子からは引き続きＨ信号が出力される。同時にインバータ５６から出力されるＨ信号は、ＮＭＯＳトランジスタ５３をオンし、コンデンサ４６を放電する。コンデンサ４６より容量値が大きいコンデンサ４８の充電電圧は、ＮＭＯＳトランジスタ５１の閾値電圧Ｖｔｎ２に達しておらず、充電が継続する。

時刻ｔ３に、コンデンサ４８の充電電圧がＮＭＯＳトランジスタ５１の閾値電圧Ｖｔｎ２に達すると、ＮＭＯＳトランジスタ５１がオンし、Ｌ信号を出力する。このＬ信号はインバータ５７でＨ信号に変換され、ＲＳ−ＦＦ回路６０のリセット端子Ｒに入力される。一方、インバータ５７が出力するＨ信号はＮＭＯＳトランジスタ５２、５４をオンし、コンデンサ４６、４８を放電させる。このとき、ＮＭＯＳトランジスタ５０はオフなので、Ｈ信号を出力し、インバータ５６を介してＲＳ−ＦＦ回路６０のセット端子ＳにＬ信号が入力される。セット端子ＳにＬ信号、リセット端子ＲにＨ信号が入力されたＲＳ−ＦＦ回路６０は、出力端子ＱからＬ信号を出力する。このＬ信号はインバータ５８を介してリセット端子ＲにＨ信号として入力され、ＲＳ−ＦＦ回路６１はＬ信号を出力する。

時刻ｔ４には、出力制御回路１５の出力信号が、タイマー回路１４のＩＮ端子に入力され、ワンショットパルス回路４１がＬ信号パルスを出力する。ＲＳ−ＦＦ回路６１はそのＬ信号パルスの立ち上がり時にＨ信号を出力する。

以上のようにタイマー回路１４は、スイッチング素子３がオンするとＨ信号を出力し、タイムカウントを始め、カウント時間後にＬ信号を出力する周期の間欠信号を出力する。このカウント時間は、コンデンサ４８の容量値、バイアス回路４４の電流値、ＮＭＯＳトランジスタ５１の閾値電圧で設定できる。

またこの例ではカウント時間を、スイッチング素子３のスイッチング周期より短く設定している。カウント時間をスイッチング周期よりも長くすると、カウント時間到達前にスイッチング素子３がオンするための信号が入力し、あらためてタイムカウントが始まるので、タイマー回路１４はＨ信号を出力し続ける。
このように、カウント時間とスイッチング周期の関係を調整する事で、状況に応じて間欠出力もしくは一定出力を選ぶ事ができる。

図５は、本発明の第一の実施形態の電源監視回路の回路例を示した図である。電源監視回路２０は、分圧抵抗３１、３２と、基準電圧回路３３と、出力信号をラッチするコンパレータ３４とバイアス回路３５を備える。また電源監視回路２０はバイアス回路３５からコンパレータ３４への電流供給を制御するスイッチ３６と、分圧抵抗３１、３２に流れる電流を遮断するスイッチ３７と、を備える。
スイッチ３６、３７がオフした状態では、分圧抵抗３１、３２からなる分圧抵抗回路の分圧電圧は電源電圧Ｖｉｎにプルアップされる。

タイマー回路１４からＨ信号を受けると、スイッチ３６とスイッチ３７はオンになり、分圧抵抗３１、３２及びコンパレータ３４に電流が供給される。コンパレータ３４は、分圧電圧と基準電圧回路３３の出力する基準電圧を比較することで電源電圧Ｖｉｎを監視する。分圧電圧が基準電圧値以下の低電圧の場合には、コンパレータ３４はＬ信号をＯＵＴ端子から出力する。そして低電圧でないと判定されるまで、電源監視を継続する。分圧電圧が基準電圧値を超える場合には、コンパレータ３４はＨ信号をＯＵＴ端子から出力する。その際、スイッチ３６、３７が、タイマー回路１４からＩＮ端子に入力される信号を元に、オン・オフ動作を行う。コンパレータ３４は、スイッチ３６がオフのときには、オンのときの信号をラッチすることで間欠信号をＯＵＴ端子から出力する。電源電圧Ｖｉｎが低電圧かそうでないかを判断するための電源監視回路２０における電圧は、基準電圧回路３３の基準電圧値と、分圧抵抗回路の分圧比で決められる。

以上のタイマー回路１４と電源監視回路２０を採用した本発明のスイッチングレギュレータは、カウント時間とスイッチング周期との関係を変える事で間欠動作を制御できる。
例えば、カウント時間を、スイッチング周期よりも長く設定した場合は、出力端子７に接続される負荷によって電源監視回路２０の間欠動作と常時動作が切り替わる。

負荷が重い場合は、スイッチング素子３が所定のスイッチング周期で発振動作を行う連続モード動作状態をとる。そのため出力制御回路１５の信号を受けて、タイマー回路１４がタイムカウントを始めても、所定のカウント時間になる前に再び出力制御回路１５から信号を受ける。その結果、タイマー回路１４はオン信号を出力し続け、電源監視回路２０は間欠動作とならない。

負荷が軽い場合は、出力電圧Ｖｏｕｔの変動が小さくなり、スイッチング素子３の動作が所定の周期の発振動作とならない不連続モード動作状態に移行し、周波数が減少する。そしてスイッチング周期がカウント時間を上回ると、タイマー回路１４はオン・オフ信号を出力し電源監視回路２０は間欠動作する。したがって、電源監視回路２０の消費電力を低減することができる。

また、タイマー回路１４のカウント時間を、スイッチング周期よりも短く設定した場合は、電源監視回路２０は出力端子７に接続される負荷によらず間欠動作となる。そのため、さらに消費電力を低減する事ができる。
以上の説明では、タイマー回路１４のタイムカウントの開始を、スイッチング素子３がオンすると同時に始めたが、オフすると同時に始めても構わない。

図６は、本発明の第二の実施形態の同期整流スイッチングレギュレータの回路例を示した図である。本実施形態のスイッチングレギュレータは、第１のスイッチング素子３と相反するスイッチング動作を行う第２のスイッチング素子７１を備える。またこの第２のスイッチング素子７１を駆動するバッファー回路５９を備え、出力制御回路１５はこのバッファー回路５９を制御する。

さらに、本実施形態のスイッチングレギュレータは出力端子７から第２のスイッチング素子７１の方向に流れる逆電流検出を行う逆流検出回路７２を備える。この逆流検出回路７２は逆電流を検出すると、第２のスイッチング素子７１を強制的にオフする信号を出力制御回路１５に出力する。そして第２のスイッチング素子７１がオンしている期間のみ検出動作を行い、第２のスイッチング素子７１がオフしているときは同期して検出を停止する。この動作を実現するため、本実施形態は、バッファー回路５９の入力信号が同時に逆流検出回路７２に入力される構成としている。逆流検出回路７２は、その信号に基づいて動作と停止を切り替える。

ＲＳ−ＦＦ回路６２は、セット端子Ｓにバッファー回路１６の入力信号をインバータ６３で反転した信号を受ける。またリセット端子Ｒに逆流検出回路７２の出力信号を受ける。そのためＲＳ−ＦＦ回路６２は、スイッチング素子３がオンした時点でＨ信号を出力し、逆電流が発生した時点でＬ信号を出力する。そして電源監視回路２０は、スイッチング素子３がオンして、スイッチング素子７１がオフするまでの時間において動作する。

また負荷が重く連続モード動作状態の時には、電源監視回路２０は間欠動作にならず、常時動作を続ける。負荷が軽くなり、第２のスイッチング素子７１に流れる逆電流が発生すると、逆流検出回路７２が第２のスイッチング素子７１を強制的にオフすると共に、電源監視動作を停止する。
したがって、負荷が軽くなり、スイッチング周期が長くなると、電源監視回路２０は間欠的に動作をするようになり、消費電力の削減を図ることができる。

なお、以上の説明において電源監視回路は、電源電圧Ｖｉｎを監視し、スイッチングレギュレータの動作を停止することでスイッチングレギュレータを保護するとしたが、スイッチングレギュレータの回路内の制御回路を駆動する内部電源を監視する監視回路に適用することも可能である。

また、出力電圧Ｖｏｕｔを監視し、過電圧状態であることを検出して、スイッチングレギュレータの動作を停止するＯＶＰ（Ｏｖｅｒ Ｖｏｌｔａｇｅ Ｐｒｏｔｅｃｔｉｏｎ）回路に適用することも可能である。

さらに、出力電圧Ｖｏｕｔが低下したことを検出して、スイッチングレギュレータの動作を停止するＵＶＰ（Ｕｎｄｅｒ Ｖｏｌｔａｇｅ Ｐｒｏｔｅｃｔｉｏｎ）回路に適用することも可能である。。

また、電源監視回路２０は、ＲＳ−ＦＦ回路６２のセット端子Ｓとリセット端子Ｒの入力に接続するインバータを適宜変更する事で、様々なタイミングでの動作を設定する事ができることはいうまでもない。

１０ エラーコンパレータ
１１ オン時間制御回路
１２、３３ 基準電圧回路
１３、６０、６１、６２ ＲＳ−ＦＦ回路
１４ タイマー回路
１５ 出力制御回路
２０ 電源監視回路
３４ コンパレータ
３５、４２、４３、４４、４５ バイアス回路
７２ 逆流検出回路

Claims (3)

1. 入力端子に入力される電源電圧からスイッチング素子によって出力端子に所望の出力電圧を出力するスイッチングレギュレータであって、
   前記出力電圧を監視するエラーコンパレータと、
   前記エラーコンパレータの出力信号に基づき、前記スイッチング素子のゲートに制御信号を出力する出力制御回路と、
   電源電圧が所定の電圧以下になると前記出力制御回路に信号を出力し、前記スイッチング素子をオフさせる電源監視回路と、を備え、
   前記電源監視回路は、前記電源電圧が前記所定の電圧を超えると、前記出力制御回路の出力信号に基づいた信号が入力され、所定の期間のみ動作する間欠動作を行うことを特徴とするスイッチングレギュレータ。
2. 前記所定の期間は、少なくとも前記スイッチング素子がオンしている期間であることを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記出力制御回路の出力信号に基づき前記電源監視回路を間欠動作させるための信号を出力するタイマー回路を備えたことを特徴とする請求項１または２に記載のスイッチングレギュレータ。

Images