JP2022030392A - 過熱保護回路及びこれを備えるスイッチングレギュレータ - Google Patents

Abstract

【課題】過熱検出の正確性を向上させた過熱保護回路及びスイッチングレギュレータを提供する。【解決手段】スイッチングレギュレータは、出力制御回路及び過熱保護回路１Ａを備える。過熱保護回路１Ａは、制御端子と、基準電圧ＶREFが供給される第１端子と、接地端子２と接続される第２端子とを有し、入力端子Ｔｉの電圧である入力電圧ＶINの電圧レベルに応じてオン状態とオフ状態とを切替可能なＮＰＮトランジスタ２０と、ＮＰＮトランジスタ２０の第２端子と接地端子２との節点Ｎ２と接続されるベースと、接地端子２に接続されるエミッタと、定電流が供給され、出力端子Ｔｏに接続されるコレクタと、を有し、前記ベースに供給される参照電圧ＶB1の電圧レベルに応じてオン状態とオフ状態とを切替可能な第１のＮＰＮトランジスタ５０と、を備え、参照電圧の温度特性は、ゼロ以上の温度係数を有する。【選択図】図２

Description

本発明は、過熱保護回路及びこれを備えるスイッチングレギュレータに関する。

ＩＣ（Integrated Circuit）を温度上昇から保護する観点から、過熱保護回路を有するＩＣが提案されている。また、低消費電力化を促進する観点から、過熱保護回路を有するＩＣの中には、いわゆる間欠動作するように構成されているものがある（例えば、特許文献１参照）。この間欠動作は、ＩＣが動作中に温度が上昇することに鑑み、温度が上昇しないＩＣの非動作中においては、過熱保護回路の検出動作を一時的に停止させる期間が含まれている。

特開２０１７－１６３７４１号公報

従前の過熱保護回路は、温度上昇時に感温素子が発生する電圧の低下を検出している。また、間欠動作時（動作停止時）には、感温素子への電流供給をカットすることでＩＣの消費電力を低く抑えている。

しかしながら、上記間欠動作時には、感温素子の電圧が低下するため、ＩＣが所定の温度に到達している状態（以下、「過熱状態」とする）にある旨を検出した状態（以下、「過熱検出状態」とする）への遷移が起こり得る。この場合、ＩＣが過熱状態でないにもかかわらず、過熱状態であると誤検出してしまい、過熱検出の正確性が低下してしまう。

本発明は、上述した事情を考慮し、過熱検出の正確性を向上させた過熱保護回路及びこれを備えるスイッチングレギュレータを提供することを目的とする。

本発明に係る過熱保護回路は、制御端子と、基準電圧が供給される第１端子と、接地端子と接続される第２端子と、を有し、入力端子の電圧である入力電圧の電圧レベルに応じてオン状態とオフ状態とを切替可能な第１のトランジスタと、前記第１のトランジスタの第２端子と前記接地端子との節点と接続されるベースと、前記接地端子に接続されるエミッタと、定電流が供給され、出力端子に接続されるコレクタと、を有し、前記ベースに供給される参照電圧の電圧レベルに応じてオン状態とオフ状態とを切替可能な第１のＮＰＮトランジスタと、を備え、前記参照電圧の温度特性は、ゼロ以上の温度係数を有することを特徴とする。

本発明に係るスイッチングレギュレータは、入力される電圧から、スイッチング素子によって、所望の出力電圧を出力するスイッチングレギュレータであって、前記スイッチング素子の制御端子に制御信号を出力する出力制御回路と、上述した過熱保護回路と、を備えることを特徴とする。この過熱保護回路は、前記制御信号に基づく信号の電圧に基づいて前記出力制御回路を制御する信号を前記出力制御回路へ供給する。

本発明によれば、過熱検出の正確性を向上させることができる。

実施形態に係るスイッチングレギュレータの回路図である。 第１の実施形態に係る過熱保護回路の回路図である。 実施形態に係る過熱保護回路の温度検出動作の概要を説明する説明図である。 実施形態に係る過熱保護回路のコンパレータがオフ状態にある場合における時間に対する、（ａ）入力電圧の関係を示す関係図、（ｂ）参照電圧の関係を示す関係図、（ｃ）出力電圧の関係を示す関係図である。 実施形態に係る過熱保護回路のコンパレータがオフ状態からオン状態にある場合における時間に対する、（ａ）参照電圧の関係を示す関係図、（ｂ）出力電圧の関係を示す関係図である。 第２の実施形態に係る過熱保護回路の回路図である。 （ａ）実施形態に係るスイッチングレギュレータの他の構成例を示す回路図、（ｂ）電圧ＤＨ，ＤＬ及びＶ_INの時間に対する変化を示す説明図である。

以下、本発明の実施形態に係る過熱保護回路及びスイッチングレギュレータを、図面を参照して説明する。本実施形態に係る過熱保護回路は、ＩＣ等の過熱から保護したい保護対象に接続され、当該保護対象の温度が過熱状態であるか否（通常状態）であるかを検出する。ここで、過熱状態とは、当該保護対象の温度が設定された温度以上にある状態をいう。

また、本実施形態に係る過熱保護回路は、その出力電圧に基づく信号を、保護対象又は保護対象のオン状態とオフ状態とを切り替えるスイッチ回路へ供給することによって、保護対象を過熱状態から保護する。ここでは、本実施形態に係る過熱保護回路の保護対象をスイッチングレギュレータとし、先ず、本実施形態に係るスイッチングレギュレータについて説明する。

図１は、本実施形態に係るスイッチングレギュレータの一例であるスイッチングレギュレータ２００の回路図である。
スイッチングレギュレータ２００は、入力端子ＩＮに入力された電圧を定電圧に変換し、変換後の電圧を出力電圧Ｖｏとして出力端子ＯＵＴから出力するように構成されている。スイッチングレギュレータ２００は、スイッチング素子であるＰＭＯＳトランジスタ２０１と、ダイオード２０２と、インダクタ２０３と、出力コンデンサ２０４と、エラーコンパレータ２０５と、オン時間制御回路２１１と、基準電圧回路２１２と、ＲＳ－ＦＦ回路２１３と、タイマー回路２１４と、出力制御回路２１５と、バッファー回路２１６と、分圧回路を構成する抵抗２１７，２１８と、過熱保護回路１Ａと、を備えている。

抵抗２１７，２１８は、出力端子ＯＵＴの出力電圧Ｖｏに応じたフィードバック電圧Ｖｆを抵抗２１７，２１８の接続点に出力する。基準電圧回路２１２は、基準電圧Ｖｒをエラーコンパレータ２０５へ出力する。エラーコンパレータ２０５は、フィードバック電圧Ｖｆと基準電圧Ｖｒとを比べる。エラーコンパレータ２０５は、フィードバック電圧Ｖｆが基準電圧以下に低下すると、ＲＳ－ＦＦ回路２１３にセット信号を出力する。

オン時間制御回路２１１は、ＲＳ－ＦＦ回路２１３の出力端子Ｑの出力信号に基づきＲＳ－ＦＦ回路２１３にリセット信号を出力する。ＲＳ－ＦＦ回路２１３は、セット端子Ｓに供給されるセット信号とリセット端子Ｒに供給されるリセット信号に応じて出力端子Ｑから出力信号が出力される。出力制御回路２１５は、ＲＳ－ＦＦ回路２１３の信号を受けて、バッファー回路２１６を介し、ＰＭＯＳトランジスタ２０１を制御し、出力電圧Ｖｏを発生させる。

過熱保護回路１Ａは、スイッチングレギュレータ２００の温度を監視し、スイッチングレギュレータ２００が発熱し、過熱状態であると判定されると出力制御回路２１５に信号を出力する。スイッチングレギュレータ２００において、最も温度が高くなるのは、出力端子ＯＵＴに出力電圧Ｖｏ及び出力電流を供給するＰＭＯＳトランジスタ２０１である。過熱保護回路１Ａの信号を受けた出力制御回路２１５は、バッファー回路２１６を介してＰＭＯＳトランジスタ２０１の制御端子であるゲートに制御信号を供給し、ＰＭＯＳトランジスタ２０１のオン状態及びオフ状態を何れかに遷移させる。

タイマー回路２１４は、出力制御回路２１５から出力される制御信号を受け、ＰＭＯＳトランジスタ２０１がオン状態に遷移すると、計時を開始する。計時が開始されてから一定時間が経過すると、後述するように、過熱保護回路１Ａは、制御信号に基づく信号の電圧を入力電圧Ｖ_IN（図２参照）として受け取り、出力制御回路２１５を制御する信号である出力電圧Ｖ_OUTを出力する。続いて、本実施形態に係る過熱保護回路について、実施形態毎に説明する。

［第１の実施形態］
図２は、第１の実施形態に係る過熱保護回路の一例である過熱保護回路１Ａの回路図である。

過熱保護回路１Ａは、入力回路１０と、第１のトランジスタ又は第２のＮＰＮトランジスタとしてのＮＰＮトランジスタ２０と、温度ヒステリシス生成回路３０と、抵抗４１，４３と、キャパシタ４５と、感温素子兼コンパレータとして機能するＮＰＮトランジスタ５０と、を備えている。また、過熱保護回路１Ａは、入力端子Ｔｉと、出力端子Ｔｏを備えている。

入力回路１０は、インバータ１１と、第１のスイッチング素子としてのＰＭＯＳトランジスタ１２と、第２のスイッチング素子としてのＮＭＯＳトランジスタ１３と、例えば、ＢＧＲ（Band Gap Reference）回路等の基準電圧回路１４と、を有している。

インバータ１１は、入力端子Ｔｉと接続される入力端と、ＰＭＯＳトランジスタ１２のゲート及びＮＭＯＳトランジスタ１３のゲートとそれぞれ接続される出力端と、を有している。

ＰＭＯＳトランジスタ１２は、第１のトランジスタの第１端子としてのＮＰＮトランジスタ２０のコレクタ及び基準電圧回路１４の出力端と接続されるソースと、第１のトランジスタの制御端子としてのＮＰＮトランジスタ２０のベースとＮＭＯＳトランジスタ１３のドレインと接続されるドレインと、を有している。ＮＭＯＳトランジスタ１３は、接地電位を与える接地端子２と接続されるソースを有している。

温度ヒステリシス生成回路３０は、抵抗３１と、ＮＭＯＳトランジスタ３２と、を有している。抵抗３１は、抵抗４１の第２端と接続される第１端と、ＮＭＯＳトランジスタ３２のドレインと接続される第２端とを有している。ＮＭＯＳトランジスタ３２は、節点Ｎ１と接続されるゲートと、接地端子２に接続されるソースと、を有している。
ここで、節点Ｎ１は、ＮＰＮトランジスタ５０のコレクタと、定電流源６０の第２端、インバータ７０の入力端と、ＮＭＯＳトランジスタ３２のゲートとの接続点である。

第１の抵抗としての抵抗４１は、第１のトランジスタの第２端子としてのＮＰＮトランジスタ２０のエミッタと接続される第１端と、抵抗４３の第１端及び抵抗３１の第１端と接続される第２端と、を有している。第２の抵抗としての抵抗４３は、抵抗４１の第２端と接続される第１端と、接地端子２に接続される第２端と、を有している。直列接続される２個の抵抗４１，４３は、分圧回路を構成している。

キャパシタ４５は、節点Ｎ２と接地端子２との間に、抵抗４３と並列に接続されている。キャパシタ４５は、抵抗４１とともに、ローパスフィルタを構成している。ここで、節点Ｎ２は、抵抗４１の第２端、抵抗４３の第１端、抵抗３１の第１端及びＮＰＮトランジスタ５０のベースとの接続点である。節点Ｎ２と接地端子２との間には、互いに並列に、温度ヒステリシス生成回路３０、抵抗４３及びキャパシタ４５が接続されている。

第１のＮＰＮトランジスタとしてのＮＰＮトランジスタ５０は、節点Ｎ１に接続されるコレクタと、接地端子２に接続されるエミッタと、節点Ｎ２に接続されるベースと、を有している。

定電流源６０は、電源端子３に接続される第１端と、節点Ｎ１に接続される第２端と、を有している。
インバータ７０は、節点Ｎ１に接続される入力端と、出力端子Ｔｏと接続される出力端を有している。

次に、過熱保護回路１Ａの作用及び効果について説明する。
過熱保護回路１Ａでは、入力回路１０によって、基準電圧Ｖ_REFがＮＰＮトランジスタ２０のコレクタへ供給される。より具体的に説明すれば、基準電圧回路１４が、基準電圧Ｖ_REFを発生させ、基準電圧Ｖ_REFを出力端からＮＰＮトランジスタ２０のコレクタへ供給する。基準電圧Ｖ_REFは、温度依存性の無い電圧、すなわち温度に対して不感な電圧である。

過熱保護回路１Ａは、保護対象となるスイッチングレギュレータ２００の負荷が増える等してスイッチングレギュレータ２００の温度が上昇する段階に移行した場合、当該段階に移行して所定時間が継続したことを示す過熱検出信号を入力電圧Ｖ_INとして取得する。過熱検出信号としては、保護対象となる回路内の節点から取り出し可能な信号又はこの保護対象に外付された回路内の節点から取り出し可能な信号を用いることができる。図１に例示されるスイッチングレギュレータ２００では、タイマー回路２１４からの出力信号を過熱検出信号として用いている。

入力回路１０は、入力電圧Ｖ_INの電圧レベルに応じて、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１３の接続（オン）状態と非接続（オフ）状態とを排他的に切替制御する。入力回路１０は、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１３の接続状態及び非接続状態を切替制御することによって、ＮＰＮトランジスタ２０のベースの接続先を、ＮＰＮトランジスタ２０のコレクタ又は接地端子２に切り替える。

上述した入力回路１０による経路の切り替え動作によって、ＮＰＮトランジスタ２０は、入力電圧Ｖ_INの電圧レベルに応じてオン状態とオフ状態とを切替可能に動作する。
より具体的に説明すれば、過熱保護回路１Ａに接続されるスイッチングレギュレータ２００が動作停止状態にある場合、すなわち入力電圧Ｖ_INの電圧レベルがロー（以下、「Ｌ」とする）レベルの場合、過熱保護回路１Ａは非動作状態である。過熱保護回路１Ａの非動作状態では、ＰＭＯＳトランジスタ１２はオフ、ＮＭＯＳトランジスタ１３はオンするので、ＮＰＮトランジスタ２０はオフする。

また、ＮＰＮトランジスタ２０がオフなので、コンパレータの入力電圧であるＮＰＮトランジスタ５０のベース電圧は、抵抗４３によってプルダウンされるため、ＮＰＮトランジスタ５０はオフ状態となる。従って、入力電圧Ｖ_INの電圧レベルがＬレベルの場合、ＮＰＮトランジスタ５０は、スイッチングレギュレータ２００の過熱状態の検出を行わない。

一方、過熱保護回路１Ａに接続されるスイッチングレギュレータ２００が動作状態にある場合、すなわち入力電圧Ｖ_INの電圧レベルがハイ（以下、「Ｈ」とする）レベルの場合、過熱保護回路１Ａは動作状態である。過熱保護回路１Ａの動作状態では、ＰＭＯＳトランジスタ１２はオン、ＮＭＯＳトランジスタ１３はオフするので、ＮＰＮトランジスタ２０はコレクタとベースとが短絡される。従って、ＮＰＮトランジスタ２０はオンする。

ＮＰＮトランジスタ２０がオン状態では、ＮＰＮトランジスタ２０のエミッタ電圧が抵抗４１と抵抗４３とで構成される分圧回路に入力される。ＮＰＮトランジスタ２０のエミッタ電圧は、基準電圧Ｖ_REFからＮＰＮトランジスタ２０のベース・エミッタ間電圧Ｖ_BE20低下した電圧となる。ＮＰＮトランジスタ２０のエミッタ電圧の分圧電圧は、節点Ｎ２の電圧であり、温度検出のための参照電圧Ｖ_B1となる。参照電圧Ｖ_B1は、ＮＰＮトランジスタ５０のベースに入力される。

ＮＰＮトランジスタ５０は、参照電圧Ｖ_B1及び温度Ｔに応じた電圧を出力する。ＮＰＮトランジスタ５０の出力電圧は、インバータ７０によって反転されて出力電圧Ｖ_OUTが出力端子Ｔｏから出力される。

図３は、本実施形態に係る過熱保護回路の過熱検出動作の概要を説明する説明図である。より具体的には、感温素子兼コンパレータであるＮＰＮトランジスタ５０の温度Ｔに対する参照電圧及び閾値電圧の関係（上部）と、出力電圧Ｖ_OUTの温度Ｔに対する関係（下部）と、を示す関係図である。

ここで、ＮＰＮトランジスタ５０の閾値電圧は、ＮＰＮトランジスタ５０がオン状態に遷移するのに必要な閾値電圧、すなわちベース・エミッタ間電圧Ｖ_BE50である。温度Ｔｒは、スイッチングレギュレータ２００が過熱状態にあると検出している過熱検出状態を解除する温度（以下、単に「解除温度」とする）、すなわち過熱保護回路１Ａが過熱検出状態から非過熱検出状態へ遷移する際の温度である。温度Ｔｄ（＞Ｔｒ）は、過熱保護回路１Ａが非過熱検出状態から過熱検出状態へ遷移する際の温度（以下、単に「検出温度」とする）である。

図４（ａ）、（ｂ）及び（ｃ）は、それぞれ、ＮＰＮトランジスタ５０がオフ状態にある場合における、時間ｔに対する入力電圧Ｖ_INの関係（入力電圧Ｖ_INの時間推移）、時間ｔに対する参照電圧Ｖ_B1の関係（参照電圧Ｖ_B1の時間推移）及び時間ｔに対する出力電圧Ｖ_OUTの関係（出力電圧Ｖ_OUTの時間推移）を示す関係図である。図４（ａ），（ｂ），（ｃ）において、横軸は時間ｔであり、図示される時間範囲は共通とする。

過熱保護回路１Ａの過熱温度の検出は、ＮＰＮトランジスタ５０によって行われる。ＮＰＮトランジスタ５０がオフ状態では、過熱保護回路１Ａは、非過熱検出状態である。基準時間（ｔ＝０）からｔ１（＞０）が経過した時間ｔ＝ｔ１において、入力電圧Ｖ_INの電圧レベルがＬレベルからＨレベルに遷移すると（図４（ａ）参照）、ＮＰＮトランジスタ２０はオフ状態からオン状態に遷移する。

ＮＰＮトランジスタ２０がオン状態では、参照電圧Ｖ_B1がＮＰＮトランジスタ５０のベースに入力される。参照電圧Ｖ_B1は、ＮＰＮトランジスタ５０がオフ状態にある場合、ＮＰＮトランジスタ５０がオン状態に遷移するのに必要な閾値電圧、すなわちベース・エミッタ間電圧Ｖ_BE50よりも低く設定されている（図４（ｂ）参照）。参照電圧Ｖ_B1は、抵抗４１とキャパシタ４５でフィルタリングされるため、重畳されるノイズが軽減されるとともに、滑らかに上昇する。

ここで、ＮＰＮトランジスタ２０，５０のベース・エミッタ間電圧Ｖ_BE20，Ｖ_BE50の温度特性は－２ｍＶ／℃とし、抵抗４１，４３の抵抗値をそれぞれＲ₄₁，Ｒ₄₃とし、上述した電圧の関係に基づけば、参照電圧Ｖ_B1の温度特性は、次の式（１）で求められる。

ΔＶ_B1／ΔＴ＝（Ｖ_REF－Ｖ_BE20×（－２ｍＶ／℃））×Ｒ₄₁／（Ｒ₄₁＋Ｒ₄₃）
＝ Ｖ_REF＋Ｖ_BE20×（ ２ｍＶ／℃） ×Ｒ₄₁／（Ｒ₄₁＋Ｒ₄₃）…（１）

式（１）の右辺から、参照電圧Ｖ_B1の温度特性は、正の温度係数を有し、直線Ｌ１で表される。すなわち、参照電圧Ｖ_B1は、温度上昇に伴って増加する。スイッチングレギュレータ２００の温度が検出温度Ｔｄに未到達の非過熱検出状態では、参照電圧Ｖ_B1がベース・エミッタ間電圧Ｖ_BE50を超えず（Ｖ_B1＜Ｖ_BE50を満たし）、出力電圧Ｖ_OUTはＬレベルを維持する（図４（ｃ）参照）。

図５（ａ）及び図５（ｂ）は、それぞれ、過熱保護回路１ＡのＮＰＮトランジスタ５０がオフ状態からオン状態に遷移する場合における、時間ｔに対する参照電圧Ｖ_B1の関係（参照電圧Ｖ_B1の時間推移）及び時間ｔに対する出力電圧Ｖ_OUTの関係（出力電圧Ｖ_OUTの時間推移）を示す関係図である。図５（ａ），（ｂ）において、横軸は時間ｔであり、図示される時間範囲は共通とする。また、図５（ａ），（ｂ）に図示される時間範囲は、図４（ａ），（ｂ），（ｃ）に図示される時間範囲を含んでいる。

さらに、時間が経過して、時間ｔ２（＞ｔ１＞０）に到達すると、ＮＰＮトランジスタ５０がオフ状態からオン状態に遷移し、過熱保護回路１Ａは、スイッチングレギュレータ２００の過熱検出状態に遷移する。ＮＰＮトランジスタ５０がオンすると、参照電圧Ｖ_B1は、ＮＰＮトランジスタ５０のベース・エミッタ間電圧Ｖ_BE50にクランプされる（図５（ａ）参照）。ここで、ベース・エミッタ間電圧Ｖ_BE50は、上述したように、負の温度係数を有し、直線Ｌ２（図３参照）で表される。すなわち、参照電圧Ｖ_B1は、検出温度Ｔｄ以上の温度領域において、直線Ｌ２に従って推移する。

また、ＮＰＮトランジスタ５０がオンすると、出力電圧Ｖ_OUTがＬレベルからＨレベルへ反転し（図５（ｂ）参照）、反転した出力電圧Ｖ_OUTがＮＭＯＳトランジスタ３２のオン状態とオフ状態とを切り替えることによって、温度に対するヒステリシスが付与される。

一方、温度に対してヒステリシスが付与された結果、スイッチングレギュレータ２００の温度が下降して検出温度Ｔｄを下回っても、ＮＰＮトランジスタ５０はオフ状態に遷移しない。参照電圧Ｖ_B1は、直線Ｌ２に従って推移する。さらに、スイッチングレギュレータ２００の温度が下降して解除温度Ｔｒに到達すると、ＮＰＮトランジスタ５０はオフ状態に遷移する。ＮＰＮトランジスタ５０がオフ状態に遷移すると、出力電圧Ｖ_OUTはＬレベルに遷移する。

ＮＰＮトランジスタ２０がオフ状態では、キャパシタ４５に蓄電された電荷が抵抗４３で放電される。参照電圧Ｖ_B1は、抵抗４３でプルダウンされることによって、ＮＰＮトランジスタ５０はオン状態からオフ状態へ遷移する。すなわち、過熱保護回路１Ａは過熱検出状態から非過熱検出状態へ戻る。ＮＰＮトランジスタ２０，５０は、オフ状態となるため、スイッチングレギュレータ２００の過熱検出を停止する。

過熱保護回路１Ａによれば、参照電圧Ｖ_B1が、正の温度係数を有するので、参照電圧Ｖ_B1の変化方向と温度の変化方向とが一致する。従って、過熱保護回路１Ａによれば、温度が低下している段階において、誤って過熱検出状態へ遷移するのを防止することができる。過熱検出状態の誤検出が低減されるので、過熱検出の正確性を向上させることができる。

また、過熱保護回路１Ａによれば、抵抗４１とキャパシタ４５とがローパスフィルタを構成するので、ＮＰＮトランジスタ５０のベースの前段にローパスフィルタを追設することなく、抵抗４１及びキャパシタ４５によって、参照電圧Ｖ_B1に重畳されるノイズをフィルタリングできる。従って、ＮＰＮトランジスタ５０のベースの前段にローパスフィルタを追設することなく、参照電圧Ｖ_B1に重畳されるノイズを低減でき、ノイズに起因する過熱検出状態の誤検出を低減することができる。

ここで、ＮＰＮトランジスタ５０のベースの前段に別途のローパスフィルタが不要であることの利点は、ローパスフィルタの高インピーダンスによって、ＮＰＮトランジスタ５０のベース電流が制限されることがない点である。すなわち、ＮＰＮトランジスタ５０の動作制御を難化させることがない点である。

また、過熱保護回路１Ａによれば、過熱保護回路１Ａが非動作状態では、ＮＰＮトランジスタ２０，５０がオフ状態となるため、過熱保護回路１Ａはスイッチングレギュレータ２００の過熱検出を停止するとともに、過熱保護回路１Ａにおける消費電流をゼロにすることができる。

［第２の実施形態］
図６は、第２の実施形態に係る過熱保護回路の一例である過熱保護回路１Ｂの回路図である。

過熱保護回路１Ｂは、過熱保護回路１Ａに対して、入力回路１０及びＮＰＮＴｒ２０の代わりに、入力回路１１０及びＮＭＯＳトランジスタ１２０を備える点で相違するが、その他の点は実質的に相違しない。そこで、本実施形態では、入力回路１１０及びＮＭＯＳトランジスタ１２０を中心に説明し、第１の実施形態と重複する説明を省略する。

入力回路１１０は、入力回路１０に対して、インバータ１１と、ＰＭＯＳトランジスタ１２と、ＮＭＯＳトランジスタ１３が省略されて構成されている。すなわち、入力回路１１０は、基準電圧回路１４を有している。

第１のトランジスタとしてのＮＭＯＳトランジスタ１２０は、第１端子としてのドレインと、制御端子としてのゲートと、第２端子としてのソースと、を有している。ＮＭＯＳトランジスタ１２０のドレインは基準電圧回路１４の出力端と接続されている。ＮＭＯＳトランジスタ１２０のゲートは、入力端子Ｔｉに接続される直列接続されている。ＮＭＯＳトランジスタ１２０のソースは、抵抗４１，４３を介して接地端子２に接続されている。

ＮＭＯＳトランジスタ１２０は、入力電圧Ｖ_INの電圧レベルに応じてオン状態とオフ状態とを切替可能に動作する。

直列接続される抵抗４１及び抵抗４３は、ＮＭＯＳトランジスタ１２０のゲート・ソース間電圧、すなわち入力電圧Ｖ_INを分圧している。

このように構成される過熱保護回路１Ｂは、参照電圧Ｖ_B1の温度特性が、過熱保護回路１Ａの参照電圧Ｖ_B1の温度特性と相違するものの、その出力電圧Ｖ_OUTは、過熱保護回路１Ａの出力電圧Ｖ_OUTと同様である。すなわち、過熱保護回路１Ｂの出力電圧Ｖ_OUTは、温度に対して、ヒステリシス特性を持った温度特性を有している。

具体的には、過熱保護回路１Ｂの参照電圧Ｖ_B1の温度特性は、入力電圧Ｖ_INがＬレベル、すなわちＮＰＮトランジスタ５０が過熱を検出していない状態において、温度に対して一定値である。換言すれば、温度係数に相当する直線Ｌ１（図３参照）の傾きが０（ゼロ）になる。

このように構成される過熱保護回路１Ｂ及び過熱保護回路１Ｂを備えるスイッチングレギュレータの作用及び効果は、過熱保護回路１Ａ及び過熱保護回路１Ａを備えるスイッチングレギュレータ２００の作用及び効果と同様である。

なお、上述した実施形態では、過熱保護回路１Ａ，１Ｂを、ＩＣ等の過熱保護に適用した例を説明したが、用途は過熱保護に限定されない。過熱保護回路１Ａ，１Ｂは、過熱保護動作を行わない、過熱検出回路として適用されてもよい。また、上述した実施形態では、保護対象の一例としてスイッチングレギュレータの例を説明したが、これに限定されない。温度上昇を示す電圧を取り出し可能な保護対象であれば、例えば、シリーズレギュレータ等、スイッチングレギュレータ以外の回路にも適用可能である。

また、スイッチングレギュレータについても、エラーコンパレータ２０５を備えているスイッチングレギュレータ２００に限らず、エラーコンパレータ２０５を備えていないスイッチングレギュレータ３００（図７（ａ）参照）に対しても、例えば、過熱保護回路１Ａ等の本実施形態に係る過熱保護回路を適用することができる。

スイッチングレギュレータ３００は、スイッチング素子としてのＮＭＯＳトランジスタ２１９，２２０と、インダクタ２０３と、出力コンデンサ２０４と、出力制御回路２１５と、バッファー回路２１６と、ＯＲ回路２２１と、過熱保護回路１Ａと、を備えている。電圧ＤＨ及び電圧ＤＬは、過熱保護回路１Ａが動作状態にあるとき、一方がＬレベルで他方がＨレベルと異なる電圧レベルで周期的に遷移する（図７（ｂ）参照）。また、過熱保護回路１Ａが非動作状態にあるときは、電圧ＤＨ及び電圧ＤＬの電圧レベルは共にＬレベルである。

また、本発明は、上述した実施形態そのままに限定されるものではなく、実施段階では、上述した例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更をすることができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１Ａ，１Ｂ 過熱保護回路
１０ 入力回路
１２ ＰＭＯＳトランジスタ（第１のスイッチング素子）
１３ ＮＭＯＳトランジスタ（第２のスイッチング素子）
２０ ＮＰＮトランジスタ（第１のトランジスタ、第２のＮＰＮトランジスタ）
３０ 温度ヒステリシス生成回路
４１ 抵抗（第１の抵抗）
４３ 抵抗（第２の抵抗）
４５ キャパシタ
５０ ＮＰＮトランジスタ（第１のＮＰＮトランジスタ）
１２０ ＮＭＯＳトランジスタ（第１のトランジスタ）
２００，３００ スイッチングレギュレータ
２１５ 出力制御回路
Ｎ２ 節点

Claims (7)

1. 制御端子と、基準電圧が供給される第１端子と、接地端子と接続される第２端子と、を有し、入力端子の電圧である入力電圧の電圧レベルに応じてオン状態とオフ状態とを切替可能な第１のトランジスタと、
   前記第１のトランジスタの第２端子と前記接地端子との節点と接続されるベースと、前記接地端子に接続されるエミッタと、定電流が供給され、出力端子に接続されるコレクタと、を有し、前記ベースに供給される参照電圧の電圧レベルに応じてオン状態とオフ状態とを切替可能な第１のＮＰＮトランジスタと、を備え、
   前記参照電圧の温度特性は、ゼロ以上の温度係数を有することを特徴とする過熱保護回路。
2. 前記入力電圧の電圧レベルに応じて、接続状態と非接続状態とが排他的に切替制御される第１のスイッチング素子及び第２のスイッチング素子とを有する入力回路をさらに備え、
   前記第１のトランジスタは、前記制御端子であるベースと、前記第１端子であるコレクタと、前記第２端子であるエミッタとを有する第２のＮＰＮトランジスタであり、
   前記第１のスイッチング素子は、前記第２のＮＰＮトランジスタのベース及びコレクタの間に接続され、
   前記第２のスイッチング素子は、前記第２のＮＰＮトランジスタのエミッタと前記接地端子との間に接続される請求項１に記載の過熱保護回路。
3. 前記第１のトランジスタは、前記制御端子であって、前記入力端子に接続されるゲートと、前記第１端子であるドレインと、前記第２端子であるソースとを有するＮＭＯＳトランジスタであることを特徴とする請求項１に記載の過熱保護回路。
4. 前記第１のトランジスタの第２端子と前記節点とを接続する第１の抵抗と、前記節点と前記接地端子との間に接続される第２の抵抗と、をさらに備える請求項１から３の何れか一項に記載の過熱保護回路。
5. 前記節点と前記接地端子との間に、前記第２の抵抗と並列に接続されるキャパシタをさらに備える請求項４に記載の過熱保護回路。
6. 前記節点と前記接地端子との間に、前記第２の抵抗と並列に接続される温度ヒステリシス生成回路をさらに備える請求項４に記載の過熱保護回路。
7. 入力される電圧から、スイッチング素子によって、所望の出力電圧を出力するスイッチングレギュレータであって、
   前記スイッチング素子の制御端子に制御信号を出力する出力制御回路と、
   請求項１から６の何れか一項に記載の過熱保護回路と、備え、
   前記過熱保護回路は、前記制御信号に基づく信号に基づいて前記出力制御回路を制御する信号を前記出力制御回路へ供給することを特徴とするスイッチングレギュレータ。

Images