JP3540231B2 - クランプ回路及び非接触式通信用インターフェース回路 - Google Patents
クランプ回路及び非接触式通信用インターフェース回路 Download PDFInfo
- Publication number
- JP3540231B2 JP3540231B2 JP2000022218A JP2000022218A JP3540231B2 JP 3540231 B2 JP3540231 B2 JP 3540231B2 JP 2000022218 A JP2000022218 A JP 2000022218A JP 2000022218 A JP2000022218 A JP 2000022218A JP 3540231 B2 JP3540231 B2 JP 3540231B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- transistor
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
- H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
Description
【０００１】
【発明の属する技術分野】
本発明は、クランプ回路及び非接触式通信用インターフェース回路に係り、より詳しくは、電源電圧を耐圧電圧以下とするクランプ回路及び該クランプ回路を備えた非接触式通信用インターフェース回路に関する。
【０００２】
【従来の技術】
従来のＩＣカードは、図１３に示すように、ＩＣカードが装着される図示しないカプラー内のコイルから送電される電圧（交流電圧）を受電しかつ受電した電圧を整流する受電整流回路１０と、受電整流回路１０により整流されて得られた電源電圧Ｖ１をＩＣカード内の素子の耐圧電圧以下にする高電源電圧クランプ回路１４と、備えている。
【０００３】
受電整流回路１０は、カプラーから送電される交流電圧を受電するコイルＬ、コイルＬにより受電された交流電圧を平滑するコンデンサＣ、及び４つのダイオードが循環接続（ブリッジ接続）されて構成された整流回路１２を並列接続して構成されている。なお、受電整流回路１０は、ＩＣカード内の素子に接続され、電源として用いられる。
【０００４】
高電源電圧クランプ回路１４は、ダイオード接続されたＮ型ＭＯＳトランジスタＮ１〜Ｎｎ、電源（受電整流回路１０）からの電流をＮ型ＭＯＳトランジスタＮ１０側に流すことにより行う電源電圧Ｖ１を上記耐圧電圧以下にするクランプ制御を行うＮ型ＭＯＳトランジスタＮ１０、プルダウン抵抗Ｒ１を備えている。Ｎ型ＭＯＳトランジスタＮｎのソースはノードＡに接続され、抵抗Ｒ１を介してＧＮＤに接続されている。Ｎ型ＭＯＳトランジスタＮ１０のドレインは上記電源に接続され、ゲートはノードＡに接続され、ソースはＧＮＤに接続されている。
【０００５】
ここで、Ｎ型ＭＯＳトランジスタＮ１０は、ノードＡに所定の電圧が印加されたときにオンして、上記クランプ制御を開始する。即ち、クランプ制御は、ノードＡに所定の電圧が印加されたときに開始される。なお、ノードＡに所定の電圧が印加されるのは、電源電圧Ｖ１がＮ型ＭＯＳトランジスタＮ１〜Ｎｎのスレッショルド電圧（上記耐圧電圧）以上となった場合である。
【０００６】
【発明が解決しようとする課題】
しかしながら、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎの構造バラツキによりスレッショルド電圧がばらつく。よって、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎスレッショルド電圧が低い方向にずれる場合は、電源電圧Ｖ１が低くてもクランプ制御が開始されて、不必要な電流が流れてしまう。その結果、カプラーのコイルとＩＣカード内のコイルＬとの間の電力の送受電距離が短くなる。一方、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎスレッショルド電圧が高い方向にずれた場合は、電源電圧Ｖ１がＩＣ内の素子の耐圧電圧以上となっても上記クランプ制御が開始されず、耐圧電圧を超える電圧が素子に印加され、素子を破壊するおそれがある。
【０００７】
なお、出荷前のテストでＮ型ＭＯＳトランジスタＮ１〜Ｎｎのスレッショルド電圧がばらついたＩＣカードを選別することも考えられるが、バラツキが大きいため、選別で不良になるＩＣが多くなり、歩留まりの低下を起こす。
【０００８】
本発明は、上記事実に鑑み成されたもので、電源電圧を所定の耐圧電圧以下とする制御を精度よく開始することの可能なクランプ回路及び該クランプ回路を備えた非接触式通信用インターフェース回路を提案することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的達成のため本発明は、接続される素子に、印加された電源電圧を該素子の耐圧電圧以下の電圧にして与えるクランプ回路であって、 前記印加された電源電圧を分圧すると共に、該電源電圧が、前記耐圧電圧以下の電圧であるクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路と、前記分圧点における電圧と前記基準電圧とを比較しかつ比較結果である信号を出力する判定回路と、前記判定回路により出力された信号が、前記分圧点における電圧が前記基準電圧に達していることを指示する場合に、前記電源電圧を前記耐圧電圧以下とする制御を開始する制御回路と、を備えたクランプ回路であって、前記制御は、前記判定回路により前記判定結果出力が出力され後の電源電圧の上昇傾向を、前記判定回路により前記判定結果出力が出力される前の前記電源電圧の上昇傾向よりも低い上昇傾向とすると共に前記電源電圧が前記耐圧電圧を超えない制御であることを特徴とする。
【００１０】
即ち、分圧抵抗回路は、印加された電源電圧を分圧すると共に、該電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められている。判定回路は、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったか否かを判定する。
【００１１】
制御回路は、判定回路による判定結果に基づいて、電源電圧を所定の耐圧電圧以下とする制御を開始する。
【００１２】
ここで、耐圧電圧は、電源側の素子（例えば、後述する整流回路１０内の素子（図１参照））及び電源電圧（後述するＶ１（図１参照））が与えられる素子の耐圧電圧である。また、上記制御は、前記判定回路により前記判定結果出力が出力され後の電源電圧の上昇傾向を、前記判定回路により前記判定結果出力が出力される前の前記電源電圧の上昇傾向よりも低い上昇傾向とすると共に前記電源電圧が前記耐圧電圧を超えない制御である。
【００１３】
なお、制御回路は、判定回路からの判定結果出力をゲートに入力すると共に、該入力した判定結果出力に基づいて電源電圧に応じて流れる電流量を調整することにより、前記電源電圧を前記耐圧電圧以下とするトランジスタを備えるようにしてもよい。なお、このトランジスタとしては、Ｎ型ＭＯＳトランジスタを用いることができる。
【００１４】
以上説明したように本発明は、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路を備え、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下とする制御を開始するようにしている。
【００１５】
即ち、分圧抵抗回路のシート抵抗値がばらついても、分圧点の電圧は抵抗比で決まるため、分圧点の電圧ばらつきを抑えることができ、分圧点の電圧が上昇して基準電圧と等しくなったときに電源電圧を耐圧電圧以下とする制御を精度よく開始することができる。
【００１６】
ここで、本発明に係るクランプ回路は、非接触式通信用インターフェース回路に用いることができる。この場合、上記電源電圧をコイルに誘起された電圧を整流して得ると共に、該コイルに誘起される電圧にはＡＭ変調されたデータ信号の成分を含めるようにしてもよい。
【００１７】
ところで、トランジスタのドレインと電源との間に、電源からトランジスタに印加される電圧を下げる電圧降下素子を少なくとも1つ接続するようにしてもよい。よって、電源からの電圧を電圧降下素子とトランジスタとで分割して印加することができ、トランジスタの寿命を長くすることがてきる。
【００１８】
なお、電圧降下素子としては、トランジスタ、例えば、Ｎ型ＭＯＳトランジスタやＯ型ＭＯＳトランジスタを用いることができる。
【００１９】
ところで、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、制御回路が電源電圧をクランプ電圧以下とする制御を行うと、コイルに誘起されかつ整流して得られた電圧がクランプ電圧以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。そこで、上記制御回路におけるトランジスタのゲート側とドレイン側との間にコンデンサを接続するようにしてもよい。このように、トランジスタのゲート側とドレイン側との間にコンデンサを接続すると、コンデンサの容量により定まる時間分、
判定回路からの判定結果出力がコンデンサに流れ、制御回路のトランジスタのゲート側に入力されず、上記制御が開始されない。よって、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、電源電圧を更に上昇させることができる。よって、上記のように、クランプ回路を非接触式通信用インターフェース回路に用いた場合、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、コイルに誘起された電圧からデータ信号の成分を検出可能にすることができる。
【００２０】
ところで、本発明の判定回路は、前記分圧点の電圧が印加される第１の入力端子と前記基準電圧が印加される第２の入力端子とを備えた差動アンプを含むようにすることができる。また、本発明は、前記差動アンプの第１の入力端子と前記分圧点との間に接続された補助抵抗と、ドレイン側が前記補助抵抗と前記差動アンプの第１の入力端子との間に接続されると共にゲート側が前記差動アンプの出力側に接続され、前記差動アンプの出力によって導通制御される補助トランジスタと、を含むようにすることができる。
【００２１】
ここで、判定回路により分圧点の電圧が基準電圧と等しくなったと判定されたときは上記制御が開始されると共に、補助トランジスタがオンする。補助トランジスタがオンすると、補助抵抗に電位差が発生し、差動アンプの第１の入力端子に印加される電圧が、分圧点の電圧より小さくなる。よって、電源電圧がクランプ電圧を超えることができる。従って、上記のように、クランプ回路を非接触式通信用インターフェース回路に用いた場合、分圧点における電圧が上昇して基準電圧と等しくなった後も、上記のようにコンデンサを設けなくとも、上記コイルに誘起された電圧からデータ信号の成分を検出可能にすることができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明の第１の実施の形態を説明する。
【００２３】
図１に示すように、本実施の形態に係る高電源電圧クランプ回路は、非接触式通信用インターフェース回路に用いることができる。この場合、上記電源電圧をコイルに誘起された電圧を整流して得ると共に、該コイルに誘起される電圧にはＡＭ変調されたデータ信号の成分が含まれている。高電源電圧クランプ回路は、前述した受電整流回路１０（図１３に示した受電整流回路１０と同構成（電源））と、後述する基準電圧Ｖ２を生成する基準電圧生成回路２０と、に接続されている。即ち、高電源電圧クランプ回路は、受電整流回路１０に接続され、受電整流回路１０により印加された電源電圧Ｖ１を分圧すると共に、該電源電圧Ｖ１がクランプ電圧と等しい場合に分圧点Ａの電圧が基準電圧Ｖ２と等しくなるように抵抗値が定められかつ各々同じ抵抗材質の抵抗Ｒ１，Ｒ２を直列接続して構成された分圧抵抗回路２２と、分圧点Ａにおける基準電圧Ｖ２より小さい電圧が上昇して基準電圧Ｖ２と等しくなったか否かを判定する判定回路としての差動アンプA1と、差動アンプA1からの判定結果出力をゲートに入力すると共に、差動アンプA1により分圧点Ａの電圧が基準電圧Ｖ２と等しくなったと判定されたとき、即ち、差動アンプA1からの判定結果出力をゲートに入力したときに、電源電圧Ｖ１に応じて流れる電流量を調整することにより、電源電圧Ｖ１をＩＣカード内の素子の耐圧電圧以下とする制御を開始する制御回路としての高電圧用Ｎ型ＭＯＳトランジスタＨ１０と、を備えている。
【００２４】
差動アンプA1は、分圧点Ａの電圧が印加される第１の入力端子（＋側）と基準電圧Ｖ２が印加される第２の入力端子（―側）とを備え、出力側が、Ｎ型ＭＯＳトランジスタＨ１０のゲートに接続されている。Ｎ型ＭＯＳトランジスタＨ１０のドレイン側は受電整流回路１０に接続されかつソース側がＧＮＤに接続されている。
【００２５】
図２に示すように、基準電圧生成回路２０は、Ｐ型ＭＯＳトランジスタＰ１〜Ｐ５、Ｎ型ＭＯＳトランジスタＮ１、ＰＮＰ型バイポーラトランジスタＢＰ１〜ＢＰ３を備えている。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のベースのノードはＶＢ１、ＶＢ２である。また、基準電圧生成回路２０は、抵抗Ｒ１０〜Ｒ４０、差動アンプＡｍｐを備えている。なお、ＩＮＮ、ＩＮＰは差動アップＡｍｐの入力である。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のエミッタ面積比については特に限定されないが、ここでは一例としてＢＰ１：ＢＰ２＝８：１のエミッタ面積比で説明する。また、Ｐ型トランジスタＰ２、Ｐ３は同じサイズで構成される。電源電圧Ｖ１が高電圧になるととが想定されるため、耐圧に問題がある場合は各トランジスタを高耐圧用のトランジスタに置き換えるのが望ましい。
【００２６】
次に、本実施の形態の作用を説明する。
【００２７】
前述したようにカプラーのコイルとＩＣカード内のコイルＬとの間の距離（カプラー―カード間距離（図３参照））が小さくなるに従って、受電整流回路１０により受電される電圧は上昇し、該電圧が整流されて得られる電源電圧Ｖ１は上昇する。
【００２８】
電源電圧Ｖ１が上昇すると、基準電圧生成回路２０では、抵抗Ｒ１０の値により電流Ｉ１が流れ始める。Ｐ型トランジスタＰ２、Ｐ３はＰ型トランジスタＰ１に対してカレントミラー接続になっているため、Ｐ型トランジスタＰ１とのサイズ比によって決まる電流Ｉ２、Ｉ３が流れる。この時、Ｐ型トランジスタＰ２、Ｐ３は同じサイズで構成されているので、電流Ｉ２とＩ３は同じ値である。電源電圧Ｖ１が上昇すると最初は、ノードＩＮＮ、ＩＮＰ間には電位差が生じているが、差動アップＡｍｐ、Ｎ型ＭＯＳトランジスタＮ１、抵抗Ｒ２０〜Ｒ４０、ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２で構成されるループにより、やがて電位差がゼロに収束する。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のエミッタ面積比が１：８であるので、この時のノードＶＢ１、ＶＢ２間の電位差ΔＶは、バイポーラトランジスタのベースエミッタ間電圧の算出式から、以下の式で求めることができる。
【００２９】
ΔＶ＝ｋ（Ｔ／ｑ）ｌｎ８
但し、ｋ：ボルツマン定数、ｑ：電子の電荷、Ｔ：絶対温度
これより、ΔＶは電流Ｉ２、Ｉ３の電流値ではなく、ＰＮＰ型バイポーラトランジスタＢＰ１，ＢＰ２のエミッタ面積比で決定されることがわかる。電源電圧Ｖ１が変動すると、それにより電流Ｉ１、Ｉ２、Ｉ３も変動するが、ΔＶはこの電流変動に影響されること無く一定の電圧差を保持することができる。
【００３０】
電流Ｉ４はこの電位差ΔＶと抵抗Ｒ３０の値により決まるため、電流Ｉ４も電源電圧Ｖ１の電圧変動に影響されない。電流Ｉ５はトランジスタＰ４のカレントミラー接続になっているトランジスタＰ５によって決まるため、電流Ｉ５もまたＶ１の電圧変動に影響されない。よって、電流Ｉ４、Ｉ５によって生成される基準電圧Ｖ２は、電源電圧Ｖ１の電圧変動に影響されることなく、一定の電圧となる。なお、基準電圧Ｖ２を生成するために抵抗Ｒ２０〜Ｒ４０、バイポーラトランジスタＢＰ３を使用しているのは、温度による電圧Ｖ２の変動を抑えるためである。
【００３１】
そして、上記カプラー―カード間距離が近くなって、電源電圧Ｖ１が上昇するに従い、分圧点Ａの電圧も抵抗Ｒ１、Ｒ２の比により徐々に上昇する。電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達しない場合は、分圧点Ａの電圧は基準電圧Ｖ２より低く、差動アンプＡ１出力であるノードＢのレベルは“Ｌ”レベルであり、トランジスタＨ１０の状態は“ＯＦＦ”である。よって、トランジスタＨ１０側のＶ１−ＧＮＤ間には電流は流れない。なお、分圧抵抗回路２２には電流が流れる。
【００３２】
一方、上記カプラー―カード間距離が距離Ｋ（図３参照）となって、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達した場合、分圧点Ａの電圧は基準電圧Ｖ２と等しくなる。このとき、差動アンプＡ１の出力（ノードＢ）の電圧レベルは上昇し、トランジスタＨ１０の状態は“ＯＮ”になる。よって、トランジスタＨ１０側に電流が流れる。即ち、クランプ制御が開始される。
【００３３】
ここで、クランプ制御を説明する。図１に示すように、本実施の形態に係る高電源電圧クランプ回路はフィードバックループで構成されているため、差動アンプＡ１は電源電圧Ｖ１がクランプ電圧Ｖ０を維持するようにトランジスタＨ１０のゲート電圧を制御することになる。この結果、受電電流回路１０からトランジスタＨ１０側に流れる電流量が調整されて、電源電圧Ｖ１の電圧レベルはクランプ電圧Ｖ０を維持し、クランプ電圧Ｖ０を超える電圧になることはない。
【００３４】
以上のように、第１の実施の形態によれば、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路を備え、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下（本実施の形態ではクランプ電圧以下）とする制御を開始するようにしている。
【００３５】
即ち、分圧抵抗回路のシート抵抗値がばらついても、分圧点の電圧は抵抗比で決まるため、分圧点の電圧ばらつきを抑えることができ、分圧点の電圧が上昇して基準電圧と等しくなったときに電源電圧を耐圧電圧以下（本実施の形態ではクランプ電圧以下）とする制御を精度よく開始することができる。
【００３６】
なお、本実施の形態では、高電圧用トランジスタに代えて、電源電圧Ｖ１の電圧レベルに対してトランジスタの耐圧上問題の無いＮ型トランジスタを用いてもよい。
【００３７】
次に、本発明の第２の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。
【００３８】
即ち、本実施の形態に係る高電源電圧クランプ回路は、図４に示すように、第１の実施の形態の高電圧用トランジスタＨ１０の代わりにノーマル電圧用トランジスタＮ１０を用いると共に、ノーマル電圧用トランジスタＮ１０のドレインと電源（受電整流回路１０）との間に、電源から高電圧用Ｎ型ＭＯＳトランジスタＨ１０に印加される電圧を下げる電圧降下素子としてのＯ型ＭＯＳトランジスタＯ１０を少なくとも1つ（図４では１つ）接続している。このＯ型ＭＯＳトランジスタＯ１０はＮ型ＭＯＳトランジスタに比べ、スレッショルド電圧が非常に低いトランジスタであり、電源電圧Ｖ１の電圧レベルに対してトランジスタの耐圧上問題の無いＯ型トランジスタであれば高電圧用に限定されない。なお、信号Ｖ３はバイアス電圧で、Ｏ型ＭＯＳトランジスタＯ１０を十分に"ＯＮ"状態にできるレベルであり、Ｏ型ＭＯＳトランジスタＯ１０のゲートに入力される。
【００３９】
図５に示すように、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にし、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を維持するように制御する（クランプ制御が開始される）。この時、ノードＣの電位はトランジスタＯ１０により、電源電圧Ｖ１の電圧レベルよりも十分低い電圧レベルになっている。よって、トランジスタＮ１０は電源電圧Ｖ１の電圧レベルよりも低いドレイン電圧で電源電圧を制御することができる。
【００４０】
ここで、第１の実施の形態では、クランプ制御時の電流経路はトランジスタＨ１０のみであったが、この場合、トランジスタＨ１０のドレインに高電圧が直接印加され、高電圧用トランジスタであっても、長期にわたる使用によっては破壊の可能性が生じることが考えられる。
【００４１】
しかし、第２の実施の形態では、ノーマル電圧用トランジスタＮ１０のドレインと電源（受電整流回路１０）との間に、電源から高電圧用Ｎ型ＭＯＳトランジスタＨ１０に印加される電圧を下げるＯ型ＭＯＳトランジスタＯ１０を少なくとも1つ接続したので、トランジスタ１個あたりにかかる電圧は低くなり、トランジスタの寿命低下を防ぐ効果が得られる。
【００４２】
なお、電圧降下素子としては、Ｏ型ＭＯＳトランジスタに代えて、Ｎ型ＭＯＳトランジスタを用いるようにしてもよい。
【００４３】
次に、本発明の第３の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。即ち、本実施の形態では、図６に示すように、第２の実施の形態のノードＢ、ノードＣ間にコンデンサＣ１を接続している。
【００４４】
図７に示すように、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１の出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にして、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を維持しようとする（クランプ制御）。この時、ノードＢとノードＣ間に容量Ｃ１が存在するため、実際トランジスタＮ１０が“ＯＮ”状態になるまでにはある時間ｔを要する。この時間はコンデンサＣ１の容量の値に依存する。このコンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０は“ＯＮ”状態になり、クランプ制御が行なわれる。
【００４５】
ここで、コンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０を“ＯＮ”状態にして、クランプ制御を行うようにしたのは次の通りである。即ち、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、クランプ制御において電源電圧をクランプ電圧以下とすると、コイルに誘起されかつ整流して得られた電圧がクランプ電圧以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。
【００４６】
そこで、上記のようにトランジスタＮ１０のゲート側とドレイン側との間にコンデンサＣ１を接続して、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、電源電圧を更に上昇させて、コイルに誘起された電圧からデータ信号の成分を検出可能にしている。
【００４７】
ところで、このコンデンサＣ１は差動アンプＡ１の位相補償も兼ねているため、本実施の形態のクランプ回路のフィードバックループによる発振も防ぐことができる効果も得られる。
【００４８】
次に、本発明の第４の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。即ち、本実施の形態では、図８に示すように、差動アンプＡ１の第１の入力端子と分圧点Ａとの間に補助抵抗Ｒ３を接続すると共に、ドレイン側が補助抵抗Ｒ３と差動アンプＡ１の第１の入力端子との間に接続されると共にゲート側が差動アンプＡ１の出力側に接続され、差動アンプＡ１の出力によって導通制御される補助トランジスタとしてのＮ型ＭＯＳトランジスタＮ１１を備えている。
【００４９】
図９に示すように、電源電圧Ｖ１の電圧が上昇すると、クランプ電圧Ｖ０に達するまでは差動アンプＡ１の出力は“Ｌ”レベルであり、トランジスタＮ１１は“ＯＦＦ”状態であり、ノードＡの電圧は抵抗Ｒ１、Ｒ２の比により、徐々に上昇してくる。
【００５０】
次に、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達した場合、分圧点Ａの電圧は基準電圧Ｖ２と等しく、抵抗Ｒ３に電流が流れないので、差動アンプＡ１には分圧点Ａの電圧と等しい電圧（基準電圧Ｖ２）が印加される。よって、差動アンプＡ１の出力であるノードＢの電圧レベルは徐々に上昇し、トランジスタＮ１０の状態は“ＯＮ”になり始め、トランジスタＮ１０側に電流が流れ始める。この時、同時にトランジスタＮ１１も“ＯＮ”状態になり、抵抗Ｒ３に電流が流れる。クランプ電圧Ｖ０を超えた状態で電源電圧Ｖ１の電圧レベルが高くなると、差動アンプＡ１出力であるノードＢの電圧レベルも高くなるため、トランジスタＮ１１の負荷が小さくなる。その結果ノードＡとノードＤの間には電位差が生じることになる。この電位差はＶ１の電圧レベルが高くなればなるほど大きいものとなる。これにより、クランプ電圧Ｖ０を超えてからの電源電圧Ｖ１の電圧レベルは抵抗Ｒ３とトランジスタＮ１１により、一定の電圧を維持するのではなく、ある傾斜を持った増加特性になる。なお、抵抗Ｒ３の値を調整することより、電源電圧Ｖ１が上記耐圧電圧以下としている。即ち、本実施の形態では、電源電圧がクランプ電圧に到達した後は、電源電圧がクランプ電圧になるまでの上昇傾向よりも低い上昇傾向とする。
【００５１】
ここで、前述した第１の実施の形態乃至第３の実施の形態では、クランプ後の電源電圧Ｖ１レベルはクランプ電圧Ｖ０レベルで一定になるように制御していたが、本第４の実施の形態によれば、クランプ後の電源電圧Ｖ１レベルはある傾斜を持った特性になるので、第３の実施の形態のようなコンデンサ無しでもデータ送受信のＡＭ変調波を電源電圧Ｖ１にのせることができるという効果が得られる。
【００５２】
また、レイアウトを考慮した場合、抵抗やトランジスタは容量に比べ、小さい面積で構成できるため、第３の実施の形態より回路面積を小さくできるという効果も得られる。
【００５３】
次に、第５の実施の形態を説明する。本実施の形態は、前述した第４の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。本実施の形態では、ノードＢ、ノードＣ間にコンデンサＣ１を接続している。即ち、本実施の形態では、図１０に示すように、第２の実施の形態と比較すると、第３の実施の形態の特徴的な要素（コンデンサＣ１）と、第４の実施の形態の特徴的な要素（補助抵抗Ｒ３、Ｎ型ＭＯＳトランジスタＮ１１）と、を更に備えている。従って、本実施の形態に係る作用も、図１１に示すように、第３の実施の形態の特徴的な作用と、第４の実施の形態の特徴的な作用と、を併せ持つ。
【００５４】
即ち、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１の出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にして、Ｖ１電圧レベルがクランプ電圧Ｖ０を維持しようとする。この時、ノードＢとノードＣ間に容量Ｃ１が存在するため、実際トランジスタＮ１０が“ＯＮ”状態になるまでにはある時間ｔを要する。このコンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０は“ＯＮ”状態になり、クランプ制御が行なわれる。
【００５５】
しかし、トランジスタＮ１０がオンすると、トランジスタＮ１１も“ＯＮ”状態になり始める。そして、前述したように、クランプ電圧Ｖ０を超えてからの電源電圧Ｖ１の電圧レベルは、抵抗Ｒ３とトランジスタＮ１１により、ある傾斜を持った増加特性になる。
【００５６】
ここで、図１２（Ａ）に示すように、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、電源電圧をクランプ制御するときの、第１の実施の形態乃至第５の実施の形態の電源電圧の様子を説明する。
【００５７】
第１の実施の形態及び第２の実施の形態では、クランプ制御時は、図１２（Ｂ）に示すように、電源電圧をクランプ電圧Ｖ０以下とするので、コイルに誘起されかつ整流して得られた電圧がクランプ電圧Ｖ０以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。
【００５８】
第３の実施の形態では、上記のようにトランジスタＮ１０のゲート側とドレイン側との間にコンデンサＣ１を接続しているので、クランプ制御時は、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間ｔ、電源電圧が更に上昇し、コイルに誘起された電圧からデータ信号の成分を検出することができる。
【００５９】
第４の実施の形態では、クランプ制御時は、電源電圧Ｖ１がクランプ電圧Ｖ０以上にすることができるので、コイルに誘起されかつ整流して得られた電圧がクランプ電圧Ｖ０以上であると、該コイルに誘起された電圧からデータ信号の成分を検出することができる。
【００６０】
第５の実施の形態では、第３の実施の形態の特徴的な波形と第４の実施の形態の特徴的な波形とが組合された波形となる。
【００６１】
【発明の効果】
以上説明したように本発明は、分圧抵抗回路の抵抗値が異なるクランプ回路毎にばらついても、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められているので、分圧点の電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下とする制御を精度よく開始することができる、という効果を有する。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＩＣカードのブロック図である。
【図２】基準電圧生成回路の詳細を示す回路図である。
【図３】第１の実施の形態の作用を説明する説明図である。
【図４】第２の実施の形態に係るＩＣカードのブロック図である。
【図５】第２の実施の形態の作用を説明する説明図である。
【図６】第３の実施の形態に係るＩＣカードのブロック図である。
【図７】第３の実施の形態の作用を説明する説明図である。
【図８】第４の実施の形態に係るＩＣカードのブロック図である。
【図９】第４の実施の形態の作用を説明する説明図である。
【図１０】第５の実施の形態に係るＩＣカードのブロック図である。
【図１１】第５の実施の形態の作用を説明する説明図である。
【図１２】第１の実施の形態乃至第５の実施の形態におけるクランプ制御時における電源電圧の波形を示したグラフである。
【図１３】従来のＩＣカードのブロック図である。
【符号の説明】
１０ 受電整流回路（電源）
２２ 分圧抵抗回路
Ａ１ 差動アンプ（判定回路）
Ｈ１０ トランジスタ（制御回路）
Ｏ１０ トランジスタ（電圧降下素子）
Ｃ１ コンデンサ
Ｒ３ 補助抵抗
Ｎ１１ トランジスタ（補助トランジスタ）
【発明の属する技術分野】
本発明は、クランプ回路及び非接触式通信用インターフェース回路に係り、より詳しくは、電源電圧を耐圧電圧以下とするクランプ回路及び該クランプ回路を備えた非接触式通信用インターフェース回路に関する。
【０００２】
【従来の技術】
従来のＩＣカードは、図１３に示すように、ＩＣカードが装着される図示しないカプラー内のコイルから送電される電圧（交流電圧）を受電しかつ受電した電圧を整流する受電整流回路１０と、受電整流回路１０により整流されて得られた電源電圧Ｖ１をＩＣカード内の素子の耐圧電圧以下にする高電源電圧クランプ回路１４と、備えている。
【０００３】
受電整流回路１０は、カプラーから送電される交流電圧を受電するコイルＬ、コイルＬにより受電された交流電圧を平滑するコンデンサＣ、及び４つのダイオードが循環接続（ブリッジ接続）されて構成された整流回路１２を並列接続して構成されている。なお、受電整流回路１０は、ＩＣカード内の素子に接続され、電源として用いられる。
【０００４】
高電源電圧クランプ回路１４は、ダイオード接続されたＮ型ＭＯＳトランジスタＮ１〜Ｎｎ、電源（受電整流回路１０）からの電流をＮ型ＭＯＳトランジスタＮ１０側に流すことにより行う電源電圧Ｖ１を上記耐圧電圧以下にするクランプ制御を行うＮ型ＭＯＳトランジスタＮ１０、プルダウン抵抗Ｒ１を備えている。Ｎ型ＭＯＳトランジスタＮｎのソースはノードＡに接続され、抵抗Ｒ１を介してＧＮＤに接続されている。Ｎ型ＭＯＳトランジスタＮ１０のドレインは上記電源に接続され、ゲートはノードＡに接続され、ソースはＧＮＤに接続されている。
【０００５】
ここで、Ｎ型ＭＯＳトランジスタＮ１０は、ノードＡに所定の電圧が印加されたときにオンして、上記クランプ制御を開始する。即ち、クランプ制御は、ノードＡに所定の電圧が印加されたときに開始される。なお、ノードＡに所定の電圧が印加されるのは、電源電圧Ｖ１がＮ型ＭＯＳトランジスタＮ１〜Ｎｎのスレッショルド電圧（上記耐圧電圧）以上となった場合である。
【０００６】
【発明が解決しようとする課題】
しかしながら、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎの構造バラツキによりスレッショルド電圧がばらつく。よって、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎスレッショルド電圧が低い方向にずれる場合は、電源電圧Ｖ１が低くてもクランプ制御が開始されて、不必要な電流が流れてしまう。その結果、カプラーのコイルとＩＣカード内のコイルＬとの間の電力の送受電距離が短くなる。一方、Ｎ型ＭＯＳトランジスタＮ１〜Ｎｎスレッショルド電圧が高い方向にずれた場合は、電源電圧Ｖ１がＩＣ内の素子の耐圧電圧以上となっても上記クランプ制御が開始されず、耐圧電圧を超える電圧が素子に印加され、素子を破壊するおそれがある。
【０００７】
なお、出荷前のテストでＮ型ＭＯＳトランジスタＮ１〜Ｎｎのスレッショルド電圧がばらついたＩＣカードを選別することも考えられるが、バラツキが大きいため、選別で不良になるＩＣが多くなり、歩留まりの低下を起こす。
【０００８】
本発明は、上記事実に鑑み成されたもので、電源電圧を所定の耐圧電圧以下とする制御を精度よく開始することの可能なクランプ回路及び該クランプ回路を備えた非接触式通信用インターフェース回路を提案することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的達成のため本発明は、接続される素子に、印加された電源電圧を該素子の耐圧電圧以下の電圧にして与えるクランプ回路であって、 前記印加された電源電圧を分圧すると共に、該電源電圧が、前記耐圧電圧以下の電圧であるクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路と、前記分圧点における電圧と前記基準電圧とを比較しかつ比較結果である信号を出力する判定回路と、前記判定回路により出力された信号が、前記分圧点における電圧が前記基準電圧に達していることを指示する場合に、前記電源電圧を前記耐圧電圧以下とする制御を開始する制御回路と、を備えたクランプ回路であって、前記制御は、前記判定回路により前記判定結果出力が出力され後の電源電圧の上昇傾向を、前記判定回路により前記判定結果出力が出力される前の前記電源電圧の上昇傾向よりも低い上昇傾向とすると共に前記電源電圧が前記耐圧電圧を超えない制御であることを特徴とする。
【００１０】
即ち、分圧抵抗回路は、印加された電源電圧を分圧すると共に、該電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められている。判定回路は、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったか否かを判定する。
【００１１】
制御回路は、判定回路による判定結果に基づいて、電源電圧を所定の耐圧電圧以下とする制御を開始する。
【００１２】
ここで、耐圧電圧は、電源側の素子（例えば、後述する整流回路１０内の素子（図１参照））及び電源電圧（後述するＶ１（図１参照））が与えられる素子の耐圧電圧である。また、上記制御は、前記判定回路により前記判定結果出力が出力され後の電源電圧の上昇傾向を、前記判定回路により前記判定結果出力が出力される前の前記電源電圧の上昇傾向よりも低い上昇傾向とすると共に前記電源電圧が前記耐圧電圧を超えない制御である。
【００１３】
なお、制御回路は、判定回路からの判定結果出力をゲートに入力すると共に、該入力した判定結果出力に基づいて電源電圧に応じて流れる電流量を調整することにより、前記電源電圧を前記耐圧電圧以下とするトランジスタを備えるようにしてもよい。なお、このトランジスタとしては、Ｎ型ＭＯＳトランジスタを用いることができる。
【００１４】
以上説明したように本発明は、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路を備え、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下とする制御を開始するようにしている。
【００１５】
即ち、分圧抵抗回路のシート抵抗値がばらついても、分圧点の電圧は抵抗比で決まるため、分圧点の電圧ばらつきを抑えることができ、分圧点の電圧が上昇して基準電圧と等しくなったときに電源電圧を耐圧電圧以下とする制御を精度よく開始することができる。
【００１６】
ここで、本発明に係るクランプ回路は、非接触式通信用インターフェース回路に用いることができる。この場合、上記電源電圧をコイルに誘起された電圧を整流して得ると共に、該コイルに誘起される電圧にはＡＭ変調されたデータ信号の成分を含めるようにしてもよい。
【００１７】
ところで、トランジスタのドレインと電源との間に、電源からトランジスタに印加される電圧を下げる電圧降下素子を少なくとも1つ接続するようにしてもよい。よって、電源からの電圧を電圧降下素子とトランジスタとで分割して印加することができ、トランジスタの寿命を長くすることがてきる。
【００１８】
なお、電圧降下素子としては、トランジスタ、例えば、Ｎ型ＭＯＳトランジスタやＯ型ＭＯＳトランジスタを用いることができる。
【００１９】
ところで、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、制御回路が電源電圧をクランプ電圧以下とする制御を行うと、コイルに誘起されかつ整流して得られた電圧がクランプ電圧以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。そこで、上記制御回路におけるトランジスタのゲート側とドレイン側との間にコンデンサを接続するようにしてもよい。このように、トランジスタのゲート側とドレイン側との間にコンデンサを接続すると、コンデンサの容量により定まる時間分、
判定回路からの判定結果出力がコンデンサに流れ、制御回路のトランジスタのゲート側に入力されず、上記制御が開始されない。よって、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、電源電圧を更に上昇させることができる。よって、上記のように、クランプ回路を非接触式通信用インターフェース回路に用いた場合、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、コイルに誘起された電圧からデータ信号の成分を検出可能にすることができる。
【００２０】
ところで、本発明の判定回路は、前記分圧点の電圧が印加される第１の入力端子と前記基準電圧が印加される第２の入力端子とを備えた差動アンプを含むようにすることができる。また、本発明は、前記差動アンプの第１の入力端子と前記分圧点との間に接続された補助抵抗と、ドレイン側が前記補助抵抗と前記差動アンプの第１の入力端子との間に接続されると共にゲート側が前記差動アンプの出力側に接続され、前記差動アンプの出力によって導通制御される補助トランジスタと、を含むようにすることができる。
【００２１】
ここで、判定回路により分圧点の電圧が基準電圧と等しくなったと判定されたときは上記制御が開始されると共に、補助トランジスタがオンする。補助トランジスタがオンすると、補助抵抗に電位差が発生し、差動アンプの第１の入力端子に印加される電圧が、分圧点の電圧より小さくなる。よって、電源電圧がクランプ電圧を超えることができる。従って、上記のように、クランプ回路を非接触式通信用インターフェース回路に用いた場合、分圧点における電圧が上昇して基準電圧と等しくなった後も、上記のようにコンデンサを設けなくとも、上記コイルに誘起された電圧からデータ信号の成分を検出可能にすることができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して、本発明の第１の実施の形態を説明する。
【００２３】
図１に示すように、本実施の形態に係る高電源電圧クランプ回路は、非接触式通信用インターフェース回路に用いることができる。この場合、上記電源電圧をコイルに誘起された電圧を整流して得ると共に、該コイルに誘起される電圧にはＡＭ変調されたデータ信号の成分が含まれている。高電源電圧クランプ回路は、前述した受電整流回路１０（図１３に示した受電整流回路１０と同構成（電源））と、後述する基準電圧Ｖ２を生成する基準電圧生成回路２０と、に接続されている。即ち、高電源電圧クランプ回路は、受電整流回路１０に接続され、受電整流回路１０により印加された電源電圧Ｖ１を分圧すると共に、該電源電圧Ｖ１がクランプ電圧と等しい場合に分圧点Ａの電圧が基準電圧Ｖ２と等しくなるように抵抗値が定められかつ各々同じ抵抗材質の抵抗Ｒ１，Ｒ２を直列接続して構成された分圧抵抗回路２２と、分圧点Ａにおける基準電圧Ｖ２より小さい電圧が上昇して基準電圧Ｖ２と等しくなったか否かを判定する判定回路としての差動アンプA1と、差動アンプA1からの判定結果出力をゲートに入力すると共に、差動アンプA1により分圧点Ａの電圧が基準電圧Ｖ２と等しくなったと判定されたとき、即ち、差動アンプA1からの判定結果出力をゲートに入力したときに、電源電圧Ｖ１に応じて流れる電流量を調整することにより、電源電圧Ｖ１をＩＣカード内の素子の耐圧電圧以下とする制御を開始する制御回路としての高電圧用Ｎ型ＭＯＳトランジスタＨ１０と、を備えている。
【００２４】
差動アンプA1は、分圧点Ａの電圧が印加される第１の入力端子（＋側）と基準電圧Ｖ２が印加される第２の入力端子（―側）とを備え、出力側が、Ｎ型ＭＯＳトランジスタＨ１０のゲートに接続されている。Ｎ型ＭＯＳトランジスタＨ１０のドレイン側は受電整流回路１０に接続されかつソース側がＧＮＤに接続されている。
【００２５】
図２に示すように、基準電圧生成回路２０は、Ｐ型ＭＯＳトランジスタＰ１〜Ｐ５、Ｎ型ＭＯＳトランジスタＮ１、ＰＮＰ型バイポーラトランジスタＢＰ１〜ＢＰ３を備えている。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のベースのノードはＶＢ１、ＶＢ２である。また、基準電圧生成回路２０は、抵抗Ｒ１０〜Ｒ４０、差動アンプＡｍｐを備えている。なお、ＩＮＮ、ＩＮＰは差動アップＡｍｐの入力である。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のエミッタ面積比については特に限定されないが、ここでは一例としてＢＰ１：ＢＰ２＝８：１のエミッタ面積比で説明する。また、Ｐ型トランジスタＰ２、Ｐ３は同じサイズで構成される。電源電圧Ｖ１が高電圧になるととが想定されるため、耐圧に問題がある場合は各トランジスタを高耐圧用のトランジスタに置き換えるのが望ましい。
【００２６】
次に、本実施の形態の作用を説明する。
【００２７】
前述したようにカプラーのコイルとＩＣカード内のコイルＬとの間の距離（カプラー―カード間距離（図３参照））が小さくなるに従って、受電整流回路１０により受電される電圧は上昇し、該電圧が整流されて得られる電源電圧Ｖ１は上昇する。
【００２８】
電源電圧Ｖ１が上昇すると、基準電圧生成回路２０では、抵抗Ｒ１０の値により電流Ｉ１が流れ始める。Ｐ型トランジスタＰ２、Ｐ３はＰ型トランジスタＰ１に対してカレントミラー接続になっているため、Ｐ型トランジスタＰ１とのサイズ比によって決まる電流Ｉ２、Ｉ３が流れる。この時、Ｐ型トランジスタＰ２、Ｐ３は同じサイズで構成されているので、電流Ｉ２とＩ３は同じ値である。電源電圧Ｖ１が上昇すると最初は、ノードＩＮＮ、ＩＮＰ間には電位差が生じているが、差動アップＡｍｐ、Ｎ型ＭＯＳトランジスタＮ１、抵抗Ｒ２０〜Ｒ４０、ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２で構成されるループにより、やがて電位差がゼロに収束する。ＰＮＰ型バイポーラトランジスタＢＰ１、ＢＰ２のエミッタ面積比が１：８であるので、この時のノードＶＢ１、ＶＢ２間の電位差ΔＶは、バイポーラトランジスタのベースエミッタ間電圧の算出式から、以下の式で求めることができる。
【００２９】
ΔＶ＝ｋ（Ｔ／ｑ）ｌｎ８
但し、ｋ：ボルツマン定数、ｑ：電子の電荷、Ｔ：絶対温度
これより、ΔＶは電流Ｉ２、Ｉ３の電流値ではなく、ＰＮＰ型バイポーラトランジスタＢＰ１，ＢＰ２のエミッタ面積比で決定されることがわかる。電源電圧Ｖ１が変動すると、それにより電流Ｉ１、Ｉ２、Ｉ３も変動するが、ΔＶはこの電流変動に影響されること無く一定の電圧差を保持することができる。
【００３０】
電流Ｉ４はこの電位差ΔＶと抵抗Ｒ３０の値により決まるため、電流Ｉ４も電源電圧Ｖ１の電圧変動に影響されない。電流Ｉ５はトランジスタＰ４のカレントミラー接続になっているトランジスタＰ５によって決まるため、電流Ｉ５もまたＶ１の電圧変動に影響されない。よって、電流Ｉ４、Ｉ５によって生成される基準電圧Ｖ２は、電源電圧Ｖ１の電圧変動に影響されることなく、一定の電圧となる。なお、基準電圧Ｖ２を生成するために抵抗Ｒ２０〜Ｒ４０、バイポーラトランジスタＢＰ３を使用しているのは、温度による電圧Ｖ２の変動を抑えるためである。
【００３１】
そして、上記カプラー―カード間距離が近くなって、電源電圧Ｖ１が上昇するに従い、分圧点Ａの電圧も抵抗Ｒ１、Ｒ２の比により徐々に上昇する。電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達しない場合は、分圧点Ａの電圧は基準電圧Ｖ２より低く、差動アンプＡ１出力であるノードＢのレベルは“Ｌ”レベルであり、トランジスタＨ１０の状態は“ＯＦＦ”である。よって、トランジスタＨ１０側のＶ１−ＧＮＤ間には電流は流れない。なお、分圧抵抗回路２２には電流が流れる。
【００３２】
一方、上記カプラー―カード間距離が距離Ｋ（図３参照）となって、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達した場合、分圧点Ａの電圧は基準電圧Ｖ２と等しくなる。このとき、差動アンプＡ１の出力（ノードＢ）の電圧レベルは上昇し、トランジスタＨ１０の状態は“ＯＮ”になる。よって、トランジスタＨ１０側に電流が流れる。即ち、クランプ制御が開始される。
【００３３】
ここで、クランプ制御を説明する。図１に示すように、本実施の形態に係る高電源電圧クランプ回路はフィードバックループで構成されているため、差動アンプＡ１は電源電圧Ｖ１がクランプ電圧Ｖ０を維持するようにトランジスタＨ１０のゲート電圧を制御することになる。この結果、受電電流回路１０からトランジスタＨ１０側に流れる電流量が調整されて、電源電圧Ｖ１の電圧レベルはクランプ電圧Ｖ０を維持し、クランプ電圧Ｖ０を超える電圧になることはない。
【００３４】
以上のように、第１の実施の形態によれば、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路を備え、分圧点における基準電圧より小さい電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下（本実施の形態ではクランプ電圧以下）とする制御を開始するようにしている。
【００３５】
即ち、分圧抵抗回路のシート抵抗値がばらついても、分圧点の電圧は抵抗比で決まるため、分圧点の電圧ばらつきを抑えることができ、分圧点の電圧が上昇して基準電圧と等しくなったときに電源電圧を耐圧電圧以下（本実施の形態ではクランプ電圧以下）とする制御を精度よく開始することができる。
【００３６】
なお、本実施の形態では、高電圧用トランジスタに代えて、電源電圧Ｖ１の電圧レベルに対してトランジスタの耐圧上問題の無いＮ型トランジスタを用いてもよい。
【００３７】
次に、本発明の第２の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。
【００３８】
即ち、本実施の形態に係る高電源電圧クランプ回路は、図４に示すように、第１の実施の形態の高電圧用トランジスタＨ１０の代わりにノーマル電圧用トランジスタＮ１０を用いると共に、ノーマル電圧用トランジスタＮ１０のドレインと電源（受電整流回路１０）との間に、電源から高電圧用Ｎ型ＭＯＳトランジスタＨ１０に印加される電圧を下げる電圧降下素子としてのＯ型ＭＯＳトランジスタＯ１０を少なくとも1つ（図４では１つ）接続している。このＯ型ＭＯＳトランジスタＯ１０はＮ型ＭＯＳトランジスタに比べ、スレッショルド電圧が非常に低いトランジスタであり、電源電圧Ｖ１の電圧レベルに対してトランジスタの耐圧上問題の無いＯ型トランジスタであれば高電圧用に限定されない。なお、信号Ｖ３はバイアス電圧で、Ｏ型ＭＯＳトランジスタＯ１０を十分に"ＯＮ"状態にできるレベルであり、Ｏ型ＭＯＳトランジスタＯ１０のゲートに入力される。
【００３９】
図５に示すように、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にし、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を維持するように制御する（クランプ制御が開始される）。この時、ノードＣの電位はトランジスタＯ１０により、電源電圧Ｖ１の電圧レベルよりも十分低い電圧レベルになっている。よって、トランジスタＮ１０は電源電圧Ｖ１の電圧レベルよりも低いドレイン電圧で電源電圧を制御することができる。
【００４０】
ここで、第１の実施の形態では、クランプ制御時の電流経路はトランジスタＨ１０のみであったが、この場合、トランジスタＨ１０のドレインに高電圧が直接印加され、高電圧用トランジスタであっても、長期にわたる使用によっては破壊の可能性が生じることが考えられる。
【００４１】
しかし、第２の実施の形態では、ノーマル電圧用トランジスタＮ１０のドレインと電源（受電整流回路１０）との間に、電源から高電圧用Ｎ型ＭＯＳトランジスタＨ１０に印加される電圧を下げるＯ型ＭＯＳトランジスタＯ１０を少なくとも1つ接続したので、トランジスタ１個あたりにかかる電圧は低くなり、トランジスタの寿命低下を防ぐ効果が得られる。
【００４２】
なお、電圧降下素子としては、Ｏ型ＭＯＳトランジスタに代えて、Ｎ型ＭＯＳトランジスタを用いるようにしてもよい。
【００４３】
次に、本発明の第３の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。即ち、本実施の形態では、図６に示すように、第２の実施の形態のノードＢ、ノードＣ間にコンデンサＣ１を接続している。
【００４４】
図７に示すように、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１の出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にして、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を維持しようとする（クランプ制御）。この時、ノードＢとノードＣ間に容量Ｃ１が存在するため、実際トランジスタＮ１０が“ＯＮ”状態になるまでにはある時間ｔを要する。この時間はコンデンサＣ１の容量の値に依存する。このコンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０は“ＯＮ”状態になり、クランプ制御が行なわれる。
【００４５】
ここで、コンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０を“ＯＮ”状態にして、クランプ制御を行うようにしたのは次の通りである。即ち、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、クランプ制御において電源電圧をクランプ電圧以下とすると、コイルに誘起されかつ整流して得られた電圧がクランプ電圧以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。
【００４６】
そこで、上記のようにトランジスタＮ１０のゲート側とドレイン側との間にコンデンサＣ１を接続して、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間、電源電圧を更に上昇させて、コイルに誘起された電圧からデータ信号の成分を検出可能にしている。
【００４７】
ところで、このコンデンサＣ１は差動アンプＡ１の位相補償も兼ねているため、本実施の形態のクランプ回路のフィードバックループによる発振も防ぐことができる効果も得られる。
【００４８】
次に、本発明の第４の実施の形態を説明する。本実施の形態は、前述した第２の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。即ち、本実施の形態では、図８に示すように、差動アンプＡ１の第１の入力端子と分圧点Ａとの間に補助抵抗Ｒ３を接続すると共に、ドレイン側が補助抵抗Ｒ３と差動アンプＡ１の第１の入力端子との間に接続されると共にゲート側が差動アンプＡ１の出力側に接続され、差動アンプＡ１の出力によって導通制御される補助トランジスタとしてのＮ型ＭＯＳトランジスタＮ１１を備えている。
【００４９】
図９に示すように、電源電圧Ｖ１の電圧が上昇すると、クランプ電圧Ｖ０に達するまでは差動アンプＡ１の出力は“Ｌ”レベルであり、トランジスタＮ１１は“ＯＦＦ”状態であり、ノードＡの電圧は抵抗Ｒ１、Ｒ２の比により、徐々に上昇してくる。
【００５０】
次に、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０に達した場合、分圧点Ａの電圧は基準電圧Ｖ２と等しく、抵抗Ｒ３に電流が流れないので、差動アンプＡ１には分圧点Ａの電圧と等しい電圧（基準電圧Ｖ２）が印加される。よって、差動アンプＡ１の出力であるノードＢの電圧レベルは徐々に上昇し、トランジスタＮ１０の状態は“ＯＮ”になり始め、トランジスタＮ１０側に電流が流れ始める。この時、同時にトランジスタＮ１１も“ＯＮ”状態になり、抵抗Ｒ３に電流が流れる。クランプ電圧Ｖ０を超えた状態で電源電圧Ｖ１の電圧レベルが高くなると、差動アンプＡ１出力であるノードＢの電圧レベルも高くなるため、トランジスタＮ１１の負荷が小さくなる。その結果ノードＡとノードＤの間には電位差が生じることになる。この電位差はＶ１の電圧レベルが高くなればなるほど大きいものとなる。これにより、クランプ電圧Ｖ０を超えてからの電源電圧Ｖ１の電圧レベルは抵抗Ｒ３とトランジスタＮ１１により、一定の電圧を維持するのではなく、ある傾斜を持った増加特性になる。なお、抵抗Ｒ３の値を調整することより、電源電圧Ｖ１が上記耐圧電圧以下としている。即ち、本実施の形態では、電源電圧がクランプ電圧に到達した後は、電源電圧がクランプ電圧になるまでの上昇傾向よりも低い上昇傾向とする。
【００５１】
ここで、前述した第１の実施の形態乃至第３の実施の形態では、クランプ後の電源電圧Ｖ１レベルはクランプ電圧Ｖ０レベルで一定になるように制御していたが、本第４の実施の形態によれば、クランプ後の電源電圧Ｖ１レベルはある傾斜を持った特性になるので、第３の実施の形態のようなコンデンサ無しでもデータ送受信のＡＭ変調波を電源電圧Ｖ１にのせることができるという効果が得られる。
【００５２】
また、レイアウトを考慮した場合、抵抗やトランジスタは容量に比べ、小さい面積で構成できるため、第３の実施の形態より回路面積を小さくできるという効果も得られる。
【００５３】
次に、第５の実施の形態を説明する。本実施の形態は、前述した第４の実施の形態とほぼ同様の構成であるので、同一部分には同一の符号を付してその説明を省略し、異なる部分のみを説明する。本実施の形態では、ノードＢ、ノードＣ間にコンデンサＣ１を接続している。即ち、本実施の形態では、図１０に示すように、第２の実施の形態と比較すると、第３の実施の形態の特徴的な要素（コンデンサＣ１）と、第４の実施の形態の特徴的な要素（補助抵抗Ｒ３、Ｎ型ＭＯＳトランジスタＮ１１）と、を更に備えている。従って、本実施の形態に係る作用も、図１１に示すように、第３の実施の形態の特徴的な作用と、第４の実施の形態の特徴的な作用と、を併せ持つ。
【００５４】
即ち、電源電圧Ｖ１の電圧レベルがクランプ電圧Ｖ０を超えると、差動アンプＡ１の出力であるノードＢはトランジスタＮ１０を“ＯＮ”状態にして、Ｖ１電圧レベルがクランプ電圧Ｖ０を維持しようとする。この時、ノードＢとノードＣ間に容量Ｃ１が存在するため、実際トランジスタＮ１０が“ＯＮ”状態になるまでにはある時間ｔを要する。このコンデンサＣ１による時間ｔの遅れ後、トランジスタＮ１０は“ＯＮ”状態になり、クランプ制御が行なわれる。
【００５５】
しかし、トランジスタＮ１０がオンすると、トランジスタＮ１１も“ＯＮ”状態になり始める。そして、前述したように、クランプ電圧Ｖ０を超えてからの電源電圧Ｖ１の電圧レベルは、抵抗Ｒ３とトランジスタＮ１１により、ある傾斜を持った増加特性になる。
【００５６】
ここで、図１２（Ａ）に示すように、上記のようにコイルに誘起される電圧にＡＭ変調されたデータ信号の成分を含める場合において、電源電圧をクランプ制御するときの、第１の実施の形態乃至第５の実施の形態の電源電圧の様子を説明する。
【００５７】
第１の実施の形態及び第２の実施の形態では、クランプ制御時は、図１２（Ｂ）に示すように、電源電圧をクランプ電圧Ｖ０以下とするので、コイルに誘起されかつ整流して得られた電圧がクランプ電圧Ｖ０以上であると、コイルに誘起された電圧からデータ信号の成分を検出することができない。
【００５８】
第３の実施の形態では、上記のようにトランジスタＮ１０のゲート側とドレイン側との間にコンデンサＣ１を接続しているので、クランプ制御時は、分圧点における電圧が上昇して基準電圧と等しくなったときから更にコンデンサの容量により定まる時間ｔ、電源電圧が更に上昇し、コイルに誘起された電圧からデータ信号の成分を検出することができる。
【００５９】
第４の実施の形態では、クランプ制御時は、電源電圧Ｖ１がクランプ電圧Ｖ０以上にすることができるので、コイルに誘起されかつ整流して得られた電圧がクランプ電圧Ｖ０以上であると、該コイルに誘起された電圧からデータ信号の成分を検出することができる。
【００６０】
第５の実施の形態では、第３の実施の形態の特徴的な波形と第４の実施の形態の特徴的な波形とが組合された波形となる。
【００６１】
【発明の効果】
以上説明したように本発明は、分圧抵抗回路の抵抗値が異なるクランプ回路毎にばらついても、電源電圧がクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められているので、分圧点の電圧が上昇して基準電圧と等しくなったときに、電源電圧を耐圧電圧以下とする制御を精度よく開始することができる、という効果を有する。
【図面の簡単な説明】
【図１】第１の実施の形態に係るＩＣカードのブロック図である。
【図２】基準電圧生成回路の詳細を示す回路図である。
【図３】第１の実施の形態の作用を説明する説明図である。
【図４】第２の実施の形態に係るＩＣカードのブロック図である。
【図５】第２の実施の形態の作用を説明する説明図である。
【図６】第３の実施の形態に係るＩＣカードのブロック図である。
【図７】第３の実施の形態の作用を説明する説明図である。
【図８】第４の実施の形態に係るＩＣカードのブロック図である。
【図９】第４の実施の形態の作用を説明する説明図である。
【図１０】第５の実施の形態に係るＩＣカードのブロック図である。
【図１１】第５の実施の形態の作用を説明する説明図である。
【図１２】第１の実施の形態乃至第５の実施の形態におけるクランプ制御時における電源電圧の波形を示したグラフである。
【図１３】従来のＩＣカードのブロック図である。
【符号の説明】
１０ 受電整流回路（電源）
２２ 分圧抵抗回路
Ａ１ 差動アンプ（判定回路）
Ｈ１０ トランジスタ（制御回路）
Ｏ１０ トランジスタ（電圧降下素子）
Ｃ１ コンデンサ
Ｒ３ 補助抵抗
Ｎ１１ トランジスタ（補助トランジスタ）
Claims (6)
- 接続される素子に、印加された電源電圧を該素子の耐圧電圧以下の電圧にして与えるクランプ回路であって、
前記印加された電源電圧を分圧すると共に、該電源電圧が、前記耐圧電圧以下の電圧であるクランプ電圧と等しい場合に分圧点の電圧が基準電圧と等しくなるように抵抗値が定められた分圧抵抗回路と、
前記分圧点における電圧と前記基準電圧とを比較しかつ比較結果である信号を出力する判定回路と、
前記判定回路により出力された信号が、前記分圧点における電圧が前記基準電圧に達していることを指示する場合に、前記電源電圧を前記耐圧電圧以下とする制御を開始する制御回路と、
を備えたクランプ回路であって、
前記制御は、前記判定回路により前記判定結果出力が出力され後の電源電圧の上昇傾向を、前記判定回路により前記判定結果出力が出力される前の前記電源電圧の上昇傾向よりも低い上昇傾向とすると共に前記電源電圧が前記耐圧電圧を超えない制御であることを特徴とするクランプ回路。 - 前記制御回路は、前記判定回路からの判定結果出力をゲートに入力すると共に、該入力した判定結果出力に基づいて電源電圧に応じて流れる電流量を調整することにより、前記電源電圧を前記耐圧電圧以下とするトランジスタを備えた請求項１記載のクランプ回路。
- 前記トランジスタのドレインと電源との間に接続されかつ電源から前記トランジスタに印加される電圧を下げる少なくとも１つの電圧降下素子を更に備えたことを特徴とする請求項１又は請求項２記載のクランプ回路。
- 前記トランジスタのゲート側とドレイン側との間に接続されたコンデンサを更に備えたことを特徴とする請求項１乃至請求項３の何れか１項に記載のクランプ回路。
- 前記判定回路は、前記分圧点の電圧が印加される第１の入力端子と前記基準電圧が印加される第２の入力端子とを備えた差動アンプを含み、前記差動アンプの第１の入力端子と前記分圧点との間に接続された補助抵抗と 、
ドレイン側が前記補助抵抗と前記差動アンプの第１の入力端子との間に接続されると共にゲート側が前記差動アンプの出力側に接続され、前記差動アンプの出力によって導通制御される補助トランジスタと、
を含むことを特徴とする請求項１乃至請求項４の何れか１項に記載のクランプ回路。 - 請求項１乃至請求項５の何れか１項に記載のクランプ回路を備え、
前記電源電圧はコイルに誘起された電圧を整流して得られると共に、該コイルに誘起される電圧にはＡＭ変調されたデータ信号の成分が含まれ、
前記耐圧電圧は、前記クランプ回路に接続される素子の耐圧電圧である、
ことを特徴とする非接触式通信用インターフェース回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022218A JP3540231B2 (ja) | 2000-01-31 | 2000-01-31 | クランプ回路及び非接触式通信用インターフェース回路 |
| US09/616,071 US6630858B1 (en) | 2000-01-31 | 2000-07-13 | Noncontact interface circuit and method for clamping supply voltage therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000022218A JP3540231B2 (ja) | 2000-01-31 | 2000-01-31 | クランプ回路及び非接触式通信用インターフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217689A JP2001217689A (ja) | 2001-08-10 |
| JP3540231B2 true JP3540231B2 (ja) | 2004-07-07 |
Family
ID=18548545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022218A Expired - Fee Related JP3540231B2 (ja) | 2000-01-31 | 2000-01-31 | クランプ回路及び非接触式通信用インターフェース回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6630858B1 (ja) |
| JP (1) | JP3540231B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003085506A (ja) * | 2001-09-12 | 2003-03-20 | Yoshikawa Rf System Kk | データキャリアにおける過電圧防止回路 |
| JP3788616B2 (ja) * | 2003-04-02 | 2006-06-21 | ローム株式会社 | 電圧検出回路 |
| JP3871667B2 (ja) * | 2003-08-18 | 2007-01-24 | 松下電器産業株式会社 | 非接触ｉｃカード |
| KR100939293B1 (ko) * | 2005-02-25 | 2010-01-28 | 후지쯔 가부시끼가이샤 | 션트 레귤레이터 및 전자 기기 |
| EP1905073A4 (en) * | 2005-06-24 | 2011-05-11 | Semiconductor Energy Lab | SEMICONDUCTOR DEVICE AND WIRELESS COMMUNICATION SYSTEM |
| JP2007036216A (ja) * | 2005-06-24 | 2007-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び無線通信システム |
| JP4936303B2 (ja) * | 2005-11-08 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| CN101169834A (zh) * | 2006-10-27 | 2008-04-30 | 株式会社东芝 | 触发信号的发生装置 |
| JP4929003B2 (ja) * | 2007-03-23 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| GB0821628D0 (en) * | 2008-11-26 | 2008-12-31 | Innovision Res & Tech Plc | Near field rf communicators |
| JP2012213250A (ja) * | 2011-03-30 | 2012-11-01 | Semiconductor Components Industries Llc | 保護回路および入出力回路 |
| KR101843433B1 (ko) * | 2011-04-04 | 2018-05-15 | 삼성전자주식회사 | 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템 |
| JP2012229974A (ja) * | 2011-04-26 | 2012-11-22 | Mitsubishi Electric Corp | 逆バイアス安全動作領域測定装置 |
| KR20130098633A (ko) | 2012-02-28 | 2013-09-05 | 삼성전자주식회사 | 클램프 회로와 이를 포함하는 장치들 |
| JP6075003B2 (ja) * | 2012-10-22 | 2017-02-08 | 富士通株式会社 | トランジスタの制御回路及び電源装置 |
| JP6110236B2 (ja) * | 2013-07-02 | 2017-04-05 | ルネサスエレクトロニクス株式会社 | 受電装置及び非接触給電システム |
| US9395733B2 (en) * | 2013-08-23 | 2016-07-19 | Macronix International Co., Ltd. | Voltage adjusting circuit applied to reference circuit |
| CN105446404B (zh) * | 2014-08-19 | 2017-08-08 | 无锡华润上华半导体有限公司 | 低压差线性稳压器电路、芯片和电子设备 |
| CN108075460B (zh) * | 2016-11-15 | 2021-10-29 | 恩智浦有限公司 | 具有反馈控制的浪涌保护电路 |
| JP7131965B2 (ja) * | 2018-05-25 | 2022-09-06 | エイブリック株式会社 | ボルテージディテクタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
| US4720997A (en) * | 1986-12-01 | 1988-01-26 | Doak Roni K | Material level monitor |
| US5070538A (en) * | 1990-01-02 | 1991-12-03 | The United States Of America As Represented By The Secretary Of The Air Force | Wide band domino effect high voltage regulator |
| JP2901434B2 (ja) * | 1992-09-30 | 1999-06-07 | シャープ株式会社 | 直流安定化電源装置 |
| JPH08289483A (ja) * | 1995-04-18 | 1996-11-01 | Rohm Co Ltd | 電源回路 |
| FR2755316B1 (fr) * | 1996-10-25 | 1999-01-15 | Sgs Thomson Microelectronics | Regulateur de tension a selection automatique d'une tension d'alimentation la plus elevee |
| JP3525655B2 (ja) * | 1996-12-05 | 2004-05-10 | ミツミ電機株式会社 | 定電圧回路 |
| KR19980064252A (ko) * | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기 |
-
2000
- 2000-01-31 JP JP2000022218A patent/JP3540231B2/ja not_active Expired - Fee Related
- 2000-07-13 US US09/616,071 patent/US6630858B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6630858B1 (en) | 2003-10-07 |
| JP2001217689A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540231B2 (ja) | クランプ回路及び非接触式通信用インターフェース回路 | |
| EP0372956B1 (en) | Constant current source circuit | |
| JP5217544B2 (ja) | スイッチング電源制御用半導体装置、起動回路、およびスイッチング電源装置の起動方法 | |
| US8111057B2 (en) | Cascode current mirror circuit, bandgap circuit, reference voltage circuit having the cascode current mirror circuit and the bandgap circuit, and voltage stabilizing/regulating circuit having the reference voltage circuit | |
| KR19990049283A (ko) | 내부전압(vdd) 발생회로 | |
| US10488442B2 (en) | Wireless power feeding device, wireless power receiving device, wireless power supply system, and method for measuring current of wireless power feeding device | |
| JP2000252804A (ja) | 過電流検出回路及びこれを内蔵した半導体集積回路 | |
| US8542031B2 (en) | Method and apparatus for regulating a power supply of an integrated circuit | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP2002142356A (ja) | 電源回路および非接触ｉｃカード | |
| US6281744B1 (en) | Voltage drop circuit | |
| US20040017252A1 (en) | Current chopper-type D class power amplifier | |
| US11171567B1 (en) | Power supply device for eliminating ringing effect | |
| CN112558680B (zh) | 线性调整器及其控制电路 | |
| US20060012422A1 (en) | Diode detecting circuit | |
| JP3542022B2 (ja) | レギュレータ | |
| JP2022030392A (ja) | 過熱保護回路及びこれを備えるスイッチングレギュレータ | |
| CN114257070A (zh) | 热插拔保护装置 | |
| US7535267B2 (en) | Output circuit and operational amplifier | |
| US11489439B1 (en) | Spike suppression circuit and power converter and control method thereof | |
| US20240077898A1 (en) | Shunt regulator and semiconductor device | |
| US11558049B2 (en) | Bias circuit and electronic circuit | |
| US20230291308A1 (en) | Power supply device for suppressing magnetic saturation | |
| JP2005167865A (ja) | クランプ回路及びこれを備えた半導体装置 | |
| JP3380163B2 (ja) | 高周波発振形近接センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |