JP2005167865A - クランプ回路及びこれを備えた半導体装置 - Google Patents

Abstract

【課題】 温度特性の良好なクランプ回路を提供する。
【解決手段】 クランプ部２は、基準電圧部１から基準電圧Ｖ_ＲＥＦを受けてクランプを行う。クランプ時にクランプ端子Ｔｃに出力されるクランプ電圧Ｖ_ＣＬＰは、Ｖ_ＣＬＰ＝（Ｒ３／Ｒ２）×Ｖ_ＢＥＰ＋（Ｖ_ＢＥＰ−Ｖ_ＢＥＮ）で与えられる。ここで、ＮＰＮトランジスタＱ２は、ＰＮＰトランジスタＱ１と同じ温度特性を持っているので、（Ｖ_ＢＥＰ−Ｖ_ＢＥＮ）の項では、温度変化に伴う両バイポーラトランジスタのベース・エミッタ間電圧の電圧変動分は相殺される。さらに、抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ３の抵抗値よりも充分大きくすることで、係数Ｒ３／Ｒ２が小さくなり、（Ｒ３／Ｒ２）×Ｖ_ＢＥＰの項のＶ_ＢＥＰの温度変化に伴う電圧変動分が充分小さくなる。
【選択図】 図１

Description

本発明はクランプ回路及びこれを備えた半導体装置に関し、特に出力電圧をクランプするクランプ回路及びこれを備えた半導体装置に関する。

図４は、従来のクランプ回路の一般的な構成を示す回路図である。このクランプ回路は、ＩＣ（Integrated Circuit）内部に構成されているものとする。
図４に示すクランプ回路は、ＮＰＮトランジスタＱ１１、及び基準電圧Ｖ_ＲＥＦを発生する電圧源Ｖによって構成されている。ＮＰＮトランジスタＱ１１は、そのベースが電圧源Ｖに接続され、コレクタが電源電圧Ｖ_ＣＣの供給線に接続され、エミッタがクランプ端子Ｔｃに接続されている。クランプ端子Ｔｃは、入力信号ラインＳＬと接続されている。入力信号ラインＳＬは、ＩＣの外部入力端子Ｔｉに加わる信号電圧Ｖｉを内部入力回路に供給するための内部配線である。入力信号ラインＳＬとクランプ端子Ｔｃとの接続点と、外部入力端子Ｔｉとの間には、抵抗素子Ｒ５が接続されている。

図４に示すクランプ回路の動作を説明する。ここで、ＮＰＮトランジスタＱ１１のベース・エミッタ間電圧をＶ_ＢＥＮ、カットオフ電圧をＶ_{ＢＥＮ（ＯＦＦ）}とする。信号電圧ＶｉがＶ_ＲＥＦ−Ｖ_{ＢＥＮ（ＯＦＦ）}より低くなると、ＮＰＮトランジスタＱ１１が導通する。そして、抵抗素子Ｒ５に電流が流れ始め、クランプ端子Ｔｃの出力電圧がクランプされる。クランプ時にクランプ端子Ｔｃに出力される電圧、即ちクランプ電圧は、Ｖ_ＲＥＦ−Ｖ_ＢＥＮで与えられる。

このようなクランプ回路の適用例として、電源回路が挙げられる。例えば、交流電圧を直流電圧に交換して負荷に供給する交流−直流交換装置の１つとして、昇圧チョッパ回路を用いた装置がある。この種の装置は、スイッチング素子を高い周波数でスイッチングするため、入力電流がスイッチング電流の各周期の平均値となり、負荷が順抵抗と等価になるので、力率が改善される。

ここで、上記スイッチング素子の制御の手法として、インダクタに蓄積されたエネルギーをスイッチング素子のオフ時に負荷側に放出し、インダクタのエネルギーが電流として流れきった後にスイッチング素子をオンにするものがある。

このような制御を実現するには、インダクタに流れる電流値がゼロになったことを検出する必要がある。この検出は、例えば、コンパレータからなるゼロ電流検出器によって行われる。ゼロ電流検出器の正入力側には、インダクタに設けられた補助二次巻線の一端が抵抗を介して接続され、負入力側には基準電圧が入力される。なお、補助二次巻線の極性は、インダクタに流れる電流が減少するときに、正電圧を誘起するように設定されているものとする。

インダクタに流れる電流が減少してゼロになると、補助二次巻線に誘起されていた正電圧が急速に低下していく。そして、ゼロ電流検出器の負入力側に入力された基準電圧に達すると、ゼロ電流検出器は、インダクタに流れる電流がゼロと判断する。

このようなゼロ電流検出器の正入力側には、通常、クランプ回路が接続されている。インダクタに流れる電流が増加する際、補助二次巻線には負電圧が誘起されるが、クランプ回路を接続することで、ゼロ電流検出器の正入力側はクランプ電圧に保持され、ラッチアップなどの誤動作を防ぐ。

従来、入力電流波形が交流電源の正弦波電圧波形に比例するようにスイッチング素子をオン・オフ制御して、力率を改善した交流−直流変換装置がある（例えば、特許文献１参照）。
特開平１０−８０１３５号公報（第３頁、第５図）

ところで、通常、クランプ回路の後段にはコンパレータが設けられている。このコンパレータは、クランプ回路の出力電圧と所定の閾値電圧との比較を行うことで、クランプ回路の出力電圧を監視する。

しかしながら、上記説明したクランプ回路では、クランプ電圧にＮＰＮトランジスタのベース・エミッタ間電圧が含まれている。一般に、バイポーラトランジスタのベース・エミッタ間電圧は、−２ｍＶ／℃程度（シリコンの場合）の負の温度係数を持つため、クランプ電圧に対しても、この負の温度係数による影響が発生することになる。クランプ電圧は、クランプ電圧を出力するＮＰＮトランジスタのベースに入力された基準電圧から、ＮＰＮトランジスタのベース・エミッタ間電圧を引いたものであるので、クランプ電圧の温度特性としては、正の温度特性を持つことになる。従って、高温側では、クランプ電圧が、後段に設けられたコンパレータの閾値電圧を超えてしまうことがあるという問題点があった。

例えば、上記特許文献１に記載した交流−直流交換装置では、正の温度特性を持つクランプ電圧を出力するクランプ回路が、コンパレータからなるゼロ電流検出器に接続されている。従って、高温時には、クランプ電圧がゼロ電流検出器の閾値電圧を超えてしまい、交流−直流交換装置が誤動作する可能性がある。

また、上記説明したクランプ回路を備えた半導体装置で、半導体装置の内部で生成された内部電圧をクランプ回路に供給している場合、大きなクランプ電流が流れたときに内部電圧の低下などが発生し、半導体装置が正常に動作しなくなるという問題点があった。

本発明はこのような点に鑑みてなされたものであり、温度特性の良好なクランプ回路を提供することを目的とする。また、本発明の他の目的は、大きなクランプ電流が流れても安定した動作を保つことが可能な半導体装置を提供することである。

本発明では上記課題を解決するために、出力電圧をクランプするクランプ回路において、所定のバイアス電圧が印加されたＰＮＰトランジスタを有し、温度変化に伴う前記ＰＮＰトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、前記ＰＮＰトランジスタと同じもしくはほぼ同じ温度特性を持つＮＰＮトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮＰＮトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰＮＰトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路が提供される。

このクランプ回路によれば、基準電圧部は、温度変化に伴うＰＮＰトランジスタの電圧変動分を含む基準電圧を出力する。クランプ部は、基準電圧部が出力する基準電圧を受けて、温度変化に伴うＮＰＮトランジスタの電圧変動分を、基準電圧に含まれるＰＮＰトランジスタの電圧変動分で補償したクランプ電圧を出力する。

また、本発明では上記課題を解決するために、出力電圧をクランプするクランプ回路を備えた半導体装置において、所定のバイアス電圧が印加されたＰＮＰトランジスタを有し、温度変化に伴う前記ＰＮＰトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、前記ＰＮＰトランジスタと同じもしくはほぼ同じ温度特性を持つＮＰＮトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮＰＮトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰＮＰトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路を備え、前記ＮＰＮトランジスタのコレクタ電流は外部電源ラインから供給されることを特徴とする半導体装置が提供される。

この半導体装置によれば、クランプ部によってクランプがなされた際、ＮＰＮトランジスタのコレクタ電流を多く流すことができる。
また、本発明では上記課題を解決するために、出力電圧をクランプするクランプ回路において、所定のバイアス電圧が印加されたＰチャネルＭＯＳトランジスタを有し、温度変化に伴う前記ＰチャネルＭＯＳトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、前記ＰチャネルＭＯＳトランジスタと同じもしくはほぼ同じ温度特性を持つＮチャネルＭＯＳトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮチャネルＭＯＳトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰチャネルＭＯＳトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路が提供される。

このクランプ回路によれば、基準電圧部は、温度変化に伴うＰチャネルＭＯＳトランジスタの電圧変動分を含む基準電圧を出力する。クランプ部は、基準電圧部が出力する基準電圧を受けて、温度変化に伴うＮチャネルＭＯＳトランジスタの電圧変動分を、基準電圧に含まれるＰチャネルＭＯＳトランジスタの電圧変動分で補償したクランプ電圧を出力する。

また、本発明では上記課題を解決するために、出力電圧をクランプするクランプ回路を備えた半導体装置において、所定のバイアス電圧が印加されたＰチャネルＭＯＳトランジスタを有し、温度変化に伴う前記ＰチャネルＭＯＳトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、前記ＰチャネルＭＯＳトランジスタと同じもしくはほぼ同じ温度特性を持つＮチャネルＭＯＳトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮチャネルＭＯＳトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰチャネルＭＯＳトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路を備え、前記ＮチャネルＭＯＳトランジスタのドレイン電流は外部電源ラインから供給されることを特徴とする半導体装置が提供される。

この半導体装置によれば、クランプ部によってクランプがなされた際、ＮチャネルＭＯＳトランジスタのドレイン電流を多く流すことができる。

本発明のクランプ回路によれば、クランプ電圧の温度変化に伴う電圧変動分を低減し、良好な温度特性を実現することが可能となる。
また、本発明の半導体装置によれば、半導体装置の内部で生成される電圧に影響を与えずにクランプ電流を多く流すことが可能となり、大きなクランプ電流が流れても安定した動作を保つことが可能となる。

以下に本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、第１の実施の形態のクランプ回路の回路図である。

図１に示すクランプ回路は、基準電圧部１とクランプ部２とを有している。このクランプ回路は、例えばＩＣ内部に構成されているものとする。
基準電圧部１は、ＰＮＰトランジスタＱ１、及び抵抗素子Ｒ１，Ｒ２，Ｒ３によって構成されている。抵抗素子Ｒ１（第３の抵抗素子に相当），Ｒ２（第１の抵抗素子に相当），Ｒ３（第２の抵抗素子に相当）は、電源電圧Ｖ_ＣＣの供給線と接地電位ＧＮＤとの間に直列接続されている。抵抗素子Ｒ１とＲ２との接続点はノードＮＤ１を形成し、抵抗素子Ｒ２とＲ３との接続点はノードＮＤ２を形成する。ＰＮＰトランジスタＱ１は、そのエミッタがノードＮＤ１に接続され、ベースがノードＮＤ２に接続され、コレクタが接地電位ＧＮＤに接続されている。ＰＮＰトランジスタＱ１は、抵抗素子Ｒ２，Ｒ３によって所定のバイアス電圧が印加され、正常な増幅動作を行うことが可能な状態となっている。

クランプ部２は、抵抗素子Ｒ４、及びＰＮＰトランジスタＱ１と同じ温度特性を持つＮＰＮトランジスタＱ２によって構成されている。ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２とは、同じ温度特性を持つように、例えばＩＣ内部でペアに形成されている。なお、後述の式（２）を考慮して、不純物濃度の調整等によりＰＮＰトランジスタＱ１の温度特性を小さ目にしてもよい。ＮＰＮトランジスタＱ２は、そのエミッタがクランプ端子Ｔｃに接続され、ベースがノードＮＤ１に接続され、コレクタが抵抗素子Ｒ４の一端に接続されている。抵抗素子Ｒ４の他端は、電源電圧Ｖ_ＣＣの供給線に接続されている。本実施の形態では、クランプ端子Ｔｃは、入力信号ラインＳＬと接続されている。入力信号ラインＳＬは、ＩＣの外部入力端子Ｔｉに加わる信号電圧Ｖｉを内部入力回路に供給するための内部配線などであり、入力信号ラインＳＬとクランプ端子Ｔｃとの接続点と、外部入力端子Ｔｉとの間には、抵抗素子Ｒ５が接続されている。

上記の構成を有するクランプ回路では、外部入力端子Ｔｉに加わる信号電圧Ｖｉが所定の値以下になったとき、クランプが行われる。以下、本実施の形態のクランプ回路の動作について説明する。

基準電圧部１は、ノードＮＤ１に基準電圧Ｖ_ＲＥＦを出力している。この基準電圧Ｖ_ＲＥＦは、抵抗素子Ｒ１，Ｒ２のそれぞれの抵抗値によって、次のように決定される。
ＰＮＰトランジスタＱ１のベース・エミッタ間電圧をＶ_ＢＥＰとすると、抵抗素子Ｒ２に流れる電流はＶ_ＢＥＰ／Ｒ２となる。一方、ＰＮＰトランジスタＱ１のベースに流れる電流は非常に小さいため、抵抗素子Ｒ２及び抵抗素子Ｒ３に流れる電流は等しいとみなすことができる。従って、抵抗素子Ｒ３の両端に生じる電圧は、（Ｒ３／Ｒ２）×Ｖ_ＢＥＰとなる。これより、ノードＮＤ１に出力される基準電圧Ｖ_ＲＥＦは、次式により求められる。

Ｖ_ＲＥＦ＝（Ｒ３／Ｒ２）×Ｖ_ＢＥＰ＋Ｖ_ＢＥＰ・・・（１）
クランプ部２は、この基準電圧Ｖ_ＲＥＦを受けてクランプを行う。基準電圧Ｖ_ＲＥＦは、クランプ部２のＮＰＮトランジスタＱ２のベースに入力されている。ここで、ＮＰＮトランジスタＱ２のベース・エミッタ間電圧をＶ_ＢＥＮとし、カットオフ電圧をＶ_{ＢＥＮ（ＯＦＦ）}とする。

外部入力端子Ｔｉに加わる信号電圧Ｖｉが、Ｖ_ＲＥＦ−Ｖ_{ＢＥＮ（ＯＦＦ）}より低くなると、ＮＰＮトランジスタＱ２が導通する。そして、抵抗素子Ｒ５に電流が流れ始め、クランプ端子Ｔｃに出力される出力電圧がクランプされる。

この時、クランプ端子Ｔｃから流れ出すクランプ電流は、基準電圧部１の抵抗素子Ｒ１によって決定される。具体的には、ＰＮＰトランジスタＱ１のコレクタ電流が（Ｖ_ＣＣ−Ｖ_ＲＥＦ）／Ｒ１で決まり、このコレクタ電流によって、ＮＰＮトランジスタＱ２のベース電流が自ずと決定される。そして、このベース電流にＮＰＮトランジスタＱ２の直流電流増幅率を乗じた値の電流が、クランプ電流としてクランプ端子Ｔｃから流れ出す。なお、抵抗素子Ｒ４は、クランプ電流の制限用抵抗である。抵抗素子Ｒ１を用いてＮＰＮトランジスタＱ２のベース電流を決定することで、抵抗素子Ｒ１の調整次第でクランプ電流の値を大きくすることが可能となり、重い負荷がクランプ端子Ｔｃに接続された場合でも、クランプ回路の動作を安定に保つことができる。

クランプ時にクランプ端子Ｔｃに出力される出力電圧、即ちクランプ電圧Ｖ_ＣＬＰは、基準電圧Ｖ_ＲＥＦからＮＰＮトランジスタＱ２のベース・エミッタ間電圧Ｖ_ＢＥＮを引いた式、即ちＶ_ＣＬＰ＝Ｖ_ＲＥＦ−Ｖ_ＢＥＮで与えられる。この式に式（１）を代入した後、さらに展開すると次式が得られる。

Ｖ_ＣＬＰ＝（Ｒ３／Ｒ２）×Ｖ_ＢＥＰ＋（Ｖ_ＢＥＰ−Ｖ_ＢＥＮ）・・・（２）
ここで、ＮＰＮトランジスタＱ２は、ＰＮＰトランジスタＱ１と同じ温度特性を持っている。よって、ＰＮＰトランジスタＱ１のベース・エミッタ間電圧Ｖ_ＢＥＰが持つ負の温度係数と、ＮＰＮトランジスタＱ２のベース・エミッタ間電圧Ｖ_ＢＥＮが持つ負の温度係数とは、等しい値とみなすことができる。

従って、式（２）の（Ｖ_ＢＥＰ−Ｖ_ＢＥＮ）の項では、従来のクランプ回路のクランプ電圧に含まれていたＮＰＮトランジスタＱ２のベース・エミッタ間電圧Ｖ_ＢＥＮの電圧変動分が、基準電圧Ｖ_ＲＥＦに含まれるＰＮＰトランジスタＱ１のベース・エミッタ間電圧Ｖ_ＢＥＰの電圧変動分で補償される。即ち、温度変化に伴う両バイポーラトランジスタのベース・エミッタ間電圧の電圧変動分は相殺される。

さらに、式（２）の（Ｒ３／Ｒ２）×Ｖ_ＢＥＰの項については、抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ３の抵抗値よりも充分大きくすることで、係数Ｒ３／Ｒ２を小さくする。例えば、抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ３の抵抗値の少なくとも１０倍以上とする。そして、この条件を満たし、かつＰＮＰトランジスタＱ１が正常な増幅を行うことのできるような、抵抗素子Ｒ２の抵抗値及び抵抗素子Ｒ３の抵抗値の組み合わせを選択する。これによって、係数Ｒ３／Ｒ２は０．１以下となり、この項のＰＮＰトランジスタＱ１のベース・エミッタ間電圧Ｖ_ＢＥＰの温度変化に伴う電圧変動分が充分小さくなる。

以上説明したように、本実施の形態のクランプ回路では、クランプ部２に含まれるＮＰＮトランジスタＱ２を基準電圧部１に含まれるＰＮＰトランジスタＱ１と同じ温度特性とし、さらに抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ３の抵抗値よりも充分大きくすることで、クランプ電圧Ｖ_ＣＬＰの温度変化に伴う電圧変動分を十分低減することが可能となる。

次に、上記説明したクランプ回路を備えた半導体装置について説明する。
図２は、第１の実施の形態のクランプ回路を備えた半導体装置を示す図である。
図２に示すように、半導体装置１０は、クランプ回路ＣＬＰと内部電圧生成部１１とを備えている。半導体装置１０は、例えば、力率コントローラなどスイッチング電源に用いられるＩＣである。ここで、クランプ回路ＣＬＰは、図１に示すクランプ回路と同じ構成を有する。即ち、クランプ回路ＣＬＰは、基準電圧Ｖ_ＲＥＦを出力する基準電圧部１、及び基準電圧Ｖ_ＲＥＦを受けてクランプを行うクランプ部２によって構成される。

半導体装置１０に対しては、半導体装置１０の外部に設けられた電源２０によって生成された電源電圧Ｖ_ＥＸＴが、外部電源ラインＰＬを通じて供給されている。外部電源ラインＰＬは、例えば、半導体装置１０が設けられた基板上の配線パターンや半導体装置１０内部の配線などからなる電源電圧Ｖ_ＥＸＴの供給線である。外部電源ラインＰＬは、半導体装置１０内部で、内部電圧生成部１１など所定の内部回路にそれぞれ配線されている。内部電圧生成部１１は、外部電源ラインＰＬによって供給される電源電圧Ｖ_ＥＸＴを用いて、半導体装置１０内部で用いられる各内部電圧Ｖ１，Ｖ２，Ｖ３，．．．を生成している。

ここで、クランプ回路ＣＬＰの基準電圧部１には、内部電圧生成部１１が生成する各内部電圧Ｖ１，Ｖ２，Ｖ３，．．．のうち、例えば内部電圧Ｖ１が供給されている。なお、基準電圧部１に内部電圧を供給するのは、基準電圧Ｖ_ＲＥＦの電源依存性を小さくするためである。クランプ部２には、外部電源ラインＰＬによって電源電圧Ｖ_ＥＸＴが供給されている。これにより、クランプ部２のＮＰＮトランジスタＱ２のコレクタ電流は、外部電源ラインＰＬから供給される。従って、各内部電圧Ｖ１，Ｖ２，Ｖ３，．．．による電流供給能力とは無関係に、クランプ電流を多く流すことができる。

このように、ＮＰＮトランジスタＱ２のコレクタ電流を外部電源ラインＰＬから供給することで、クランプ時に大きなクランプ電流が流れた場合でも、半導体装置１０の各内部電圧Ｖ１，Ｖ２，Ｖ３，．．．に対する影響を避けることが可能となり、半導体装置の動作を安定に保つことができる。

（第２の実施の形態）
図３は、第２の実施の形態のクランプ回路の回路図である。
図３に示すクランプ回路は、基準電圧部１ａとクランプ部２ａとを有している。第１の実施の形態のクランプ回路と異なる点は、ＰＮＰトランジスタＱ１の代わりにＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと称す）Ｑ３を用い、ＮＰＮトランジスタＱ２の代わりにＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）Ｑ４を用いた点である。このクランプ回路も、第１の実施の形態と同様に、例えばＩＣ内部に構成されているものとする。

基準電圧部１ａは、ＰＭＯＳトランジスタＱ３、及び抵抗素子Ｒ１，Ｒ２，Ｒ３によって構成されている。抵抗素子Ｒ１，Ｒ２，Ｒ３の接続及びそれによって形成されるノードＮＤ１，ＮＤ２については、第１の実施の形態と同様である。ＰＭＯＳトランジスタＱ３は、そのソースがノードＮＤ１に接続され、ゲートがノードＮＤ２に接続され、ドレインが接地電位ＧＮＤに接続されている。ＰＭＯＳトランジスタＱ３は、抵抗素子Ｒ２，Ｒ３によって所定のバイアス電圧が印加され、正常な増幅動作を行うことが可能な状態となっている。

クランプ部２ａは、抵抗素子Ｒ４、及びＰＭＯＳトランジスタＱ３と同じ温度特性を持つＮＭＯＳトランジスタＱ４によって構成されている。ＰＭＯＳトランジスタＱ３とＮＭＯＳトランジスタＱ４とは、同じ温度特性を持つように、例えばＩＣ内部でペアに形成されているものとする。なお、後述の式（４）を考慮して、不純物濃度の調整等によりＰＭＯＳトランジスタＱ３の温度特性（スレッショルド電圧の変化）を小さ目にしてもよい。ＮＭＯＳトランジスタＱ４は、そのソースがクランプ端子Ｔｃに接続され、ゲートがノードＮＤ１に接続され、ドレインが抵抗素子Ｒ４の一端に接続されている。抵抗素子Ｒ４の他端は、電源電圧Ｖ_ＣＣの供給線に接続されている。第１の実施の形態と同様に、クランプ端子Ｔｃは入力信号ラインＳＬと接続され、その接続点と外部入力端子Ｔｉとの間には、抵抗素子Ｒ５が接続されている。

上記の構成を有するクランプ回路では、外部入力端子Ｔｉに加わる信号電圧Ｖｉが所定の値以下になったとき、クランプが行われる。以下、本実施の形態のクランプ回路の動作について説明する。

基準電圧部１ａは、ノードＮＤ１に基準電圧Ｖ_ＲＥＦを出力している。この基準電圧Ｖ_ＲＥＦは、抵抗素子Ｒ１，Ｒ２のそれぞれの抵抗値によって、次のように決定される。
ＰＭＯＳトランジスタＱ３のスレッショルド電圧をＶ_ＴＨＰとすると、抵抗素子Ｒ２に流れる電流はＶ_ＴＨＰ／Ｒ２となる。一方、ＰＭＯＳトランジスタＱ３のゲートに流れる電流はほぼ０とみなすことができるため、抵抗素子Ｒ２及び抵抗素子Ｒ３に流れる電流は等しいとみなすことができる。従って、抵抗素子Ｒ３の両端に生じる電圧は、（Ｒ３／Ｒ２）×Ｖ_ＴＨＰとなる。これより、ノードＮＤ１に出力される基準電圧Ｖ_ＲＥＦは、次式により求められる。

Ｖ_ＲＥＦ＝（Ｒ３／Ｒ２）×Ｖ_ＴＨＰ＋Ｖ_ＴＨＰ・・・（３）
クランプ部２ａは、この基準電圧Ｖ_ＲＥＦを受けてクランプを行う。基準電圧Ｖ_ＲＥＦは、クランプ部２ａのＮＭＯＳトランジスタＱ４のゲートに入力されている。ここで、ＮＭＯＳトランジスタＱ４のスレッショルド電圧をＶ_ＴＨＮとすると、外部入力端子Ｔｉに加わる信号電圧Ｖｉが、Ｖ_ＲＥＦ−Ｖ_ＴＨＮより低くなると、ＮＭＯＳトランジスタＱ４が導通する。そして、抵抗素子Ｒ５に電流が流れ始め、クランプ端子Ｔｃに出力される出力電圧がクランプされる。クランプ電圧Ｖ_ＣＬＰは、基準電圧Ｖ_ＲＥＦからＮＭＯＳトランジスタＱ４のスレッショルド電圧Ｖ_ＴＨＮを引いた式、即ちＶ_ＣＬＰ＝Ｖ_ＲＥＦ−Ｖ_ＴＨＮで与えられる。この式に式（３）を代入した後、さらに展開すると次式が得られる。

Ｖ_ＣＬＰ＝（Ｒ３／Ｒ２）×Ｖ_ＴＨＰ＋（Ｖ_ＴＨＰ−Ｖ_ＴＨＮ）・・・（４）
ここで、ＮＭＯＳトランジスタＱ４は、ＰＭＯＳトランジスタＱ３と同じ温度特性を持っている。よって、ＰＭＯＳトランジスタＱ３のスレッショルド電圧Ｖ_ＴＨＰが持つ負の温度係数と、ＮＭＯＳトランジスタＱ４のスレッショルド電圧Ｖ_ＴＨＮが持つ負の温度係数とは、等しい値とみなすことができる。

従って、式（４）の（Ｖ_ＴＨＰ−Ｖ_ＴＨＮ）の項では、第１の実施の形態と同様に、ＮＭＯＳトランジスタＱ４のスレッショルド電圧Ｖ_ＴＨＮの電圧変動分が、基準電圧Ｖ_ＲＥＦに含まれるＰＭＯＳトランジスタＱ３のスレッショルド電圧Ｖ_ＴＨＰの電圧変動分で補償される。即ち、両ＭＯＳトランジスタの温度変化に伴うスレッショルド電圧の電圧変動分は相殺される。

さらに、式（４）の（Ｒ３／Ｒ２）×Ｖ_ＴＨＰの項についても、第１の実施の形態と同様に、抵抗素子Ｒ２の抵抗値を抵抗素子Ｒ３の抵抗値よりも充分大きくすることで、係数Ｒ３／Ｒ２を小さくする。例えば、抵抗素子Ｒ２の抵抗値を少なくとも抵抗素子Ｒ３の抵抗値の１０倍以上とする。そして、この条件を満たし、かつＰＭＯＳトランジスタＱ３が正常な増幅を行うことのできるような、抵抗素子Ｒ２の抵抗値及び抵抗素子Ｒ３の抵抗値の組み合わせを選択する。これによって、係数Ｒ３／Ｒ２は０．１以下となり、この項のＰＭＯＳトランジスタＱ３のスレッショルド電圧Ｖ_ＴＨＰの温度変化に伴う電圧変動分が充分小さくなる。

以上説明したように、バイポーラトランジスタの代わりにＭＯＳトランジスタを用いて構成した場合でも、温度変化に伴うクランプ電圧Ｖ_ＣＬＰの電圧変動分を充分低減することが可能となる。

また、このクランプ回路を備えた半導体装置についても、第１の実施の形態と同様に、クランプ部２ａのＮＭＯＳトランジスタＱ４のドレイン電流を外部電源ラインから供給することで、クランプ時に大きなクランプ電流が流れた場合でも、半導体装置の内部電圧に対する影響を避けることが可能となり、半導体装置の動作を安定に保つことができる。

第１の実施の形態のクランプ回路の回路図である。 第１の実施の形態のクランプ回路を備えた半導体装置を示す図である。 第２の実施の形態のクランプ回路の回路図である。 従来のクランプ回路の一般的な構成を示す回路図である。

符号の説明

１，１ａ 基準電圧部
２，２ａ クランプ部
Ｑ１ ＰＮＰトランジスタ
Ｑ２ ＮＰＮトランジスタ
Ｑ３ ＰチャネルＭＯＳトランジスタ
Ｑ４ ＮチャネルＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗素子
Ｖ_ＲＥＦ 基準電圧
Ｖ_ＣＬＰ クランプ電圧

Claims (7)

1. 出力電圧をクランプするクランプ回路において、
   所定のバイアス電圧が印加されたＰＮＰトランジスタを有し、温度変化に伴う前記ＰＮＰトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、
   前記ＰＮＰトランジスタと同じもしくはほぼ同じ温度特性を持つＮＰＮトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮＰＮトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰＮＰトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、
   を有することを特徴とするクランプ回路。
2. 前記ＰＮＰトランジスタのベースとエミッタとの間に接続された第１の抵抗素子と、前記ＰＮＰトランジスタのベースとコレクタとの間に接続された第２の抵抗素子と、を有し、前記第１の抵抗素子の抵抗値は前記第２の抵抗素子の抵抗値よりも充分大きいことを特徴とする請求項１記載のクランプ回路。
3. 前記ＰＮＰトランジスタのエミッタと電源電圧の供給線との間に接続された第３の抵抗素子を有し、前記第３の抵抗素子の抵抗値によって、前記ＰＮＰトランジスタのエミッタに接続された前記ＮＰＮトランジスタのベースに流れるベース電流を決定することを特徴とする請求項１記載のクランプ回路。
4. 出力電圧をクランプするクランプ回路を備えた半導体装置において、
   所定のバイアス電圧が印加されたＰＮＰトランジスタを有し、温度変化に伴う前記ＰＮＰトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、
   前記ＰＮＰトランジスタと同じもしくはほぼ同じ温度特性を持つＮＰＮトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮＰＮトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰＮＰトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路を備え、
   前記ＮＰＮトランジスタのコレクタ電流は外部電源ラインから供給されることを特徴とする半導体装置。
5. 出力電圧をクランプするクランプ回路において、
   所定のバイアス電圧が印加されたＰチャネルＭＯＳトランジスタを有し、温度変化に伴う前記ＰチャネルＭＯＳトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、
   前記ＰチャネルＭＯＳトランジスタと同じもしくはほぼ同じ温度特性を持つＮチャネルＭＯＳトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮチャネルＭＯＳトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰチャネルＭＯＳトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、
   を有することを特徴とするクランプ回路。
6. 前記ＰチャネルＭＯＳトランジスタのゲートとソースとの間に接続された第１の抵抗素子と、前記ＰチャネルＭＯＳトランジスタのゲートとドレインとの間に接続された第２の抵抗素子と、を有し、前記第１の抵抗素子の抵抗値は前記第２の抵抗素子の抵抗値よりも充分大きいことを特徴とする請求項１記載のクランプ回路。
7. 出力電圧をクランプするクランプ回路を備えた半導体装置において、
   所定のバイアス電圧が印加されたＰチャネルＭＯＳトランジスタを有し、温度変化に伴う前記ＰチャネルＭＯＳトランジスタの電圧変動分を含む基準電圧を出力する基準電圧部と、
   前記ＰチャネルＭＯＳトランジスタと同じもしくはほぼ同じ温度特性を持つＮチャネルＭＯＳトランジスタを有し、前記基準電圧を受けて、前記温度変化に伴う前記ＮチャネルＭＯＳトランジスタの電圧変動分を前記基準電圧に含まれる前記ＰチャネルＭＯＳトランジスタの電圧変動分で補償したクランプ電圧を出力するクランプ部と、を有することを特徴とするクランプ回路を備え、
   前記ＮチャネルＭＯＳトランジスタのドレイン電流は外部電源ラインから供給されることを特徴とする半導体装置。

Images