JP7131965B2 - ボルテージディテクタ - Google Patents

ボルテージディテクタ Download PDF

Info

Publication number
JP7131965B2
JP7131965B2 JP2018100737A JP2018100737A JP7131965B2 JP 7131965 B2 JP7131965 B2 JP 7131965B2 JP 2018100737 A JP2018100737 A JP 2018100737A JP 2018100737 A JP2018100737 A JP 2018100737A JP 7131965 B2 JP7131965 B2 JP 7131965B2
Authority
JP
Japan
Prior art keywords
voltage
nmos transistor
circuit
divided
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018100737A
Other languages
English (en)
Other versions
JP2019203851A (ja
Inventor
大樹 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018100737A priority Critical patent/JP7131965B2/ja
Priority to TW108116127A priority patent/TWI808173B/zh
Priority to CN201910418116.XA priority patent/CN110531143B/zh
Priority to US16/421,797 priority patent/US10914761B2/en
Publication of JP2019203851A publication Critical patent/JP2019203851A/ja
Application granted granted Critical
Publication of JP7131965B2 publication Critical patent/JP7131965B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Television Scanning (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、ボルテージディテクタに関する。
図４は、従来のヒステリシスを有するボルテージディテクタ４００を示す回路図である。
監視端子４１に入力された電圧は、分圧回路４２によって分圧され、コンパレータ４３の反転入力端子に入力される。コンパレータ４３は、反転入力端子の電圧と非反転入力端子に入力される基準電圧回路４４の出力する基準電圧とを比較した結果の信号を、ＮＭＯＳトランジスタ４５を介して出力端子４７に出力する。また、コンパレータ４３の信号は、分圧回路４２の分圧比を切り替えるＮＭＯＳトランジスタ４６のゲートにも入力される。
監視端子４１の入力電圧が高く分圧電圧が基準電圧より高い場合、コンパレータ４３はＬｏの信号を出力するので、ＮＭＯＳトランジスタ４６はオフしている。この状態をボルテージディテクタの解除状態という。監視端子４１の入力電圧が低くなって分圧電圧が基準電圧より低くなると、コンパレータ４３はＨｉの信号を出力するので、ＮＭＯＳトランジスタ４６はオンする。ＮＭＯＳトランジスタ４６がオンすると、分圧回路４２の分圧比は分圧電圧が低くなるように切り替わる。この状態をボルテージディテクタの検出状態と言う。
このように構成されたボルテージディテクタ４００は、コンパレータ４３の信号に応じて分圧回路４２の分圧比を切り替えることによってヒステリシスを有するので、安定した検出信号を出力することが出来る（例えば、特許文献１参照）。
特開２０００‐１１１５８９号公報（図４）
従来のボルテージディテクタ４００は、ボルテージディテクタが解除状態にある場合、コンパレータ４３の反転入力端子に基準電圧を上回る電圧が常に入力されているので、反転入力端子を構成するトランジスタの特性が劣化してしまう。従って、ボルテージディテクタは、検出電圧および解除電圧が徐々に変化して、長期的には性能が劣化してしまう、という課題があった。
本発明は上記課題に鑑みてなされ、長期信頼性を向上することのできるボルテージディテクタを提供する。
本発明のボルテージディテクタは、入力電圧に基づく分圧電圧を出力する分圧回路と、分圧電圧と基準電圧を比較して検出信号と解除信号を出力する比較回路と、分圧電圧を所定の電圧に制限する電圧制限回路と、を備えたことを特徴とする。
本発明のボルテージディテクタによれば、監視端子の電圧が解除電圧を大きく上回ったとしても、分圧電圧は定電圧をゲートに入力されたＮＭＯＳトランジスタによって制限されるため、コンパレータの反転入力端子を構成するトランジスタの特性の劣化を防止できので、長期的な性能の劣化を抑制することが可能となる。
本発明の本実施形態のボルテージディテクタを示す回路図である。 本実施形態のボルテージディテクタの他の例を示す回路図である。 本実施形態のボルテージディテクタの他の例を示す回路図である。 従来のボルテージディテクタを示す回路図である。
以下、本発明の実施形態について、図面を参照して説明する。
図１は、本発明の実施形態のボルテージディテクタの回路図である。
本実施形態のボルテージディテクタ１００は、分圧回路１０と、コンパレータ１１と、出力トランジスタ１２と、基準電圧回路１３と、ＮＭＯＳトランジスタ１４と、定電圧回路１５と、を備えている。分圧回路１０は、監視端子２と接地端子３の間に直列に接続された抵抗１０１、ＮＭＯＳトランジスタ１０４、抵抗１０２、抵抗１０３を備える。
コンパレータ１１は、反転入力端子にＮＭＯＳトランジスタ１０４のソースが接続され、非反転入力端子に基準電圧回路１３が接続され、出力端子が出力トランジスタ１２のゲートとＮＭＯＳトランジスタ１４のゲートに接続される。ＮＭＯＳトランジスタ１４は、ドレインとソースが抵抗１０３の両端に接続される。ＮＭＯＳトランジスタ１０４は、ゲートに定電圧回路１５が接続される。
次に、本実施形態のボルテージディテクタ１００の動作について説明する。
分圧回路１０が出力する分圧電圧が基準電圧回路１３の基準電圧より高い解除状態において、コンパレータ１１はＬｏを出力しているので、ＮＭＯＳトランジスタ１４はオフしている。分圧回路１０は、直列に接続された抵抗１０１と抵抗１０２、１０３で分圧した分圧電圧を出力する。分圧電圧は、監視端子２に入力される電圧の上昇とともに増加する。
ここで、ＮＭＯＳトランジスタはゲート・ソース間電圧が閾値電圧以下になると電流を流すことが出来なくなるため、ＮＭＯＳトランジスタ１０４のゲート・ソース間電圧がＮＭＯＳトランジスタ１０４の閾値電圧と等しくなる電圧に制限される。ＮＭＯＳトランジスタ１０４の閾値電圧をＶＴＮ、定電圧回路１５が出力する電圧をＶＦＩＸとすると、ＮＭＯＳトランジスタ１０４のソース電圧は、ＶＦＩＸ－ＶＴＮで表される値に制限される。即ち、定電圧回路１５とＮＭＯＳトランジスタ１０４は、分圧電圧の電圧制限回路として機能する。従って、監視端子２に高い電圧が入力されても、分圧回路１０が出力する分圧電圧はＶＦＩＸ－ＶＴＮで表される値に制限される。
従って、監視端子２に印加される電圧がボルテージディテクタの解除電圧を大きく上回ったとしても、分圧回路１０から出力される分圧電圧は、ＮＭＯＳトランジスタ１０４によって制限されるため、コンパレータ１１の入力端子を構成するトランジスタの特性を劣化させることは無い。
なお、分圧電圧が制限される電圧は、高い分圧電圧である解除電圧が基準電圧よりも高く設定されることにより、ボルテージディテクタの検出および解除動作に影響を与えない。
以上説明したように、本実施形態のボルテージディテクタ１００は、分圧回路１０から出力される分圧電圧を制限するためのＮＭＯＳトランジスタ１０４を備えたので、検出電圧および解除電圧の精度を維持することが可能となる。
図２は、本実施形態のボルテージディテクタの他の例を示す回路図である。
ボルテージディテクタ２００は、図１のボルテージディテクタ１００に対して、分圧回路１０のＮＭＯＳトランジスタ１０４を、ゲートに基準電圧が入力されるデプレッション型のＮＭＯＳトランジスタ２０４に替えた構成となっている。その他の構成については、ボルテージディテクタ１００と同一の回路には同一の符号を付して、詳細な説明は省力する。
分圧回路１０の分圧電圧は、デプレッション型のＮＭＯＳトランジスタ２０５の閾値電圧をＶＴＮＤ、基準電圧回路１３の基準電圧をＶＲＥＦとすると、ＶＲＥＦ－ＶＴＮＤで表される値に制限される。デプレッション型ＮＭＯＳトランジスタの閾値電圧は負の値であるから、電圧ＶＲＥＦ－ＶＴＮＤは、常に基準電圧ＶＲＥＦよりも大きい値となる。従って、ボルテージディテクタ２００は、閾値電圧ＶＴＮＤを適宜設定することで、定電圧回路１５を備えることなく、分圧電圧を所望の電圧値に制限することが可能である。
図３は、本実施形態のボルテージディテクタの他の例を示す回路図である。
ボルテージディテクタ３００は、図１のボルテージディテクタ１００に対して、定電圧回路１５を、電流源３０１とＰＭＯＳトランジスタ３０２で構成される電圧調整回路３０に替えた構成となっている。その他の構成については、ボルテージディテクタ１００と同一の回路には同一の符号を付して、詳細な説明は省力する。
電流源３０１は、一方の端子が電源端子１に接続され、他方の端子がＰＭＯＳトランジスタ３０２のソースに接続される。ＰＭＯＳトランジスタ３０２は、ソースがＮＭＯＳトランジスタ１０４のゲートに接続され、ゲートに基準電圧回路１３が接続され、ドレインが接地端子３に接続される。
電流源３０１とＰＭＯＳトランジスタ３０２は、ソースフォロワを構成している。従って、ＮＭＯＳトランジスタ１０４の閾値電圧をＶＴＮ、ＰＭＯＳトランジスタ３０２の閾値電圧をＶＴＰ、基準電圧をＶＲＥＦとすると、分圧電圧はＶＲＥＦ＋ＶＴＰ－ＶＴＮに制限される。
したがって、本実施形態のボルテージディテクタ３００によれば、分圧電圧は、所望の電圧値に制限することが可能であり、ＰＭＯＳトランジスタ３０２の閾値ＶＴＰによって容易に調整することが可能となる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、監視端子２が電源端子１と共通に備えられているボルテージディテクタについても同様の効果が得られる。また例えば、分圧回路１０の分圧比をＮＭＯＳトランジスタ１４によって切り替えないボルテージディテクタについても同様の効果が得られる。
なお、従来のボルテージディテクタ４００は、監視端子４１に検出電圧と解除電圧の中間の電圧が印加された状態で電源電圧が供給された場合、コンパレータ４３は、反転入力端子には分圧回路４２の分圧電圧が入力されているので解除信号を出力する。本発明のボルテージディテクタ１００～３００は、このような状況であっても、分圧回路１０にＮＭＯＳトランジスタ１０４、またはＮＭＯＳトランジスタ２０４を備えているので、分圧電圧は基準電圧Ｖｒｅｆよりも緩やかに増加して、コンパレータ１１は検出信号を出力することが出来る。即ち、本発明のボルテージディテクタ１００～３００によれば、電源端子１と監視端子２の電圧投入の順序に制約がない、という効果もある。
１０ 分圧回路
１３ 基準電圧回路
１１ コンパレータ
１５ 定電圧回路
３０ 電圧調整回路
３０１ 電流源

Claims (3)

  1. 入力電圧が入力される第１の端子に一端が接続された第１の抵抗と、前記第１の抵抗の他端にドレインが接続され出力端子にソースが接続されたＮＭＯＳトランジスタと、前記出力端子と基準電位となる第２の端子の間に接続された第２の抵抗とを有し、前記入力電圧に基づく分圧電圧を出力する分圧回路と、
    前記分圧電圧と基準電圧を比較して検出信号を出力する比較回路と、を備え
    前記ＮＭＯＳトランジスタは、ゲートに定電圧が入力され、前記分圧電圧を所定の電圧に制限する電圧制限回路として機能する
    ことを特徴とするボルテージディテクタ。
  2. 前記ＮＭＯＳトランジスタは、デプレッション型であって、
    前記定電圧が前記基準電圧である
    ことを特徴とする請求項１に記載のボルテージディテクタ。
  3. 前記定電圧は、前記基準電圧が入力される電圧調整回路が出力する電圧である
    ことを特徴とする請求項１に記載のボルテージディテクタ。
JP2018100737A 2018-05-25 2018-05-25 ボルテージディテクタ Active JP7131965B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018100737A JP7131965B2 (ja) 2018-05-25 2018-05-25 ボルテージディテクタ
TW108116127A TWI808173B (zh) 2018-05-25 2019-05-10 電壓偵測器
CN201910418116.XA CN110531143B (zh) 2018-05-25 2019-05-20 电压检测器
US16/421,797 US10914761B2 (en) 2018-05-25 2019-05-24 Voltage detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018100737A JP7131965B2 (ja) 2018-05-25 2018-05-25 ボルテージディテクタ

Publications (2)

Publication Number Publication Date
JP2019203851A JP2019203851A (ja) 2019-11-28
JP7131965B2 true JP7131965B2 (ja) 2022-09-06

Family

ID=68614458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018100737A Active JP7131965B2 (ja) 2018-05-25 2018-05-25 ボルテージディテクタ

Country Status (4)

Country Link
US (1) US10914761B2 (ja)
JP (1) JP7131965B2 (ja)
CN (1) CN110531143B (ja)
TW (1) TWI808173B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209559B2 (ja) * 2019-03-11 2023-01-20 エイブリック株式会社 ボルテージディテクタ
JP7348059B2 (ja) * 2019-12-25 2023-09-20 ローム株式会社 電圧検出回路
CN111679709B (zh) * 2020-06-16 2022-03-11 武汉光迅科技股份有限公司 电压产生电路及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111589A (ja) 1998-10-06 2000-04-21 Seiko Epson Corp 半導体集積回路
JP2000293240A (ja) 1999-02-05 2000-10-20 Matsushita Electric Ind Co Ltd 電圧制御回路、ネットワーク機器および電圧検知方法
JP2008026123A (ja) 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2010223796A (ja) 2009-03-24 2010-10-07 Renesas Electronics Corp 電源電圧検出回路
JP2011107075A (ja) 2009-11-20 2011-06-02 Ricoh Co Ltd 電圧検出回路
JP2012213250A (ja) 2011-03-30 2012-11-01 Semiconductor Components Industries Llc 保護回路および入出力回路
JP2012251830A (ja) 2011-06-01 2012-12-20 Toshiba Corp 半導体装置、ｅｃｕ、ｅｃｕを備えた自動車
JP5250896B2 (ja) 2009-06-08 2013-07-31 株式会社日本キャリア工業 ミンチのトレーへの盛付方法とその装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009033B1 (en) * 1991-07-17 1996-07-10 Toshiba Kk Semiconductor memory
JPH0875802A (ja) * 1994-09-01 1996-03-22 Toshiba Inf Syst Japan Corp 電源電圧監視装置
JPH10197572A (ja) * 1997-01-07 1998-07-31 Nissan Motor Co Ltd ヒステリシスコンパレータ
JPH10256486A (ja) * 1997-03-12 1998-09-25 Seiko Epson Corp 半導体入力回路
JP3540231B2 (ja) * 2000-01-31 2004-07-07 沖電気工業株式会社 クランプ回路及び非接触式通信用インターフェース回路
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
US7196561B2 (en) * 2004-08-25 2007-03-27 Agere Systems Inc. Programmable reset signal that is independent of supply voltage ramp rate
KR100583611B1 (ko) * 2005-01-25 2006-05-26 삼성전자주식회사 파워-온 리셋 회로 및 파워-온 리셋 방법
JP4893241B2 (ja) * 2006-11-02 2012-03-07 ミツミ電機株式会社 リセット装置
JP2011179861A (ja) * 2010-02-26 2011-09-15 Renesas Electronics Corp 電圧検出回路
TWI437239B (zh) * 2010-04-07 2014-05-11 Richpower Microelectronics 電壓偵測器以及使用該電壓偵測器的保護裝置
CN201774453U (zh) * 2010-08-26 2011-03-23 Bcd半导体制造有限公司 一种开关电源的电源电压检测电路
KR101646910B1 (ko) * 2011-01-11 2016-08-09 페어차일드코리아반도체 주식회사 파워 온 리셋 회로를 포함하는 반도체 소자
KR101843433B1 (ko) * 2011-04-04 2018-05-15 삼성전자주식회사 전압 조정 회로, 이를 포함하는 비접촉식 카드, 및 비접촉식 카드 시스템
JP6168793B2 (ja) * 2013-03-04 2017-07-26 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ及び電子機器
JP6442262B2 (ja) * 2014-12-09 2018-12-19 エイブリック株式会社 電圧検出回路
US10069491B2 (en) * 2015-07-07 2018-09-04 Semiconductor Components Industries, Llc Power-on reset circuit and under-voltage lockout circuit comprising the same
WO2017079143A1 (en) * 2015-11-05 2017-05-11 Panduit Corp. Isolation and validation techniques for voltage detector
JP6688648B2 (ja) * 2016-03-25 2020-04-28 エイブリック株式会社 電流検出回路
WO2017187181A1 (en) * 2016-04-27 2017-11-02 The University Of Bristol Voltage detector and voltage detector system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000111589A (ja) 1998-10-06 2000-04-21 Seiko Epson Corp 半導体集積回路
JP2000293240A (ja) 1999-02-05 2000-10-20 Matsushita Electric Ind Co Ltd 電圧制御回路、ネットワーク機器および電圧検知方法
JP2008026123A (ja) 2006-07-20 2008-02-07 Matsushita Electric Ind Co Ltd 半導体装置
JP2010223796A (ja) 2009-03-24 2010-10-07 Renesas Electronics Corp 電源電圧検出回路
JP5250896B2 (ja) 2009-06-08 2013-07-31 株式会社日本キャリア工業 ミンチのトレーへの盛付方法とその装置
JP2011107075A (ja) 2009-11-20 2011-06-02 Ricoh Co Ltd 電圧検出回路
JP2012213250A (ja) 2011-03-30 2012-11-01 Semiconductor Components Industries Llc 保護回路および入出力回路
JP2012251830A (ja) 2011-06-01 2012-12-20 Toshiba Corp 半導体装置、ｅｃｕ、ｅｃｕを備えた自動車

Also Published As

Publication number Publication date
US10914761B2 (en) 2021-02-09
TWI808173B (zh) 2023-07-11
JP2019203851A (ja) 2019-11-28
CN110531143A (zh) 2019-12-03
TW202012941A (zh) 2020-04-01
US20190361052A1 (en) 2019-11-28
CN110531143B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
KR101012566B1 (ko) 전압 레귤레이터
JP5470128B2 (ja) 定電圧回路、コンパレータおよびそれらを用いた電圧監視回路
KR20100096014A (ko) 볼티지 레귤레이터
KR101070031B1 (ko) 기준 전류 발생 회로
KR102255543B1 (ko) 볼티지 레귤레이터
JP7131965B2 (ja) ボルテージディテクタ
JP6498503B2 (ja) 電流検出回路
JP6871514B2 (ja) 負電源制御回路及び電源装置
US11567522B2 (en) Voltage reference buffer circuit
US20080084232A1 (en) Negative voltage detector
KR102483031B1 (ko) 전류 생성 회로
US9660651B2 (en) Level shift circuit
US20150260802A1 (en) Voltage detection circuit
US9798346B2 (en) Voltage reference circuit with reduced current consumption
US10613562B2 (en) Voltage regulator including fault detection circuit
JP2019074866A (ja) ボルテージレギュレータ
KR20170113198A (ko) 전류 검출 회로
US20200091885A1 (en) Voltage follower circuit
JP7301544B2 (ja) コンパレータ回路
JP7438694B2 (ja) 増幅回路
US8975929B2 (en) High voltage tolerant input buffer
US7868622B2 (en) Circuit for detecting power supply voltage drop
JP5888954B2 (ja) 電圧検出回路
US20060267675A1 (en) PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor
KR20090104316A (ko) 비교기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7131965

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350