JP7438694B2

JP7438694B2 - 増幅回路

Info

Publication number: JP7438694B2
Application number: JP2019160543A
Authority: JP
Inventors: 隆哉安田; 一保南
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2019-09-03
Filing date: 2019-09-03
Publication date: 2024-02-27
Anticipated expiration: 2039-09-03
Also published as: JP2021040246A; US20210067102A1; US11050390B2

Description

本発明の実施形態は、増幅回路に関する。

プッシュプル型の増幅回路には、出力負荷電流の過電流を検出するものがある。単に、プッシュプル回路を構成するトランジスタの一方に流入する電流を検出するだけでは、検出される電流と実際の出力電流との間に、プッシュプルアンプに定常的に流れるバイアス電流分の誤差が生じる。

特開平１１－８５２０号公報

出力電流と出力電流に相当する検出電流との誤差が小さい電流検出機能を有する増幅回路を提供することである。

実施形態の増幅回路は、出力端子と、電源電位と前記出力端子の間に電気的に直列に接続された、第１トランジスタ及び第１抵抗と、前記出力端子と基準電位の間に電気的に直列に接続された、前記第１トランジスタとチャネル型が異なる第２トランジスタ及び第２抵抗と、＋入力端子及び－入力端子が、それぞれ前記第１抵抗の一端と他端に電気的に接続された第１アンプと、＋入力端子及び－入力端子が、それぞれ前記第２抵抗の一端と他端に電気的に接続された第２アンプと、ゲートが前記第１アンプの出力端子に電気的に接続され、前記第１抵抗の両端間に発生する第１電圧に対応する第１検出電流がソースドレイン間を導通する第３トランジスタと、ゲートが前記第２アンプの出力端子に電気的に接続され、前記第２抵抗の両端間に発生する第２電圧に対応する第２検出電流がソースドレイン間を導通する第４トランジスタと、第５トランジスタと、第６トランジスタと、第３抵抗を含み、前記第６トランジスタと前記第３抵抗の一端は、前記第３トランジスタのドレインに電気的に接続され、前記第３抵抗の他端と、前記第５トランジスタ及び前記第６トランジスタのソースは基準電位に電気的に接続されている第１電圧変換回路と、一端が前記第４トランジスタのドレインに電気的に接続され、他端が前記第１電圧変換回路の前記第５トランジスタ及び前記第６トランジスタのゲートに電気的に接続され、前記第２検出電流を複製する第１電流複製回路と、を有し、前記第３抵抗には、前記第１検出電流から前記第２検出電流が差し引かれた電流が導通する増幅回路。

第１の実施形態の増幅回路の構成を模式的に示す回路図。比較例の増幅回路の構成を模式的に示す回路図。

以下、図面を参照して、実施形態にかかる半導体集積回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

（第１の実施形態）
図１を用いて、第１の実施形態の増幅回路の構成を説明する。図１は、第１の実施形態の増幅回路１００の構成を模式的に示す回路図である。

増幅回路１００は、制御回路１０、プッシュプル回路１１、第１電流検出回路１２、第２電流検出回路１３、第１電圧変換回路１４、第２電圧変換回路１５、カレントミラー回路１６、第１コンパレータＣＭＰ１、第２コンパレータＣＭＰ２を有する。

制御回路１０は、信号Ｓ１、Ｓ２を入力することでプッシュプル回路動作を制御する。制御回路は、例えばプッシュプル回路１１にＡＢ級動作をさせるＡＢ級制御回路であるが、プッシュプル回路１１にＡ級やＢ級、その他の動作をさせる制御回路であってもよい。

プッシュプル回路１１は、トランジスタＭ１、Ｍ２及び出力端子Ｐｏｕｔを有する。

本明細書では簡単のため、トランジスタがＭｅｔａｌ－Ｏｘｉｄｅ－ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ－ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）であるもとのとして説明するが、その他の電界効果トランジスタや接合型トランジスタを用いることができる。

トランジスタＭ１はＰチャネル型であり、トランジスタＭ２はＮチャネル型である。トランジスタＭ１、Ｍ２のドレインは、相互に電気的に接続されるとともに、出力端子Ｐｏｕｔに電気的に接続される。トランジスタＭ１、Ｍ２のゲートは、制御回路１０に電気的に接続され、それぞれ異なる信号Ｓ１、Ｓ２が入力されることでゲート電圧及びソースドレイン間電流が制御される。以降、プッシュプル回路において、出力端子Ｐｏｕｔを基準に、電源電位ＶＤＤ側（トランジスタＭ１側）をＨｉｓｉｄｅ、基準電位ＧＮＤ側（トランジスタＭ２側）をＬｏｓｉｄｅと表現する。

第１電流検出回路１２は、抵抗Ｒ１、Ｒ２、Ｒ３、アンプＡＭＰ１、Ｐチャネル型のトランジスタＭ３、Ｍ７を有する。抵抗Ｒ１の一端は、トランジスタＭ１のソースに電気的に接続され、他端は電源電位ＶＤＤに電気的に接続される。抵抗Ｒ２は、一端が電源電位ＶＤＤと抵抗Ｒ１との間のノードに電気的に接続され、他端がアンプＡＭＰ１の－入力端子、及びトランジスタのＭ３、Ｍ７のソースに電気的に接続される。抵抗Ｒ３は、一端が抵抗Ｒ１とトランジスタＭ１のソースとの間のノードに電気的に接続され、他端がアンプＡＭＰ１の＋入力端子に電気的に接続される。アンプＡＭＰ１の出力端子は、トランジスタＭ３、Ｍ７のゲートに電気的に接続される。トランジスタＭ３、Ｍ７は、同一の特性を有する。トランジスタＭ３、Ｍ７は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が流れる。

なお、第１電流検出回路１２は、抵抗Ｒ１がトランジスタＭ１のドレインと出力端子Ｐｏｕｔとの間に電気的に接続され、アンプＡＭＰ１の２つの入力端子がそれぞれ抵抗Ｒ２、Ｒ３を介して、抵抗Ｒ１の両端のノードに接続される構成としてもよい。

第１コンパレータＣＭＰ１の＋入力端子は、トランジスタＭ３のドレインと電気的に接続される。第１コンパレータＣＭＰ１の－入力端子は、参照電位ＶＲＥＦと電気的に接続される。

第１電圧変換回路１４は、抵抗Ｒ４、及びＮチャネル型のトランジスタＭ１１、Ｍ１２を有する。抵抗Ｒ４の一端、及びトランジスタＭ１２のドレインは、トランジスタＭ３のドレインと第１コンパレータＣＭＰ１の＋入力端子との間のノードに電気的に接続される。抵抗Ｒ４の他端、及びトランジスタＭ１１、Ｍ１２のソースは、基準電位ＧＮＤに電気的に接続される。トランジスタＭ１１のゲート及びドレインと、トランジスタＭ１２のゲートとは、後述するトランジスタＭ１０のドレインに電気的に接続される。トランジスタＭ１１、Ｍ１２は、同じ電気的特性を有する。トランジスタＭ１１、Ｍ１２は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。

第２電流検出回路１３は、抵抗Ｒ５、Ｒ６、Ｒ７、アンプＡＭＰ２、Ｎチャネル型のトランジスタＭ４を有する。抵抗Ｒ５の一端は、トランジスタＭ２のソースに電気的に接続され、他端は基準電位ＧＮＤに電気的に接続される。抵抗Ｒ６は、一端が基準電位ＧＮＤと抵抗Ｒ５との間のノードに電気的に接続され、他端がアンプＡＭＰ２の－入力端子、及びトランジスタのＭ４のソースに電気的に接続される。抵抗Ｒ７は、一端が抵抗Ｒ５とトランジスタＭ２のソースとの間のノードに電気的に接続され、他端がアンプＡＭＰ２の＋入力端子に電気的に接続される。アンプＡＭＰ２の出力端子は、トランジスタＭ４のゲートに電気的に接続される。

なお、第２電流検出回路１３は、抵抗Ｒ５がトランジスタＭ２のドレインと出力端子Ｐｏｕｔとの間に電気的に接続され、アンプＡＭＰ２の２つの入力端子がそれぞれ抵抗Ｒ６、Ｒ７を介して、抵抗Ｒ５の両端のノードに接続される構成としてもよい。

カレントミラー回路１６は、Ｐチャネル型のトランジスタＭ５、Ｍ６、Ｍ１０を有する。トランジスタＭ５のドレイン、及びトランジスタＭ５、Ｍ６、Ｍ１０のゲートは、トランジスタＭ４のドレインに電気的に接続される。トランジスタＭ５、Ｍ６、Ｍ１０のソースは、電源電位ＶＣＣに電気的に接続される。トランジスタＭ６のドレインは、第２コンパレータＣＭＰ２の＋入力端子に電気的に接続される。トランジスタＭ５、Ｍ６、Ｍ１０は、同じ電気的特性を有する。トランジスタＭ５、Ｍ６、Ｍ１０は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。

第２コンパレータＣＭＰ２の＋入力端子は、トランジスタＭ６のドレインと電気的に接続される。第２コンパレータＣＭＰ２の－入力端子は、参照電位ＶＲＥＦと電気的に接続される。

第２電圧変換回路１５は、抵抗Ｒ８、及びＮチャネル型のトランジスタＭ８、Ｍ９を有する。抵抗Ｒ８の一端、及びトランジスタＭ９のドレインは、トランジスタＭ６のドレインと第２コンパレータＣＭＰ２の＋入力端子との間のノードに電気的に接続される。抵抗Ｒ８の他端、及びトランジスタＭ８、Ｍ９のソースは、基準電位ＧＮＤに電気的に接続される。トランジスタＭ８のドレイン、及びトランジスタＭ８、Ｍ９のゲートは、トランジスタＭ７のドレインに電気的に接続される。トランジスタＭ８、Ｍ９は、同じ電気的特性を有する。トランジスタＭ８、Ｍ９は、電流複製回路を構成し、それぞれのソースドレイン間には同じ大きさの電流が複製される。

増幅回路１００各部の機能について説明する。

プッシュプル回路１１は、トランジスタＭ１とトランジスタＭ２とを交互に使用して、出力端子Ｐｏｕｔから出力電流Ｉｏｕｔを出力する。トランジスタＭ１とトランジスタＭ２とは、常に飽和動作している。プッシュプル回路１１がトランジスタＭ１とトランジスタＭ２とのどちらを使用しているかに関係なく、トランジスタＭ１とトランジスタＭ２とのソースドレイン間には、常にバイアス電流Ｉｂが導通している。トランジスタＭ１とトランジスタＭ２のうち、使用しているトランジスタのソースドレイン間にＩｏｕｔ＋Ｉｂの電流が流れる。

なお、プッシュプル回路１１がＡＢ級アンプ動作をする場合、トランジスタＭ１が使用されるとは、トランジスタＭ１が出力端子Ｐｏｕｔから出力電流Ｉｏｕｔを吐き出すことである。また、トランジスタＭ２が使用されるとは、トランジスタＭ２が出力端子Ｐｏｕｔから出力電流Ｉｏｕｔを引き込むことである。

トランジスタＭ１に流れるＨｉｓｉｄｅ電流ＩＨは、抵抗Ｒ１両端に現れる電圧に変換される。第１電流検出回路１２は、アンプＡＭＰ１及びトランジスタＭ３によって、抵抗Ｒ１両端に現れる電圧をＨｉｓｉｄｅ電流ＩＨに相当するＨｉｓｉｄｅ検出電流ＩＨｓに変換する。Ｈｉｓｉｄｅ検出電流ＩＨｓは、トランジスタＭ３のソースドレイン間に流れる。

トランジスタＭ２に流れるＬｏｓｉｄｅ電流ＩＬは、抵抗Ｒ５両端に現れる電圧に変換される。第２電流検出回路１３は、アンプＡＭＰ２及びトランジスタＭ４によって、抵抗Ｒ５両端に現れる電圧をＬｏｓｉｄｅ電流ＩＬに相当するＬｏｓｉｄｅ検出電流ＩＬｓに変換する。Ｌｏｓｉｄｅ検出電流ＩＬｓは、トランジスタＭ４のソースドレイン間に流れる。

カレントミラー回路１６は、トランジスタＭ４、Ｍ５に流れるＬｏｓｉｄｅ検出電流ＩＬｓの向きを折り返して、トランジスタＭ６、Ｍ１０のソースドレイン間に流す。

第１電圧変換回路１４は、抵抗Ｒ４に流れる電流をＨｉｓｉｄｅ検出電圧ＶＨｓに変換する。トランジスタＭ１１、Ｍ１２のソースドレイン間には、Ｌｏｓｉｄｅ検出電流ＩＬｓが流れる。抵抗Ｒ４とトランジスタＭ１２のソースドレインとが平行に電気的に接続されているため、抵抗Ｒ４には、Ｈｉｓｉｄｅ検出電流ＩＨｓからＬｏｓｉｄｅ検出電流ＩＬｓを引いた値の電流が流れる。つまり、抵抗Ｒ４は、ＩＨｓ－ＩＬｓの電流をＨｉｓｉｄｅ検出電圧ＶＨｓに変換する。

第１コンパレータＣＭＰ１は、Ｈｉｓｉｄｅ検出電圧ＶＨｓと参照電位ＶＲＥＦとを比較し、出力端子から過電流検出信号ＯＣＨを出力する。第１コンパレータＣＭＰ１は、ＶＨｓ≧ＶＲＥＦであれば、つまりＩＨｓ－ＩＬｓが規定値以上であれば、プッシュプル回路１１の出力端子Ｐｏｕｔに規定値を超える電流が流れていると判断し、Ｈｉｇｈレベルの過電流検出信号ＯＣＨを出力する。第１コンパレータＣＭＰ１は、ＶＨｓ＜ＶＲＥＦであれば、つまりＩＨｓ－ＩＬｓが規定値未満であれば、プッシュプル回路１１の出力端子Ｐｏｕｔに規定値未満の電流が流れていると判断し、Ｌｏｗレベルの過電流検出信号ＯＣＨを出力する。

第２電圧変換回路１５は、抵抗Ｒ８に流れる電流をＬｏｓｉｄｅ検出電圧ＶＬｓに変換する。トランジスタＭ８、Ｍ９のソースドレイン間には、Ｈｉｓｉｄｅ検出電流ＩＨｓが流れる。抵抗Ｒ８とトランジスタＭ９のソースドレインとが平行に電気的に接続されているため、抵抗Ｒ８には、Ｌｏｓｉｄｅ検出電流ＩＬｓからＨｉｓｉｄｅ検出電流ＩＨｓを引いた値の電流が流れる。つまり、抵抗Ｒ８は、ＩＬｓ－ＩＨｓの電流をＬｏｓｉｄｅ検出電圧ＶＬｓに変換する。

第２コンパレータＣＭＰ２は、Ｌｏｓｉｄｅ検出電圧ＶＬｓと参照電位ＶＲＥＦとを比較し、出力端子Ｐｏｕｔから過電流検出信号ＯＣＬを出力する。第２コンパレータＣＭＰ２は、ＶＬｓ≧ＶＲＥＦであれば、つまりＩＬｓ－ＩＨｓが規定値以上であれば、プッシュプル回路１１の出力端子Ｐｏｕｔに規定値を超える電流が流れていると判断し、Ｈｉｇｈレベルの過電流検出信号ＯＣＬを出力する。第２コンパレータＣＭＰ２は、ＶＬｓ＜ＶＲＥＦであれば、つまりＩＬｓ－ＩＨｓが規定値未満であれば、プッシュプル回路１１の出力端子Ｐｏｕｔに規定値以下の電流が流れていると判断し、Ｈｉｇｈレベルの過電流検出信号ＯＣＬを出力する。

増幅回路１００は、出力電流Ｉｏｕｔと検出された電流との間の誤差が小さい電流検出機能を有することを説明する。

以降の説明では、出力電流Ｉｏｕｔに相当する検出電流の値をＩｏｕｔｓと表記し、バイアス電流Ｉｂに相当する検出電流の値をＩｂｓと表記する。Ｉｏｕｔ＋Ｉｂに相当する検出電流の値は、Ｉｏｕｔｓ＋Ｉｂｓである。

まず、プッシュプル回路１１がトランジスタＭ１を使用して動作しているときの、電流検出機能を説明する。

プッシュプル回路１１がトランジスタＭ１を使用して動作しているとき、トランジスタＭ１には、出力電流Ｉｏｕｔとバイアス電流Ｉｂとを合わせた値のＨｉｓｉｄｅ電流ＩＨが流れる。トランジスタＭ２には、バイアス電流Ｉｂが流れる。つまり、ＩＨ＝Ｉｏｕｔ＋Ｉｂ、ＩＬ＝Ｉｂである。

第１電流検出回路１２は、Ｈｉｓｉｄｅ電流ＩＨを検出し、Ｈｉｓｉｄｅ検出電流ＩＨｓに変換する。ＩＨｓ＝Ｉｏｕｔｓ＋Ｉｂｓである。

第２電流検出回路１３は、Ｌｏｓｉｄｅ電流ＩＬを検出し、Ｌｏｓｉｄｅ検出電流ＩＬｓに変換する。ＩＬｓ＝Ｉｂｓである。

第１電圧変換回路は、ＩＨｓ－ＩＬｓの電流をＨｉｓｉｄｅ検出電圧ＶＨｓに変換する。ＩＨｓ－ＩＬｓ＝Ｉｏｕｔｓなので、Ｈｉｓｉｄｅ検出電圧ＶＨｓの値から、出力電流Ｉｏｕｔの値を求めることができる。

第１コンパレータは、Ｈｉｓｉｄｅ検出電圧ＶＨｓと参照電位ＶＲＥＦとを比較し、出力端子から過電流検出信号ＯＣＨを出力する。ＩＨｓ－ＩＬｓ＝Ｉｏｕｔｓなので、Ｈｉｓｉｄｅ検出電圧ＶＨｓの値から、出力電流Ｉｏｕｔの値を求めることができる。つまり、Ｈｉｓｉｄｅ検出電圧ＶＨｓを適当に設定した参照電位ＶＲＥＦと比較すれば、出力電流Ｉｏｕｔが規定値以上となっているか判断できる。

次に、プッシュプル回路１１が、トランジスタＭ２を使用して動作しているときの、電流検出機能を説明する。

プッシュプル回路１１が、トランジスタＭ２を使用して動作しているとき、トランジスタＭ２には、出力電流Ｉｏｕｔとバイアス電流Ｉｂとを合わせた値のＬｏｓｉｄｅ電流ＩＬが流れる。トランジスタＭ１には、バイアス電流Ｉｂが流れる。つまり、ＩＬ＝Ｉｏｕｔ＋Ｉｂ、ＩＨ＝Ｉｂである。

第２電流検出回路１３は、Ｌｏｓｉｄｅ電流ＩＬを検出し、Ｌｏｓｉｄｅ検出電流ＩＬｓに変換する。ＩＬｓ＝Ｉｏｕｔｓ＋Ｉｂｓである。カレントミラー回路１６は、Ｌｏｓｉｄｅ検出電流ＩＬｓの向きを折り返す。

第１電流検出回路１２は、Ｈｉｓｉｄｅ電流ＩＨを検出し、Ｈｉｓｉｄｅ検出電流ＩＨｓに変換する。ＩＨｓ＝Ｉｂｓである。

第２電圧変換回路は、ＩＬｓ－ＩＨｓの電流をＬｏｓｉｄｅ検出電圧ＶＬｓに変換する。ＩＬｓ－ＩＨｓ＝Ｉｏｕｔｓなので、Ｌｏｓｉｄｅ検出電圧ＶＬｓの値から、出力電流Ｉｏｕｔを求めることができる。

第２コンパレータＣＭＰ２は、Ｌｏｓｉｄｅ検出電圧ＶＬｓと参照電位ＶＲＥＦとを比較し、出力端子から過電流検出信号ＯＣＬを出力する。ＩＬｓ－ＩＨｓ＝Ｉｏｕｔｓなので、Ｌｏｓｉｄｅ検出電圧ＶＬｓの値から、出力電流Ｉｏｕｔを求めることができる。つまり、Ｌｏｓｉｄｅ検出電圧ＶＬｓを適当に設定した参照電位ＶＲＥＦと比較すれば、出力電流Ｉｏｕｔが規定値以上となっているか判断できる。

図２を用いて、比較例の増幅回路２００の構成を説明する。図２は、比較例の増幅回路２００の構成を模式的に示す回路図である。

比較例の増幅回路２００は、第１の実施形態の増幅回路１００と比較して構成が異なる点は、第１電流検出回路２２にトランジスタＭ７が設けられていない、第１電圧変換回路２４にトランジスタＭ１１、Ｍ１２が設けられていない、第２電圧変換回路２５にトランジスタＭ８、Ｍ９が設けられていない、カレントミラー回路２６にトランジスタＭ１０が設けられないことである。

比較例の増幅回路２００の電流検出機能を説明する。

プッシュプル回路１１がトランジスタＭ１を使用して動作しているとき、第１電流検出回路２２は、Ｈｉｓｉｄｅ電流ＩＨを検出し、Ｈｉｓｉｄｅ検出電流ＩＨｓに変換する。抵抗Ｒ４は、Ｈｉｓｉｄｅ検出電流ＩＨｓをＨｉｓｉｄｅ検出電圧ＶＨｓに変換する。第１コンパレータＣＭＰ１は、Ｈｉｓｉｄｅ検出電圧ＶＨｓと参照電位ＶＲＥＦとを比較し、出力端子から過電流検出信号ＯＣＨを出力する。

このとき、ＩＨ＝Ｉｏｕｔ＋Ｉｂであり、ＩＨｓ＝Ｉｏｕｔｓ＋Ｉｂｓである。Ｈｉｓｉｄｅ検出電圧ＶＨｓをもとに算出される出力電流の値は、Ｉｏｕｔ＋Ｉｂとなる。このため、第１コンパレータＣＭＰ１は、実際の出力電流Ｉｏｕｔにバイアス電流Ｉｂ分の誤差が重畳された値をもとに、出力電流Ｉｏｕｔが規定値以上の値か否かを判定する。

プッシュプル回路１１がトランジスタＭ２を使用して動作しているとき、第２電流検出回路１３は、Ｌｏｓｉｄｅ電流ＩＬを検出し、Ｌｏｓｉｄｅ検出電流ＩＬｓに変換する。カレントミラー回路２６は、Ｌｏｓｉｄｅ検出電流ＩＬｓの向きを折り返す。抵抗Ｒ５は、Ｌｏｓｉｄｅ検出電流ＩＬｓをＬｏｓｉｄｅ検出電圧ＶＬｓに変換する。第２コンパレータＣＭＰ２は、Ｌｏｓｉｄｅ検出電圧ＶＬｓと参照電位ＶＲＥＦとを比較し、出力端子から過電流検出信号を出力する。

このとき、ＩＬ＝Ｉｏｕｔ＋Ｉｂである。Ｌｏｓｉｄｅ検出電流ＩＬｓ及びＬｏｓｉｄｅ検出電圧ＶＬｓをもとに算出される出力電流の値は、Ｉｏｕｔ＋Ｉｂとなる。このため、第２コンパレータは、実際の出力電流Ｉｏｕｔにバイアス電流Ｉｂ分の誤差が重畳された値をもとに、出力電流Ｉｏｕｔが規定値以上の値か否かを判定する。

このように、比較例では、プッシュプル回路１１を構成するトランジスタＭ１、Ｍ２の一方に流入する電流を検出し検出電圧に変換する。検出電流の値（Ｉｏｕｔｓ＋Ｉｂｓ）と出力電流の値（Ｉｏｕｔ）との間に、プッシュプルアンプに定常的に流れるバイアス電流Ｉｂ分の誤差が生じる。さらに、検出電流をもとに変換された検出電圧も誤差が生じ、検出電圧を利用したコンパレータによる過電流検出にも誤差が生じる。

一方、第１の実施形態の増幅回路１００は、出力電流Ｉｏｕｔに相当するＨｉｓｉｄｅ及びＬｏｓｉｄｅの検出電流から他方の検出電流の値を差し引く。差し引かれた検出電流は、出力電流Ｉｏｕｔの検出電流に相当する。つまり、差し引かれた検出電流の値（Ｉｏｕｔｓ）と実際の出力電流の値（Ｉｏｕｔ）との間に、バイアス電流Ｉｂによる誤差が生じない。このため、差し引かれた検出電流が変換された検出電圧を用いた過電流検出でも、バイアス電流Ｉｂによる誤差が生じない。このように、第１の実施形態によって、出力電流と出力電流に相当する検出電流との誤差が小さく電流検出機能を有する増幅回路１００を提供することができる。

以上説明したように、第１の実施形態の増幅回路は、出力電流Ｉｏｕｔに相当するＨｉｓｉｄｅ及びＬｏｓｉｄｅの検出電流から他方の検出電流の値を差し引く。差し引かれた検出電流の値（Ｉｏｕｔｓ）と実際の出力電流の値（Ｉｏｕｔ）との間に、バイアス電流Ｉｂによる誤差が生じない。このため、差し引かれた検出電流が変換された検出電圧を用いた過電流検出でも、バイアス電流Ｉｂによる誤差が生じない。このように、第１の実施形態によって、出力電流と出力電流に相当する検出電流との誤差が小さい電流検出機能を有する増幅回路１００を提供することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０制御回路
１１プッシュプル回路
１２、２２第１電流検出回路
１３第２電流検出回路
１４、２４第１電圧変換回路
１５、２５第２電圧変換回路
１６、２６カレントミラー回路
１００、２００増幅回路
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ９、Ｍ１０、Ｍ１１、Ｍ１２トランジスタ
ＡＭＰ１、ＡＭＰ２アンプ
ＣＭＰ１第１コンパレータ
ＣＭＰ２第２コンパレータ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８抵抗
Ｐｏｕｔ出力端子
ＶＤＤ、ＶＣＣ電源電位
ＧＮＤ基準電位
ＶＲＥＦ参照電位

Claims

出力端子と、
電源電位と前記出力端子の間に電気的に直列に接続された、第１トランジスタ及び第１抵抗と、
前記出力端子と基準電位の間に電気的に直列に接続された、前記第１トランジスタとチャネル型が異なる第２トランジスタ及び第２抵抗と、
＋入力端子及び－入力端子が、それぞれ前記第１抵抗の一端と他端に電気的に接続された第１アンプと、
＋入力端子及び－入力端子が、それぞれ前記第２抵抗の一端と他端に電気的に接続された第２アンプと、
ゲートが前記第１アンプの出力端子に電気的に接続され、前記第１抵抗の両端間に発生する第１電圧に対応する第１検出電流がソースドレイン間を導通する第３トランジスタと、
ゲートが前記第２アンプの出力端子に電気的に接続され、前記第２抵抗の両端間に発生する第２電圧に対応する第２検出電流がソースドレイン間を導通する第４トランジスタと、
第５トランジスタと、第６トランジスタと、第３抵抗を含み、前記第６トランジスタと前記第３抵抗の一端は、前記第３トランジスタのドレインに電気的に接続され、前記第３抵抗の他端と、前記第５トランジスタ及び前記第６トランジスタのソースは基準電位に電気的に接続されている第１電圧変換回路と、
一端が前記第４トランジスタのドレインに電気的に接続され、他端が前記第１電圧変換回路の前記第５トランジスタ及び前記第６トランジスタのゲートに電気的に接続され、前記第２検出電流を複製する第１電流複製回路と、を有し、
前記第３抵抗には、前記第１検出電流から前記第２検出電流が差し引かれた電流が導通する増幅回路。
ゲートが前記第１アンプの出力端子に電気的に接続され、前記第１検出電流がソースドレイン間を導通する第８トランジスタのドレインと一端が電気的に接続され、他端が前記第１電流複製回路の第７トランジスタのドレインと電気的に接続された第２電圧変換回路をさらに有し、
前記第２電圧変換回路は、第９トランジスタと、第１０トランジスタと、第４抵抗を含んでおり、
前記第９トランジスタと前記第４抵抗の一端は前記第７トランジスタのドレインに電気的に接続され、前記第４抵抗の他端、及び前記第９トランジスタと前記第１０トランジスタのソースは基準電位に電気的に接続され、
前記第４抵抗には前記第２検出電流から前記第１検出電流が差し引かれた電流が導通する請求項１に記載の増幅回路。
前記第１電圧変換回路はカレントミラー回路を用いて前記第２検出電流を複製し、
前記第２電圧変換回路はカレントミラー回路を用いて前記第１検出電流を複製する、
請求項２に記載の増幅回路。
入力端子の一方が、前記第３トランジスタと前記第３抵抗との間に電気的に接続された第１コンパレータと、
入力端子の一方が、前記第７トランジスタと前記第４抵抗との間に電気的に接続された第２コンパレータと、
をさらに有する請求項２～３のいずれか１項に記載の増幅回路。
各ソースドレインが電源電位と基準電位との間に電気的に直列に接続され、各ドレインが出力端子に電気的に接続され、互いにチャネル型が異なる第１トランジスタ及び第２トランジスタを有するプッシュプル回路と、
前記電源電位と前記第１トランジスタの間に電気的に接続され、前記第１トランジスタのソースドレイン間電流を検出し、相当する第１検出電流に変換する第１電流検出回路と、
前記第２トランジスタと前記基準電位の間に電気的に接続され、前記第２トランジスタのソースドレイン間電流を検出し、相当する第２検出電流に変換する第２電流検出回路と、
前記第２検出電流を複製し、前記第１検出電流から前記第２検出電流を差し引く第１電流複製回路と、
前記第１検出電流から前記第２検出電流が差し引かれた電流が導通する第１抵抗と、
前記第１検出電流を複製し、前記第２検出電流から前記第１検出電流を差し引く第２電流複製回路と、
前記第２検出電流から前記第１検出電流が差し引かれた電流が導通する第２抵抗と、
を有する増幅回路。
前記第１電流複製回路はカレントミラー回路を用いて前記第２検出電流を複製し、
前記第２電流複製回路はカレントミラー回路を用いて前記第１検出電流を複製する、
請求項５記載の増幅回路。
前記第１抵抗は前記第１検出電流から前記第２検出電流を差し引いた電流を第１検出電圧に変換し、
前記第２抵抗は前記第２検出電流から前記第１検出電流を差し引いた電流を第２検出電圧に変換する、
請求項５または請求項６に記載の増幅回路。