JP7187904B2

JP7187904B2 - 増幅器

Info

Publication number: JP7187904B2
Application number: JP2018166828A
Authority: JP
Inventors: 順一吉田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-09-06
Filing date: 2018-09-06
Publication date: 2022-12-13
Anticipated expiration: 2038-09-06
Also published as: JP2020043385A

Description

本発明は、Rail to Rail入力の構成の増幅器に関する。

従来、Ｐチャネル型ＭＯＳＦＥＴから構成された差動入力段と、Ｎチャネル型ＭＯＳＦＥＴから構成された差動入力段と、を備えたデュアル入力構成の増幅器が知られている。このような増幅器は、Rail to Rail入力の構成であり、グランドから電源電圧までの全範囲を入力電圧範囲とすることができる。特許文献１には、このような構成の増幅器が開示されている。

特許第４３９５０６７号公報

増幅器におけるオフセット補正のための構成としては、差動入力段に微小な補正電流を足し引きすることにより実現される構成が一般的である。Rail to Rail入力の構成の増幅器に対し、このような一般的なオフセット補正の構成を適用する場合、次のような問題が生じる。すなわち、Rail to Rail入力構成の増幅器は、入力電圧が所定の下側閾値以下である低い電圧範囲ではＰチャネル側の差動入力段だけが動作する動作状態となり、入力電圧が所定の上側閾値以上である高い電圧範囲ではＮチャネル側の差動入力段だけが動作する動作状態となる。

また、上記増幅器は、入力電圧が下側閾値より高く且つ上側閾値未満である中間の電圧範囲では２つの差動入力段の双方が動作する動作状態となる。しかし、オフセット補正が可能となるのは、それら３つの動作状態のうちいずれか１つとなるため、残りの動作状態では、補正電流が出力段に影響を及ぼすことによりオフセットが発生してしまう。つまり、このような構成では、入力電圧が低い範囲から高い範囲まで精度良くオフセットを補正することができない。

本発明は上記事情に鑑みてなされたものであり、その目的は、入力電圧が低い範囲から高い範囲までオフセットを精度良く補正することができる増幅器を提供することにある。

請求項１に記載の増幅器は、Ｐチャネル型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）を有する第１差動入力段（２）と、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ３、Ｑ４）を有する第２差動入力段（３）と、を備えたRail to Rail入力の構成となっており、第１差動入力段および第２差動入力段のそれぞれに与えられる差動の入力電圧に応じた出力電圧を出力する。このような構成の増幅器は、第１差動入力段で発生するオフセットを補正するための補正電流を第１差動入力段の出力ノードに流し込む第１補正回路（１１）と、第２差動入力段で発生するオフセットを補正するための補正電流を第２差動入力段の出力ノードから引き抜く第２補正回路（１２）と、切替回路（１３、３２、４２、５２、７２）と、を備える。切替回路は、入力電圧に応じて第１補正回路および第２補正回路を動作状態または非動作状態のいずれかに切り替える。

前述した通り、Rail to Rail入力構成の増幅器は、入力電圧に依存して、３つの動作状態のうちいずれかとなる。上記構成では、切替回路が入力電圧に応じて第１補正回路および第２補正回路の動作の状態を切り替えることにより、これら３つの動作状態のそれぞれにおいてオフセット補正を行うことができる。したがって、上記構成によれば、入力電圧が低い範囲から高い範囲までオフセットを精度良く補正することができるという優れた効果が得られる。

請求項１に記載の増幅器において、切替回路は、入力電圧が所定の下側閾値以下である場合、つまり入力電圧が低い範囲である場合には、第１補正回路を動作状態にするとともに第２補正回路を非動作状態とする。これにより、第１差動入力段だけが動作する動作状態となる入力電圧が低い範囲である場合、第１補正回路の動作によりオフセット補正が行われる。また、切替回路は、入力電圧が所定の上側閾値以上である場合、つまり入力電圧が高い範囲である場合には、第１補正回路を非動作状態にするとともに第２補正回路を動作状態とする。これにより、第２差動入力段だけが動作する動作状態となる入力電圧が高い範囲である場合、第２補正回路の動作によりオフセット補正が行われる。

さらに、切替回路は、入力電圧が下側閾値より高く且つ上側閾値未満である場合、つまり入力電圧が中間の範囲である場合には、第１補正回路および第２補正回路の双方を動作状態とする。これにより、第１差動入力段および第２差動入力段の双方が動作する動作状態となる入力電圧が中間の範囲である場合、第１補正回路および第２補正回路の動作によりオフセット補正が行われる。このように、上記構成によれば、入力電圧の全範囲にわたるオフセットの補正を確実に実行することができる。

第１実施形態に係る増幅器の構成を模式的に示す図比較例に係る増幅器の構成を模式的に示す図比較例に係る低電圧側補正が行われる際の増幅器の入力電圧および出力オフセットの関係を示す図比較例に係る高電圧側補正が行われる際の増幅器の入力電圧および出力オフセットの関係を示す図比較例に係る中間電圧側補正が行われる際の増幅器の入力電圧および出力オフセットの関係を示す図第１実施形態に係る増幅器の入力電圧および出力オフセットの関係を示す図第１変形例に係る増幅器の構成を模式的に示す図第２変形例に係る増幅器の構成を模式的に示す図第２実施形態に係る増幅器の構成を模式的に示す図第３実施形態に係る増幅器の構成を模式的に示す図

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図６を参照して説明する。

図１に示す増幅器１は、例えばＡＳＩＣ（Application Specific Integrated Circuit）などの半導体集積回路に適用される。増幅器１は、第１差動入力段２および第２差動入力段３を備えたデュアル入力構成の増幅器であり、端子Ｐ１、Ｐ２を介して電源電圧ＶＤＤの供給を受けて動作する。増幅器１は、Rail to Rail入力の構成となっており、回路の基準電位となるグランド（例えば０Ｖ）から電源電圧ＶＤＤまでの全範囲を入力電圧範囲とすることができる。なお、以下の説明および図１などでは、グランドのことをＧＮＤとも称する。

第１差動入力段２は、Ｐチャネル型ＭＯＳＦＥＴであるトランジスタＱ１、Ｑ２を有する。トランジスタＱ１、Ｑ２は、第１差動入力段２における差動対を構成している。トランジスタＱ１のゲートは、増幅器１の反転入力端子となる端子Ｐ３に接続されている。トランジスタＱ２のゲートは、増幅器１の非反転入力端子となる端子Ｐ４に接続されている。なお、以下の説明および図１などでは、端子Ｐ３の電圧を入力電圧ＶＩＮＭと称するとともに、端子Ｐ４の電圧を入力電圧ＶＩＮＰと称する。

トランジスタＱ１、Ｑ２の各ソースは、共通接続されるとともに、電流源４を介して端子Ｐ１に接続される電源線Ｌｄに接続されている。電流源４は、第１差動入力段２のソース共通電流、つまりテール電流を決定するものである。トランジスタＱ１、Ｑ２の各ドレインは、第１差動入力段２の出力ノードに相当するものであり、増幅器１の出力段５に接続されている。

第２差動入力段３は、Ｎチャネル型ＭＯＳＦＥＴであるトランジスタＱ３、Ｑ４を有する。トランジスタＱ３、Ｑ４は、第２差動入力段３における差動対を構成している。トランジスタＱ３のゲートは、端子Ｐ３に接続されている。トランジスタＱ４のゲートは、端子Ｐ４に接続されている。トランジスタＱ３、Ｑ４の各ソースは、共通接続されるとともに、電流源６を介して端子Ｐ２に接続されるグランド線Ｌｇに接続されている。電流源６は、第２差動入力段３のテール電流を決定するものである。

トランジスタＱ３、Ｑ４の各ドレインは、第２差動入力段３の出力ノードに相当するものであり、出力段５に接続されている。出力段５は、第１差動入力段２の出力と第２差動入力段３の出力とを入力し、それらを合成して出力する構成となっている。このような出力段５の具体的な構成としては、Rail to Rail入力構成の増幅器において用いられる一般的な各種の構成を採用することができる。

増幅器１は、上記した各構成、つまり一般的なRail to Rail入力構成の増幅器が備える構成に加え、電流源７～１０およびトランジスタＱ５～Ｑ８を備えている。電流源７、８は、第１差動入力段２に対する補正電流を流す第１補正回路１１を構成している。この場合、第１補正回路１１は、第１差動入力段２の出力ノードに補正電流を流し込む構成となっている。電流源７、８は、例えば増幅器１の製造段階において補正電流が所望する値となるように調整を行うため、その電流値が可変となっているが、増幅器１の動作中には調整により決定された固定の電流を流すようになっている。トランジスタＱ５、Ｑ６は、いずれも、例えばＰチャネル型ＭＯＳＦＥＴであり、第１補正回路１１による補正電流が流れる経路を開閉する第１スイッチに相当する。

トランジスタＱ５のソースは電流源７を介して電源線Ｌｄに接続され、そのドレインはトランジスタＱ１のドレインに接続されている。トランジスタＱ６のソースは電流源８を介して電源線Ｌｄに接続され、そのドレインはトランジスタＱ２のドレインに接続されている。トランジスタＱ５、Ｑ６の各ゲートは、共通接続されるとともに、端子Ｐ４に接続されている。つまり、トランジスタＱ５、Ｑ６の各ゲートには、入力電圧ＶＩＮＰが与えられている。

電流源９、１０は、第２差動入力段３に対する補正電流を流す第２補正回路１２を構成している。この場合、第２補正回路１２は、第２差動入力段３の出力ノードから補正電流を引き抜く構成となっている。電流源９、１０は、電流源７、８と同様、その電流値が可変となっているが、増幅器１の動作中には調整により決定された固定の電流を流すようになっている。トランジスタＱ７、Ｑ８は、いずれも、例えばＮチャネル型ＭＯＳＦＥＴであり、第２補正回路１２による補正電流が流れる経路を開閉する第２スイッチに相当する。

トランジスタＱ７のソースは電流源９を介してグランド線Ｌｇに接続され、そのドレインはトランジスタＱ３のドレインに接続されている。トランジスタＱ８のソースは電流源１０を介してグランド線Ｌｇに接続され、そのドレインはトランジスタＱ４のドレインに接続されている。トランジスタＱ７、Ｑ８の各ゲートは、共通接続されるとともに、端子Ｐ４に接続されている。つまり、トランジスタＱ７、Ｑ８の各ゲートには、入力電圧ＶＩＮＰが与えられている。

上記構成では、トランジスタＱ５～Ｑ８により、第１差動入力段２および第２差動入力段３に与えられる入力電圧ＶＩＮＰに応じて第１補正回路１１および第２補正回路１２を動作状態または非動作状態のいずれか切り替える切替回路１３が構成されている。切替回路１３は、トランジスタＱ５、Ｑ６をオンすることにより、電流源７、８の電流が流れる経路を形成する。これにより、電流源７、８の電流、つまり第１補正回路１１の補正電流が第１差動入力段２の出力ノードに流し込まれる。すなわち、切替回路１３は、トランジスタＱ５、Ｑ６をオンすることにより、第１補正回路１１を動作状態に切り替える。

切替回路１３は、トランジスタＱ５、Ｑ６をオフすることにより、電流源７、８の電流が流れる経路を遮断する。これにより、第１補正回路１１による補正電流が流れなくなる。すなわち、切替回路１３は、トランジスタＱ５、Ｑ６をオフすることにより、第１補正回路１１を動作状態に切り替える。

切替回路１３は、トランジスタＱ７、Ｑ８をオンすることにより、電流源９、１０の電流が流れる経路を形成する。これにより、電流源９、１０の電流、つまり第２補正回路１２の補正電流が第２差動入力段３の出力ノードから引き抜かれる。すなわち、切替回路１３は、トランジスタＱ７、Ｑ８をオンすることにより、第２補正回路１２を動作状態に切り替える。

切替回路１３は、トランジスタＱ７、Ｑ８をオフすることにより、電流源９、１０の電流が流れる経路を遮断する。これにより、第２補正回路１２による補正電流が流れなくなる。すなわち、切替回路１３は、トランジスタＱ７、Ｑ８をオフすることにより、第２補正回路１２を非動作状態に切り替える。

切替回路１３は、入力電圧ＶＩＮＰに応じて、上記した各切り替えを実行するような構成となっている。具体的には、切替回路１３は、入力電圧ＶＩＮＰが所定の下側閾値未満である場合には、第１補正回路１１を動作状態にするとともに、第２補正回路１２を非動作状態とする。なお、本実施形態では、トランジスタＱ３、Ｑ４、Ｑ７およびＱ８としては、ゲート閾値電圧が同じものが用いられている。そして、下側閾値は、上記ゲート閾値電圧の電圧値に設定されている。

切替回路１３は、入力電圧ＶＩＮＰが所定の上側閾値より高い場合には、第１補正回路１１を非動作状態にするとともに、第２補正回路１２を動作状態とする。なお、本実施形態では、トランジスタＱ１、Ｑ２、Ｑ５およびＱ６は、ゲート閾値電圧が同じものが用いられている。そして、上側閾値は、電源電圧ＶＤＤより上記ゲート閾値電圧だけ低い電圧値に設定されている。切替回路１３は、入力電圧ＶＩＮＰが下側閾値以上であり且つ上側閾値以下である場合には、第１補正回路１１および第２補正回路１２の双方を動作状態とする。

次に、上記構成の作用について説明する。
［１］入力電圧ＶＩＮＰが下側閾値未満である期間
入力電圧ＶＩＮＰが下側閾値未満である期間（以下、低電圧期間と称す）、トランジスタＱ３、Ｑ４がオフとなることから第２差動入力段３は動作しない。つまり、低電圧期間、第１差動入力段２だけが動作する動作状態となる。また、低電圧期間では、トランジスタＱ５、Ｑ６がオンされていることから、第１補正回路１１が動作状態になる。

これにより、低電圧期間、動作状態の第１差動入力段２の出力ノードに対し、第１補正回路１１による補正電流が流し込まれ、第１差動入力段２で発生するオフセットが補正される。また、このとき、トランジスタＱ７、Ｑ８がオフされていることから、第２補正回路１２が非動作状態になる。そのため、低電圧期間、非動作状態の第２差動入力段３の出力ノードから、第２補正回路１２による補正電流が引き抜かれることはない。

［２］入力電圧ＶＩＮＰが上側閾値より高い期間
入力電圧ＶＩＮＰが上側閾値より高い期間（以下、高電圧期間と称す）、トランジスタＱ１、Ｑ２がオフとなることから第１差動入力段２は動作しない。つまり、高電圧期間、第２差動入力段３だけが動作する動作状態となる。また、高電圧期間では、トランジスタＱ７、Ｑ８がオンされていることから、第２補正回路１２が動作状態になる。

これにより、高電圧期間、動作状態の第２差動入力段３の出力ノードから、第２補正回路１２による補正電流が引き抜かれ、第２差動入力段３で発生するオフセットが補正される。また、このとき、トランジスタＱ５、Ｑ６がオフされていることから、第１補正回路１１が非動作状態になる。そのため、高電圧期間、非動作状態の第１差動入力段２の出力ノードに対し、第１補正回路１１による補正電流が流し込まれることはない。

［３］入力電圧ＶＩＮＰが下側閾値以上であり且つ上側閾値以下である期間
入力電圧ＶＩＮＰが下側閾値以上であり且つ上側閾値以下である期間（以下、中間電圧期間と称す）、トランジスタＱ１～Ｑ４が全てオンすることから、第１差動入力段２および第２差動入力段３の双方が動作する動作状態となる。また、中間電圧期間では、トランジスタＱ５～Ｑ８が全てオンされていることから、第１補正回路１１および第２補正回路１２の双方が動作状態になる。

これにより、中間電圧期間、動作状態の第１差動入力段２の出力ノードに対し、第１補正回路１１による補正電流が流し込まれ、第１差動入力段２で発生するオフセットが補正される。また、中間電圧期間、動作状態の第２差動入力段３の出力ノードから、第２補正回路１２による補正電流が引き抜かれ、第２差動入力段３で発生するオフセットが補正される。

以上説明したように、本実施形態の増幅器１は、第１差動入力段２および第２差動入力段３を備えたRail to Rail入力の構成であり、第１差動入力段２に対する補正電流を流す第１補正回路１１と、第２差動入力段３に対する補正電流を流す第２補正回路１２と、切替回路１３と、を備える。切替回路１３は、第１差動入力段２および第２差動入力段３に与えられる入力電圧に応じて第１補正回路１１および第２補正回路１２を動作状態または非動作状態のいずれかに切り替える。

Rail to Rail入力構成の増幅器１は、入力電圧に依存して、３つの動作状態のうちいずれかとなる。上記構成では、切替回路１３が入力電圧ＶＩＮＰに応じて第１補正回路１１および第２補正回路１２の動作の状態を切り替えることにより、これら３つの動作状態のそれぞれにおいてオフセット補正を行うことができる。したがって、本実施形態によれば、入力電圧が低い範囲から高い範囲までオフセットを精度良く補正することができるという優れた効果が得られる。

この場合、切替回路１３は、入力電圧ＶＩＮＰが下側閾値未満である場合、つまり入力電圧が低い範囲である場合には、第１補正回路１１を動作状態にするとともに第２補正回路１２を非動作状態とする。これにより、第１差動入力段２だけが動作する動作状態となる入力電圧が低い範囲である場合、第１補正回路１１の動作によりオフセット補正が行われる。また、切替回路１３は、入力電圧ＶＩＮＰが上側閾値より高い場合、つまり入力電圧が高い範囲である場合には、第１補正回路１１を非動作状態にするとともに第２補正回路１２を動作状態とする。これにより、第２差動入力段３だけが動作する動作状態となる入力電圧が高い範囲である場合、第２補正回路１２の動作によりオフセット補正が行われる。

さらに、切替回路１３は、入力電圧ＶＩＮＰが下側閾値以上であり且つ上側閾値以下である場合、つまり入力電圧が中間の範囲である場合には、第１補正回路１１および第２補正回路１２の双方を動作状態とする。これにより、第１差動入力段２および第２差動入力段３の双方が動作する動作状態となる入力電圧が中間の範囲である場合、第１補正回路１１および第２補正回路１２の動作によりオフセット補正が行われる。このような構成によれば、入力電圧の全範囲にわたるオフセットの補正を確実に実行することができる。

このような本実施形態により得られる効果について、図２に示す従来技術に相当する比較例と対比して、より詳細に説明する。なお、以下の説明で参照する図３～図６は、増幅器の入力電圧と出力オフセットとの関係を示している。すなわち、図３～図６において、縦軸はオフセット、具体的には増幅器の出力電圧のオフセットを示し、横軸は増幅器の入力電圧を示している。

図２に示すように、比較例の増幅器２１は、本実施形態の増幅器１に対し、切替回路１３が省かれている点などが異なる。この場合、電流源７、８は、電源線ＬｄとトランジスタＱ１、Ｑ２の各ドレインとの間にそれぞれ接続されている。また、この場合、電流源９、１０は、トランジスタＱ３、Ｑ４の各ドレインとグランド線Ｌｇとの間にそれぞれ接続されている。

比較例の増幅器２１では、低電圧期間、高電圧期間および中間電圧期間のうちいずれかに重点を置いたオフセット補正を行うことが可能となる。以下では、低電圧期間に重点を置いたオフセット補正を行うことを低電圧側補正と称し、高電圧期間に重点を置いたオフセット補正を行うことを高電圧補正と称し、中間電圧期間に重点を置いたオフセット補正を行うことを中間電圧補正と称する。

比較例の増幅器２１では、低電圧側補正を行う場合、低電圧期間において最適となるように補正電流が決定されることから、第１差動入力段２側の補正電流が第２差動入力段３側の補正電流に比べて大きい値となる。この場合、図３に示すように、入力電圧が低い範囲ではオフセットが抑えられるものの、入力電圧が中間の範囲では比較的小さいオフセットが生じ、入力電圧が高い範囲では比較的大きいオフセットが生じる。このようにオフセットが生じる理由は、次の通りである。

すなわち、入力電圧が低い範囲では、第１差動入力段２だけが動作するが、このとき、第１差動入力段２におけるオフセットは、第１差動入力段２の出力ノードに対して比較的大きい補正電流が加えられることにより低減される。また、このとき、動作していない第２差動入力段３の出力ノードから比較的小さい補正電流だけが引き抜かれるため、出力段５から出力される信号におけるオフセットが低減される。

一方、入力電圧が高い範囲では、第２差動入力段３だけが動作するが、このとき、第２差動入力段３におけるオフセットは、第２差動入力段３の出力ノードから比較的小さい補正電流だけが引き抜かれるため、十分に低減されない。また、このとき、動作していない第１差動入力段２の出力ノードに対して比較的大きい補正電流が加えられ、その補正電流が出力段５へと与えられてしまう。その結果、出力段５から出力される信号には、動作している第２差動入力段３で十分に低減されなかったオフセットと、動作していない第１差動入力段２の出力ノードに余分な補正電流が加えられたことで生じたオフセットとを合わせた比較的大きなオフセットが生じることとなる。

また、比較例の増幅器２１では、高電圧側補正を行う場合、高電圧期間において最適となるように補正電流が決定されることから、第２差動入力段３側の補正電流が第１差動入力段２側の補正電流に比べて大きい値となる。この場合、図４に示すように、入力電圧が高い範囲ではオフセットが抑えられるものの、入力電圧が中間の範囲では比較的小さいオフセットが生じ、入力電圧が低い範囲では比較的大きいオフセットが生じる。このようにオフセットが生じる理由は、入力電圧が低い範囲で最適となるように補正電流が決定された場合と同様である。

さらに、比較例の増幅器２１では、中間電圧補正を行う場合、中間電圧期間において最適となるように補正電流が決定されることから、第１差動入力段２側の補正電流および第２差動入力段３側の補正電流が同程度の値となる。この場合、図５に示すように、入力電圧が中間の範囲ではオフセットが抑えられるものの、入力電圧が低い範囲および入力電圧が高い範囲では、比較的大きいオフセットが生じる。このようにオフセットが生じる理由は、入力電圧が低い範囲で最適となるように補正電流が決定された場合と同様である。

これに対し、本実施形態の増幅器１では、前述したように入力電圧に応じて第１補正回路１１および第２補正回路１２の動作の状態が切り替えられるため、図６に示すように、入力電圧が低い範囲、入力電圧が中間の範囲および入力電圧が高い範囲の全電圧範囲において、オフセットが抑えられる。

さらに、本実施形態の構成では、入力電圧ＶＩＮＰが上側閾値に達すると、第１差動入力段２のトランジスタＱ１、Ｑ２がオフとなり第１差動入力段２が非動作状態へと切り替わるが、このとき、切替回路１３のトランジスタＱ５、Ｑ６がトランジスタＱ１、Ｑ２と同じタイミングでオフされ、第１補正回路１１が非動作状態へと切り替われる。また、本実施形態の構成では、入力電圧ＶＩＮＰが下側閾値に達すると、第２差動入力段３のトランジスタＱ３、Ｑ４がオフとなり第２差動入力段３が非動作状態へと切り替わるが、このとき、切替回路１３のトランジスタＱ７、Ｑ８がトランジスタＱ３、Ｑ４と同じタイミングでオフされ、第２補正回路１２が非動作状態へと切り替わる。

このように、本実施形態では、第１差動入力段２および第２差動入力段３の動作状態の切り替わりのタイミングと、第１補正回路１１および第２補正回路１２の動作状態の切り替わりのタイミングと、が同期する構成となっている。したがって、本実施形態では、第１補正回路１１および第２補正回路１２の動作状態が切り替えられるタイミングにおいて、オフセットが補正できない期間が生じるといった問題が生じることはない。

本実施形態の増幅器１は、ボルテージフォロア、反転増幅器、非反転増幅器、差動増幅器、加算器、積分器、微分器などのアンプ制御の用途に適用することができる。また、本実施形態の増幅器１は、コンパレータ制御の用途に適用することもできる。ただし、増幅器１をコンパレータ制御に適用する場合、比較の基準とする基準電圧を端子Ｐ３に入力するとともに、比較対象とする入力電圧を端子Ｐ４に入力する必要がある。

＜切替回路の変形例＞
なお、第１実施形態では、切替回路１３を構成するトランジスタＱ５～Ｑ８のゲートに入力電圧ＶＩＮＰを入力することにより入力電圧ＶＩＮＰに応じて第１補正回路１１および第２補正回路１２の動作を切り替える構成であった。ただし、増幅器をアンプ制御の用途に適用する場合、このような構成に代えて、図７または図８に示すような構成を採用することができる。

図７に示す第１変形例の増幅器３１は、増幅器１に対し、切替回路１３に代えて切替回路３２を備えている点が異なる。切替回路３２は、切替回路１３と同様のトランジスタＱ５～Ｑ８を備えているが、トランジスタＱ５、Ｑ６のゲートに与えられる入力電圧が切替回路１３とは異なる。この場合、トランジスタＱ５、Ｑ６の各ゲートは、共通接続されるとともに、端子Ｐ３に接続されている。つまり、第１変形例の切替回路３２において、トランジスタＱ５、Ｑ６の各ゲートには、入力電圧ＶＩＮＭが与えられ、トランジスタＱ７、Ｑ８のゲートには入力電圧ＶＩＮＰが与えられている。

図８に示す第２変形例の増幅器４１は、増幅器１に対し、切替回路１３に代えて切替回路４２を備えている点が異なる。切替回路４２は、切替回路１３と同様のトランジスタＱ５～Ｑ８を備えているが、トランジスタＱ７、Ｑ８のゲートに与えられる入力電圧が切替回路１３とは異なる。この場合、トランジスタＱ７、Ｑ８の各ゲートは、共通接続されるとともに、端子Ｐ３に接続されている。つまり、第２変形例の切替回路４２において、トランジスタＱ５、Ｑ６の各ゲートには入力電圧ＶＩＮＰが与えられ、トランジスタＱ７、Ｑ８の各ゲートには入力電圧ＶＩＮＭが与えられている。

増幅器３１、４１がアンプ制御の用途に適用される場合、端子Ｐ３、Ｐ４は同電位となる。そのため、切替回路３２、４２は、同様に変化する入力電圧ＶＩＮＰまたはＶＩＮＭに応じて第１補正回路１１および第２補正回路１２の動作を切り替えることになる。したがって、第１変形例および第２変形例のいずれの構成でも、上記実施形態の構成と同様に第１補正回路１１および第２補正回路１２の動作を切り替えることができ、上記実施形態と同様の作用および効果が得られる。

（第２実施形態）
以下、第３実施形態について図９を参照して説明する。
図９に示すように、本実施形態の増幅器５１は、第１実施形態の増幅器１に対し、切替回路１３に代えて切替回路５２を備える点などが異なる。切替回路５２は、スイッチ５３～５６、コンパレータ５７、５８および電圧源５９、６０を備えている。スイッチ５３は、電流源７とトランジスタＱ１のドレインとの間を開閉可能に設けられている。スイッチ５４は、電流源８とトランジスタＱ２のドレインとの間を開閉可能に設けられている。つまり、スイッチ５３、５４は、第１補正回路１１による補正電流が流れる経路を開閉する第１スイッチに相当する。

スイッチ５５は、トランジスタＱ３のドレインと電流源９との間を開閉可能に設けられている。スイッチ５６は、トランジスタＱ４のドレインと電流源１０との間を開閉可能に設けられている。つまり、スイッチ５５、５６は、第２補正回路１２による補正電流が流れる経路を開閉する第２スイッチに相当する。これらスイッチ５３～５６は、例えばＭＯＳＦＥＴなどの半導体スイッチング素子により構成することができる。

コンパレータ５７は、入力電圧ＶＩＮＭと上側閾値に対応する上側閾値電圧Ｖａとを比較するもので、第１比較器に相当する。上側閾値電圧Ｖａは、電圧源５９によりＧＮＤを基準とした電圧として生成される。コンパレータ５８は、入力電圧ＶＩＮＭと下側閾値に対応する下側閾値電圧Ｖｂとを比較するもので、第２比較器に相当する。下側閾値電圧Ｖｂは、電圧源６０によりＧＮＤを基準とした電圧として生成される。

コンパレータ５７は、入力電圧ＶＩＮＭが上側閾値電圧Ｖａより高くなるとロウレベルに転じる信号を出力する。コンパレータ５７の出力信号は、スイッチ５３、５４に与えられている。スイッチ５３、５４は、コンパレータ５７の出力信号がロウレベルである期間にオフされるとともに、コンパレータ５７の出力信号がハイレベルである期間にオンされる構成となっている。

コンパレータ５８は、入力電圧ＶＩＮＭが下側閾値電圧Ｖｂ未満になるとロウレベルに転じる信号を出力する。コンパレータ５８の出力信号は、スイッチ５５、５６に与えられている。スイッチ５５、５６は、コンパレータ５８の出力信号がロウレベルである期間にオフされるとともに、コンパレータ５８の出力信号がハイレベルである期間にオンされる構成となっている。

上記構成の切替回路５２によれば、コンパレータ５７の出力信号に基づいてスイッチ５３、５４のオンオフが切り替えられることにより、第１補正回路１１が動作状態および非動作状態のいずれかに切り替えられる。また、上記構成の切替回路５２によれば、コンパレータ５８の出力信号に基づいてスイッチ５５、５６のオンオフが切り替えられることにより、第２補正回路１２が動作状態および非動作状態のいずれかに切り替えられる。

具体的には、切替回路５２は、入力電圧ＶＩＮＭが下側閾値未満である場合には第１補正回路１１を動作状態にするとともに、第２補正回路１２を非動作状態にする。また、切替回路５２は、入力電圧ＶＩＮＭが上側閾値より高い場合には第１補正回路１１を非動作状態にするとともに第２補正回路１２を動作状態にする。

さらに、切替回路５２は、入力電圧ＶＩＮＭが下側閾値以上であり且つ上側閾値以下である場合には第１補正回路１１および第２補正回路１２の双方を動作状態にする。すなわち、本実施形態の切替回路５２は、第１実施形態の切替回路１３と同様に第１補正回路１１および第２補正回路１２の動作を切り替えることができる。したがって、本実施形態によっても、第１実施形態と同様の作用および効果が得られる。

（第３実施形態）
以下、第３実施形態について図１０を参照して説明する。
図１０に示すように、本実施形態の増幅器７１は、第１実施形態の増幅器１に対し、切替回路１３に代えて切替回路７２を備える点などが異なる。切替回路７２は、スイッチ７３～７６、抵抗７７、７８およびコンパレータ７９、８０を備えている。スイッチ７３～７６は、第２実施形態の切替回路５２におけるスイッチ５３～５６のそれぞれと同じ構成である。したがって、スイッチ７３、７４は、第１補正回路１１による補正電流が流れる経路を開閉する第１スイッチに相当し、スイッチ７５、７６は、第２補正回路１２による補正電流が流れる経路を開閉する第２スイッチに相当する。

抵抗７７は、第１差動入力段２のテール電流が流れる経路に直列に介在するように設けられている。具体的には、抵抗７７の一方の端子は電源線Ｌｄに接続され、その他方の端子は電流源４に接続されている。コンパレータ７９は、電源電圧ＶＤＤと抵抗７７の他方の端子の電圧とを比較する。

コンパレータ７９は、抵抗７７の他方の端子の電圧が電源電圧ＶＤＤを下回ると、ハイレベルに転じる信号を出力する。コンパレータ７９の出力信号は、スイッチ７３、７４に与えられている。スイッチ７３、７４は、コンパレータ７９の出力信号がロウレベルである期間にオフされるとともに、コンパレータ７９の出力信号がハイレベルである期間にオンされる構成となっている。

つまり、上記構成によれば、スイッチ７３、７４は、第１差動入力段２のテール電流が流れている期間にオンされるとともに、第１差動入力段２のテール電流が流れていない期間にオフされる。したがって、本実施形態では、抵抗７７およびコンパレータ７９により、第１差動入力段２のテール電流が流れているか否かを検出する第１電流検出部８１が構成される。

抵抗７８は、第２差動入力段３のテール電流が流れる経路に直列に介在するように設けられている。具体的には、抵抗７８の一方の端子はグランド線Ｌｇに接続され、その他方の端子は電流源６に接続されている。コンパレータ８０は、ＧＮＤと抵抗７８の他方の端子の電圧とを比較する。

コンパレータ８０は、抵抗７８の他方の端子の電圧がＧＮＤを上回ると、ハイレベルに転じる信号を出力する。コンパレータ８０の出力信号は、スイッチ７５、７６に与えられている。スイッチ７５、７６は、コンパレータ８０の出力信号がロウレベルである期間にオフされるとともに、コンパレータ８０の出力信号がハイレベルである期間にオンされる構成となっている。

つまり、上記構成によれば、スイッチ７５、７６は、第２差動入力段３のテール電流が流れている期間にオンされるとともに、第２差動入力段３のテール電流が流れていない期間にオフされる。したがって、本実施形態では、抵抗７８およびコンパレータ８０により、第２差動入力段３のテール電流が流れているか否かを検出する第２電流検出部８２が構成される。

上記構成の切替回路７２によれば、コンパレータ８０の出力信号、つまり第１電流検出部８１による検出結果に応じて、スイッチ７３、７４のオンオフが切り替えられることにより、第１補正回路１１が動作状態および非動作状態のいずれかに切り替えられる。また、上記構成の切替回路７２によれば、コンパレータ８０の出力信号、つまり第２電流検出部８２による検出結果に応じて、スイッチ７５、７６のオンオフが切り替えられることにより、第２補正回路１２が動作状態および非動作状態のいずれかに切り替えられる。

上記構成では、入力電圧ＶＩＮＭが下側閾値未満である場合、トランジスタＱ１、Ｑ２がオンするとともにトランジスタＱ３、Ｑ４がオフするため、第１差動入力段２のテール電流は流れるものの、第２差動入力段３のテール電流は流れない。そのため、切替回路７２は、入力電圧ＶＩＮＭが下側閾値未満である場合には、第１補正回路１１を動作状態にするとともに、第２補正回路１２を非動作状態にする。

また、上記構成では、入力電圧ＶＩＮＭが上側閾値より高い場合、トランジスタＱ１、Ｑ２がオフするとともにトランジスタＱ３、Ｑ４がオンするため、第２差動入力段３のテール電流は流れるものの、第１差動入力段２のテール電流は流れない。そのため、切替回路７２は、入力電圧ＶＩＮＭが上側閾値より高い場合には、第１補正回路１１を非動作状態にするとともに第２補正回路１２を動作状態にする。

さらに、上記構成では、入力電圧ＶＩＮＭが下側閾値以上であり且つ上側閾値以下である場合、トランジスタＱ１～Ｑ４がいずれもオンするため、第１差動入力段２および第２差動入力段３のテール電流が流れる。そのため、切替回路７２は、入力電圧ＶＩＮＭが下側閾値以上であり且つ上側閾値以下である場合には、第１補正回路１１および第２補正回路１２の双方を動作状態にする。すなわち、本実施形態の切替回路７２は、第１実施形態の切替回路１３と同様に第１補正回路１１および第２補正回路１２の動作を切り替えることができる。したがって、本実施形態によっても、第１実施形態と同様の作用および効果が得られる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

１、３１、４１、５１、７１…増幅器、２…第１差動入力段、３…第２差動入力段、１１…第１補正回路、１２…第２補正回路、１３、３２、４２、５２、７２…切替回路、５３、５４…スイッチ、５５、５６…スイッチ、５７、５８…コンパレータ、７３、７４…スイッチ、７５、７６…スイッチ、８１…第１電流検出部、８２…第２電流検出部、Ｑ１～Ｑ４…トランジスタ、Ｑ５～Ｑ８…トランジスタ。

Claims

Ｐチャネル型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）を有する第１差動入力段（２）と、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ３、Ｑ４）を有する第２差動入力段（３）と、を備え、前記第１差動入力段および前記第２差動入力段のそれぞれに与えられる差動の入力電圧に応じた出力電圧を出力する増幅器であって、
前記第１差動入力段で発生するオフセットを補正するための補正電流を前記第１差動入力段の出力ノードに流し込む第１補正回路（１１）と、
前記第２差動入力段で発生するオフセットを補正するための補正電流を前記第２差動入力段の出力ノードから引き抜く第２補正回路（１２）と、
前記入力電圧に応じて前記第１補正回路および前記第２補正回路を動作状態または非動作状態のいずれかに切り替える切替回路（１３、３２、４２、７２）と、
を備え、
前記切替回路は、
前記入力電圧が所定の下側閾値未満である場合には前記第１補正回路を動作状態にするとともに前記第２補正回路を非動作状態とし、
前記入力電圧が所定の上側閾値より高い場合には前記第１補正回路を非動作状態にするとともに前記第２補正回路を動作状態とし、
前記入力電圧が前記下側閾値以上であり且つ前記上側閾値以下である場合には前記第１補正回路および前記第２補正回路の双方を動作状態とし、
前記切替回路は、
前記第１補正回路による前記補正電流が流れる経路を開閉する第１スイッチ（Ｑ５、Ｑ６、７３、７４）と、
前記第２補正回路による前記補正電流が流れる経路を開閉する第２スイッチ（Ｑ７、Ｑ８、７５、７６）と、
を備え、
前記入力電圧に応じて前記第１スイッチをオンまたはオフすることにより前記第１補正回路を動作状態または非動作状態のいずれかに切り替え、
前記入力電圧に応じて前記第２スイッチのオンまたはオフすることにより前記第２補正回路を動作状態または非動作状態のいずれかに切り替え、
前記第１スイッチは、Ｐチャネル型ＭＯＳＦＥＴ（Ｑ５、Ｑ６）であり、
前記第２スイッチは、Ｎチャネル型ＭＯＳＦＥＴ（Ｑ７、Ｑ８）であり、
前記第１スイッチおよび前記第２スイッチのゲートには、前記入力電圧が与えられている増幅器。