JPH08204468A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH08204468A JPH08204468A JP7007174A JP717495A JPH08204468A JP H08204468 A JPH08204468 A JP H08204468A JP 7007174 A JP7007174 A JP 7007174A JP 717495 A JP717495 A JP 717495A JP H08204468 A JPH08204468 A JP H08204468A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential amplifier
- amplifier circuit
- offset
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 Ｎチャネルトランジスタトップ型およびＰチ
ャネルトランジスタトップ型の差動増幅回路を有する演
算増幅器において、電源電圧の全範囲にわたってオフセ
ットのない動作を行うことが可能な演算増幅器を提供す
る。 【構成】 入力電圧が低電圧側の第１電源電圧から一定
電圧範囲内の第１電圧範囲よりも高い電圧範囲にあると
きに動作可能な第１差動増幅回路１０と、入力電圧が高
電圧側の第２電源電圧から一定電圧範囲内の第２電圧範
囲よりも低い電圧範囲にあるときに動作可能な第２差動
増幅回路２０とを有し、入力電圧が第２の電圧範囲にあ
るときに第１差動増幅回路１０のオフセットを調整する
第１オフセットトリマ回路１１、１２を第１差動増幅回
路１０に設け、入力電圧が第１の電圧範囲にあるときに
第２差動増幅回路２０のオフセットを調整する第２オフ
セットトリマ回路２１、２２を第２差動増幅回路２０に
設けた。
ャネルトランジスタトップ型の差動増幅回路を有する演
算増幅器において、電源電圧の全範囲にわたってオフセ
ットのない動作を行うことが可能な演算増幅器を提供す
る。 【構成】 入力電圧が低電圧側の第１電源電圧から一定
電圧範囲内の第１電圧範囲よりも高い電圧範囲にあると
きに動作可能な第１差動増幅回路１０と、入力電圧が高
電圧側の第２電源電圧から一定電圧範囲内の第２電圧範
囲よりも低い電圧範囲にあるときに動作可能な第２差動
増幅回路２０とを有し、入力電圧が第２の電圧範囲にあ
るときに第１差動増幅回路１０のオフセットを調整する
第１オフセットトリマ回路１１、１２を第１差動増幅回
路１０に設け、入力電圧が第１の電圧範囲にあるときに
第２差動増幅回路２０のオフセットを調整する第２オフ
セットトリマ回路２１、２２を第２差動増幅回路２０に
設けた。
Description
【０００１】
【産業上の利用分野】本願は演算増幅器に関する。
【０００２】
【従来の技術】従来、Ｎチャネルトランジスタトップ型
の差動増幅回路とＰチャネルトランジスタトップ型の差
動増幅回路とを有する演算増幅器においては、各入力オ
フセットをキャンセルするためのトリマ回路を有してい
なかった。
の差動増幅回路とＰチャネルトランジスタトップ型の差
動増幅回路とを有する演算増幅器においては、各入力オ
フセットをキャンセルするためのトリマ回路を有してい
なかった。
【０００３】
【発明が解決しようとする課題】したがって、入力オフ
セットを十分にキャンセルすることができず、電源電圧
の全範囲にわたってオフセットのない動作を行うことが
困難であった。
セットを十分にキャンセルすることができず、電源電圧
の全範囲にわたってオフセットのない動作を行うことが
困難であった。
【０００４】本願に係わる発明の目的は、Ｎチャネルト
ランジスタトップ型の差動増幅回路とＰチャネルトラン
ジスタトップ型の差動増幅回路とを有する演算増幅器に
おいて、電源電圧の全範囲にわたってオフセットのない
動作を行うことが可能な演算増幅器を提供することであ
る。
ランジスタトップ型の差動増幅回路とＰチャネルトラン
ジスタトップ型の差動増幅回路とを有する演算増幅器に
おいて、電源電圧の全範囲にわたってオフセットのない
動作を行うことが可能な演算増幅器を提供することであ
る。
【０００５】
【課題を解決するための手段】本願に係わる演算増幅器
は、入力電圧が低電圧側の第１電源電圧から一定電圧範
囲内の第１電圧範囲よりも高い電圧範囲にあるときに動
作可能なＮチャネルトランジスタトップ型の第１差動増
幅回路と、入力電圧が高電圧側の第２電源電圧から一定
電圧範囲内の第２電圧範囲よりも低い電圧範囲にあると
きに動作可能なＰチャネルトランジスタトップ型の第２
差動増幅回路とを有し、入力電圧が上記第２電圧範囲に
あるときに上記第１差動増幅回路のオフセットを調整す
る第１オフセットトリマ回路を上記第１差動増幅回路に
設け、入力電圧が上記第１電圧範囲にあるときに上記第
２差動増幅回路のオフセットを調整する第２オフセット
トリマ回路を上記第２差動増幅回路に設けたことを特徴
とする。
は、入力電圧が低電圧側の第１電源電圧から一定電圧範
囲内の第１電圧範囲よりも高い電圧範囲にあるときに動
作可能なＮチャネルトランジスタトップ型の第１差動増
幅回路と、入力電圧が高電圧側の第２電源電圧から一定
電圧範囲内の第２電圧範囲よりも低い電圧範囲にあると
きに動作可能なＰチャネルトランジスタトップ型の第２
差動増幅回路とを有し、入力電圧が上記第２電圧範囲に
あるときに上記第１差動増幅回路のオフセットを調整す
る第１オフセットトリマ回路を上記第１差動増幅回路に
設け、入力電圧が上記第１電圧範囲にあるときに上記第
２差動増幅回路のオフセットを調整する第２オフセット
トリマ回路を上記第２差動増幅回路に設けたことを特徴
とする。
【０００６】
【実施例】図１は、本願に係わる演算増幅器の実施例を
示した電気回路図である。
示した電気回路図である。
【０００７】演算増幅器は、Ｎチャネルトランジスタト
ップ型の差動増幅回路１０、Ｐチャネルトランジスタト
ップ型の差動増幅回路２０および出力回路３０によって
構成されており、これらは同一のＩＣ内に集積化されて
いる。この演算増幅器には、マイナス側電源３１から電
源電圧ＶSS（通常は接地電位）が、プラス側電源３２か
ら電源電圧ＶDDが、それぞれ供給されている。３３はマ
イナス入力端子、３４はプラス入力端子、３５は出力端
子である。
ップ型の差動増幅回路１０、Ｐチャネルトランジスタト
ップ型の差動増幅回路２０および出力回路３０によって
構成されており、これらは同一のＩＣ内に集積化されて
いる。この演算増幅器には、マイナス側電源３１から電
源電圧ＶSS（通常は接地電位）が、プラス側電源３２か
ら電源電圧ＶDDが、それぞれ供給されている。３３はマ
イナス入力端子、３４はプラス入力端子、３５は出力端
子である。
【０００８】Ｎチャネルトランジスタトップ型の差動増
幅回路１０は、入力オフセットを調整するためのオフセ
ットトリマ回路１１および１２、Ｐチャネルトランジス
タ１３および１４、Ｎチャネルトランジスタ１５および
１６並びに定電流源１７によって構成されている。オフ
セットトリマ回路１１は複数のＰチャネルトランジスタ
Ｔ１１〜Ｔ１１および複数のスイッチＳ１１〜Ｓ１１か
ら構成されており、オフセットトリマ回路１２は複数の
ＰチャネルトランジスタＴ１２〜Ｔ１２および複数のス
イッチＳ１２〜Ｓ１２から構成されている。スイッチＳ
１１およびＳ１２は、レ―ザトリミング用の金属配線を
用いて構成されており、トリミング前は金属配線により
導通状態となっており、所望の金属配線をレ―ザで切断
することにより開放状態となる。すなわち、スイッチＳ
１１〜Ｓ１１およびスイッチＳ１２〜Ｓ１２の開閉状態
の組み合せにより、入力オフセットが最小になるように
調整されるわけである。
幅回路１０は、入力オフセットを調整するためのオフセ
ットトリマ回路１１および１２、Ｐチャネルトランジス
タ１３および１４、Ｎチャネルトランジスタ１５および
１６並びに定電流源１７によって構成されている。オフ
セットトリマ回路１１は複数のＰチャネルトランジスタ
Ｔ１１〜Ｔ１１および複数のスイッチＳ１１〜Ｓ１１か
ら構成されており、オフセットトリマ回路１２は複数の
ＰチャネルトランジスタＴ１２〜Ｔ１２および複数のス
イッチＳ１２〜Ｓ１２から構成されている。スイッチＳ
１１およびＳ１２は、レ―ザトリミング用の金属配線を
用いて構成されており、トリミング前は金属配線により
導通状態となっており、所望の金属配線をレ―ザで切断
することにより開放状態となる。すなわち、スイッチＳ
１１〜Ｓ１１およびスイッチＳ１２〜Ｓ１２の開閉状態
の組み合せにより、入力オフセットが最小になるように
調整されるわけである。
【０００９】Ｐチャネルトランジスタトップ型の差動増
幅回路２０は、入力オフセットを調整するためのオフセ
ットトリマ回路２１および２２、Ｎチャネルトランジス
タ２３および２４、Ｐチャネルトランジスタ２５および
２６並びに定電流源２７によって構成されている。オフ
セットトリマ回路２１は複数のＮチャネルトランジスタ
Ｔ２１〜Ｔ２１および複数のスイッチＳ２１〜Ｓ２１か
ら構成されており、オフセットトリマ回路２２は複数の
ＮチャネルトランジスタＴ２２〜Ｔ２２および複数のス
イッチＳ２２〜Ｓ２２から構成されている。スイッチＳ
２１およびＳ２２の構成および機能等は、Ｎチャネルト
ランジスタトップ型の差動増幅回路１０におけるスイッ
チＳ１１およびＳ１２の構成および機能等と同様であ
る。
幅回路２０は、入力オフセットを調整するためのオフセ
ットトリマ回路２１および２２、Ｎチャネルトランジス
タ２３および２４、Ｐチャネルトランジスタ２５および
２６並びに定電流源２７によって構成されている。オフ
セットトリマ回路２１は複数のＮチャネルトランジスタ
Ｔ２１〜Ｔ２１および複数のスイッチＳ２１〜Ｓ２１か
ら構成されており、オフセットトリマ回路２２は複数の
ＮチャネルトランジスタＴ２２〜Ｔ２２および複数のス
イッチＳ２２〜Ｓ２２から構成されている。スイッチＳ
２１およびＳ２２の構成および機能等は、Ｎチャネルト
ランジスタトップ型の差動増幅回路１０におけるスイッ
チＳ１１およびＳ１２の構成および機能等と同様であ
る。
【００１０】つぎに、図１に示した演算増幅器における
入力オフセットの調整動作等について、図２に示した説
明図を参照して説明する。
入力オフセットの調整動作等について、図２に示した説
明図を参照して説明する。
【００１１】図２において、横軸は図１のプラス入力端
子３４に印加される入力電圧Ｖinを、縦軸は図１の出力
端子３５の出力電圧Ｖout を表している。ＶtnはＮチャ
ネルトランジスタトップ型の差動増幅回路１０のＮチャ
ネルトランジスタ１５および１６のスレッショルド電圧
に対応し、ＶtpはＰチャネルトランジスタトップ型の差
動増幅回路２０のＰチャネルトランジスタ２５および２
６のスレッショルド電圧に対応している。
子３４に印加される入力電圧Ｖinを、縦軸は図１の出力
端子３５の出力電圧Ｖout を表している。ＶtnはＮチャ
ネルトランジスタトップ型の差動増幅回路１０のＮチャ
ネルトランジスタ１５および１６のスレッショルド電圧
に対応し、ＶtpはＰチャネルトランジスタトップ型の差
動増幅回路２０のＰチャネルトランジスタ２５および２
６のスレッショルド電圧に対応している。
【００１２】図１のプラス入力端子３４に印加される入
力電圧Ｖinが図２の“ａ”の範囲にあるときは、Ｐチャ
ネルトランジスタトップ型の差動増幅回路２０のＰチャ
ネルトランジスタ２５および２６がオフ状態となるた
め、Ｎチャネルトランジスタトップ型の差動増幅回路１
０のみが動作状態となる。一方、入力電圧Ｖinが図２の
“ｂ”の範囲にあるときは、Ｎチャネルトランジスタト
ップ型の差動増幅回路１０のＮチャネルトランジスタ１
５および１６がオフ状態となるため、Ｐチャネルトラン
ジスタトップ型の差動増幅回路２０のみが動作状態とな
る。入力電圧Ｖinが図２の“ｃ”の範囲にあるときは、
Ｎチャネルトランジスタトップ型の差動増幅回路１０お
よびＰチャネルトランジスタトップ型の差動増幅回路２
０の両方が動作状態となる。
力電圧Ｖinが図２の“ａ”の範囲にあるときは、Ｐチャ
ネルトランジスタトップ型の差動増幅回路２０のＰチャ
ネルトランジスタ２５および２６がオフ状態となるた
め、Ｎチャネルトランジスタトップ型の差動増幅回路１
０のみが動作状態となる。一方、入力電圧Ｖinが図２の
“ｂ”の範囲にあるときは、Ｎチャネルトランジスタト
ップ型の差動増幅回路１０のＮチャネルトランジスタ１
５および１６がオフ状態となるため、Ｐチャネルトラン
ジスタトップ型の差動増幅回路２０のみが動作状態とな
る。入力電圧Ｖinが図２の“ｃ”の範囲にあるときは、
Ｎチャネルトランジスタトップ型の差動増幅回路１０お
よびＰチャネルトランジスタトップ型の差動増幅回路２
０の両方が動作状態となる。
【００１３】以上の説明を参照して、図１に示した演算
増幅器における入力オフセットの調整動作を説明する。
増幅器における入力オフセットの調整動作を説明する。
【００１４】まず、図１のプラス入力端子３４に印加さ
れる入力電圧Ｖinを図２の“ａ”の範囲にして、Ｎチャ
ネルトランジスタトップ型の差動増幅回路１０のオフセ
ットトリマ回路１１および１２を調整する。具体的に
は、まずスイッチＳ１１〜Ｓ１１およびＳ１２〜Ｓ１２
の金属配線をすべて導通状態とし、そのときにＮチャネ
ルトランジスタ１５に流れる電流Ｉ１１およびＮチャネ
ルトランジスタ１６に流れる電流Ｉ１２を測定する。そ
して、これらの電流Ｉ１１およびＩ１２の値に基き、ス
イッチＳ１１〜Ｓ１１およびＳ１２〜Ｓ１２のなかのど
のスイッチ（金属配線）を切断するか決定する。このよ
うにして決定された金属配線をレ―ザにより切断して、
Ｎチャネルトランジスタトップ型の差動増幅回路１０の
トリミング動作が終了する。すなわち、スイッチＳ１１
〜Ｓ１１およびＳ１２〜Ｓ１２の開閉状態により、Ｎチ
ャネルトランジスタトップ型の差動増幅回路１０の入力
オフセットが最小になるように調整されるわけである。
れる入力電圧Ｖinを図２の“ａ”の範囲にして、Ｎチャ
ネルトランジスタトップ型の差動増幅回路１０のオフセ
ットトリマ回路１１および１２を調整する。具体的に
は、まずスイッチＳ１１〜Ｓ１１およびＳ１２〜Ｓ１２
の金属配線をすべて導通状態とし、そのときにＮチャネ
ルトランジスタ１５に流れる電流Ｉ１１およびＮチャネ
ルトランジスタ１６に流れる電流Ｉ１２を測定する。そ
して、これらの電流Ｉ１１およびＩ１２の値に基き、ス
イッチＳ１１〜Ｓ１１およびＳ１２〜Ｓ１２のなかのど
のスイッチ（金属配線）を切断するか決定する。このよ
うにして決定された金属配線をレ―ザにより切断して、
Ｎチャネルトランジスタトップ型の差動増幅回路１０の
トリミング動作が終了する。すなわち、スイッチＳ１１
〜Ｓ１１およびＳ１２〜Ｓ１２の開閉状態により、Ｎチ
ャネルトランジスタトップ型の差動増幅回路１０の入力
オフセットが最小になるように調整されるわけである。
【００１５】つぎに、図１のプラス入力端子３４に印加
される入力電圧Ｖinを図２の“ｂ”の範囲にして、Ｐチ
ャネルトランジスタトップ型の差動増幅回路２０のオフ
セットトリマ回路２１および２２を調整する。具体的な
調整動作は上記のＮチャネルトランジスタトップ型の差
動増幅回路１０の場合と同様であり、容易に類推できる
ため説明は省略する。
される入力電圧Ｖinを図２の“ｂ”の範囲にして、Ｐチ
ャネルトランジスタトップ型の差動増幅回路２０のオフ
セットトリマ回路２１および２２を調整する。具体的な
調整動作は上記のＮチャネルトランジスタトップ型の差
動増幅回路１０の場合と同様であり、容易に類推できる
ため説明は省略する。
【００１６】以上のようにして、Ｎチャネルトランジス
タトップ型の差動増幅回路１０およびＰチャネルトラン
ジスタトップ型の差動増幅回路２０の入力オフセットの
トリミングがそれぞれ独立して行なわれる。したがっ
て、入力オフセットをそれぞれ別々にキャンセルするた
め、入力電圧によらない低オフセット特性の演算増幅器
を実現することができる。
タトップ型の差動増幅回路１０およびＰチャネルトラン
ジスタトップ型の差動増幅回路２０の入力オフセットの
トリミングがそれぞれ独立して行なわれる。したがっ
て、入力オフセットをそれぞれ別々にキャンセルするた
め、入力電圧によらない低オフセット特性の演算増幅器
を実現することができる。
【００１７】
【発明の効果】本願にかかわる発明では、Ｎチャネルト
ランジスタトップ型の差動増幅回路の入力オフセットの
調整およびＰチャネルトランジスタトップ型の差動増幅
回路の入力オフセットの調整をそれぞれ独立して行なう
ので、電源電圧の全範囲にわたってオフセットのない
（極めて少ない）動作を行うことが可能な演算増幅器を
得ることが可能となる。
ランジスタトップ型の差動増幅回路の入力オフセットの
調整およびＰチャネルトランジスタトップ型の差動増幅
回路の入力オフセットの調整をそれぞれ独立して行なう
ので、電源電圧の全範囲にわたってオフセットのない
（極めて少ない）動作を行うことが可能な演算増幅器を
得ることが可能となる。
【図１】本願に係わる発明の実施例を示した電気回路図
である。
である。
【図２】図１の動作を説明するための説明図である。
１０……第１差動増幅回路 ２０……第２差動増幅回路 １１、１２……第１オフセットトリマ回路 ２１、２２……第２オフセットトリマ回路 ＶSS……第１電源電圧 ＶDD……第２電源電圧 ａ……第２電圧範囲 ｂ……第１電圧範囲
Claims (1)
- 【請求項１】 入力電圧が低電圧側の第１電源電圧から
一定電圧範囲内の第１電圧範囲よりも高い電圧範囲にあ
るときに動作可能なＮチャネルトランジスタトップ型の
第１差動増幅回路と、 入力電圧が高電圧側の第２電源電圧から一定電圧範囲内
の第２電圧範囲よりも低い電圧範囲にあるときに動作可
能なＰチャネルトランジスタトップ型の第２差動増幅回
路とを有し、 入力電圧が上記第２電圧範囲にあるときに上記第１差動
増幅回路のオフセットを調整する第１オフセットトリマ
回路を上記第１差動増幅回路に設け、 入力電圧が上記第１電圧範囲にあるときに上記第２差動
増幅回路のオフセットを調整する第２オフセットトリマ
回路を上記第２差動増幅回路に設けたことを特徴とする
演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007174A JPH08204468A (ja) | 1995-01-20 | 1995-01-20 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7007174A JPH08204468A (ja) | 1995-01-20 | 1995-01-20 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08204468A true JPH08204468A (ja) | 1996-08-09 |
Family
ID=11658722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7007174A Pending JPH08204468A (ja) | 1995-01-20 | 1995-01-20 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08204468A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054876A (en) * | 1997-07-18 | 2000-04-25 | Denso Corporation | Buffer circuit |
| JP2006508561A (ja) * | 2002-06-12 | 2006-03-09 | アナログ デバイセス インコーポレーテッド | 高／低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 |
| US7667536B2 (en) | 2007-06-14 | 2010-02-23 | Panasonic Corporation | Offset fixing operational amplifier circuit |
| JP2010258949A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 増幅回路、集積回路装置及び電子機器 |
| JP2014204291A (ja) * | 2013-04-04 | 2014-10-27 | 富士電機株式会社 | 演算増幅回路 |
| WO2014203473A1 (ja) * | 2013-06-17 | 2014-12-24 | 株式会社デンソー | 差動増幅器 |
| JP2020043385A (ja) * | 2018-09-06 | 2020-03-19 | 株式会社デンソー | 増幅器 |
| JP2021033875A (ja) * | 2019-08-28 | 2021-03-01 | トレックス・セミコンダクター株式会社 | レギュレータ |
| JP2021132357A (ja) * | 2020-02-21 | 2021-09-09 | ローム株式会社 | 演算増幅器 |
-
1995
- 1995-01-20 JP JP7007174A patent/JPH08204468A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054876A (en) * | 1997-07-18 | 2000-04-25 | Denso Corporation | Buffer circuit |
| JP2006508561A (ja) * | 2002-06-12 | 2006-03-09 | アナログ デバイセス インコーポレーテッド | 高／低同相モード入力電圧のための独立入力オフセット補正機能付演算増幅器 |
| US7667536B2 (en) | 2007-06-14 | 2010-02-23 | Panasonic Corporation | Offset fixing operational amplifier circuit |
| JP2010258949A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 増幅回路、集積回路装置及び電子機器 |
| JP2014204291A (ja) * | 2013-04-04 | 2014-10-27 | 富士電機株式会社 | 演算増幅回路 |
| WO2014203473A1 (ja) * | 2013-06-17 | 2014-12-24 | 株式会社デンソー | 差動増幅器 |
| JP2015002457A (ja) * | 2013-06-17 | 2015-01-05 | 株式会社デンソー | 差動増幅器 |
| JP2020043385A (ja) * | 2018-09-06 | 2020-03-19 | 株式会社デンソー | 増幅器 |
| JP2021033875A (ja) * | 2019-08-28 | 2021-03-01 | トレックス・セミコンダクター株式会社 | レギュレータ |
| JP2021132357A (ja) * | 2020-02-21 | 2021-09-09 | ローム株式会社 | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088180B2 (en) | Programmable gain current amplifier | |
| US20070013438A1 (en) | Chopper-stabilized operational amplifier and method | |
| JP4188931B2 (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
| US5177450A (en) | Cmos power amplifier | |
| US6344769B1 (en) | Precision differential switched current source | |
| JPH08204468A (ja) | 演算増幅器 | |
| US6741130B2 (en) | High-speed output transconductance amplifier capable of operating at different voltage levels | |
| US4336503A (en) | Driver circuit having reduced cross-over distortion | |
| JPH04286408A (ja) | 増幅回路 | |
| US4961015A (en) | MOS current switching circuit | |
| EP0618674B1 (en) | Voltage-to-current conversion circuit | |
| JP4811157B2 (ja) | 増幅器 | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| JPH088708A (ja) | アナログスイッチ回路 | |
| JPH0969736A (ja) | 演算増幅器 | |
| US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
| US7012465B2 (en) | Low-voltage class-AB output stage amplifier | |
| JPH09219629A (ja) | 演算増幅器 | |
| JPH05199045A (ja) | 増幅回路 | |
| CN113381704B (zh) | 可编程增益放大器及可编程增益放大电路 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JP2008028446A (ja) | 高精度プルアップ／プルダウン回路 | |
| JP4147625B2 (ja) | ボリウム装置 | |
| US20090115521A1 (en) | High CMR amplifier topology | |
| JP2001118025A (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 |