JP4811157B2 - 増幅器 - Google Patents

Description

本発明は、オフセット電圧をキャンセルする機能を備えた増幅器に関する。

従来のオーディオシステムでは、電源起動時や遮断時、ミュート時やミュート解除時等において、スピーカからポップノイズが発生することが知られている。これはオーディオシステムを構成するアンプ内で発生するオフセット電圧に起因するものであり、このオフセット電圧はアンプ（増幅器）を構成するトランジスタの特性のばらつきにより発生する。

図７は上記オフセット電圧をキャンセルする機能を設けた従来のオーディオシステムの構成を示す構成図である。図７において、オーディオシステムはアンプ７とスピーカＳＰ２とから構成される。符号７１はアンプ７の入力段の回路であり、符号７２がＰＷＭ変調等の処理を行いスピーカＳＰ２に音声信号を出力する増幅部である。

電圧ＶｏｓはオペアンプＯＰ７１で発生するオフセット電圧を、−入力端子への入力電圧に換算して表したものである。図７に示した回路では、電流源Ｉ７１からの電流量を調整し、その電流が抵抗Ｒ７２を流れる時に発生する電圧降下が電圧Ｖｏｓを打ち消すようにすることでオフセット電圧のキャンセルを行う。

この他、デジタル信号によって利得が制御される電子ボリュームにおいてオフセット電圧をキャンセルする従来技術としては、例えば特許文献１が知られている。
特開２００５−３３５４１号公報

しかし、図７に示したオフセット電圧のキャンセル方法では、電流源Ｉ７１に必要とされる感度は抵抗Ｒ７２の抵抗値によって決定され、抵抗Ｒ７２の抵抗値は一般に大きな値であるため、電流調整の感度に要求される条件が厳しい。

具体的には、例えば増幅部７２が２０倍の増幅を行い、スピーカＳＰ２への入力電圧を２０ｍＶ単位で制御する場合、増幅部７２への入力電圧を１ｍＶ単位で制御する必要がある。抵抗Ｒ７２の抵抗値が１０ｋΩとすると、電流源Ｉ７１は０．１μＡ単位の制御を行わねばならない。

電流源Ｉ７１の調整条件を緩和するためには抵抗Ｒ７２の抵抗値を小さくする必要があるが、抵抗Ｒ７２の抵抗値はアンプ７の設計において決定されるものであり自由に変更することができない。

このように、電流付加によりオフセット電圧をキャンセルする方法では、電流調整の感度が要求されるためオフセット調整の精度を上げるのが困難であるという課題があった。
本発明は上記事情を考慮してなされたもので、その目的は、オフセット電圧を精度良くキャンセルすることが可能な増幅器を提供することにある。

本発明は上記の課題を解決するためになされたもので、本発明は、入力信号を増幅し出力する増幅器において、前記入力信号が通過する信号線上に設けられた抵抗（例えば、実施の形態における抵抗Ｒ５）と、前記抵抗の一端に接続された電流値可変の第一の電流源（例えば、実施の形態における電流源２１）と、前記抵抗の他端に接続された電流値可変の第二の電流源（例えば、実施の形態における電流源２２）と、前記第一の電流源から前記抵抗に流し込む電流と前記抵抗から前記第二の電流源へ流し出す電流とがともに所定の電流値に等しくなるよう制御する制御回路（例えば、実施の形態における論理回路１１）とを具備し、前記所定の電流値の電流が前記抵抗を流れる際に生じる電圧降下でもって前記信号線上のオフセット電圧をキャンセルすることを特徴とする。

また、本発明は、前記第一の電流源及び第二の電流源から前記抵抗に流す電流の方向を反転させる電流反転手段（例えば、実施の形態におけるスイッチＳＷ１〜ＳＷ４）をさらに具備することを特徴とする。

また、本発明は、前記第一の電流源は、複数の第一導電型の第一トランジスタと、該複数の第一導電型の第一トランジスタのそれぞれと前記抵抗との間に介挿される複数の第一スイッチ回路とから構成され、前記第二の電流源は、複数の第二導電型の第一トランジスタと、該複数の第二導電型の第一トランジスタのそれぞれと前記抵抗との間に介挿される複数の第二スイッチ回路とから構成され、前記制御回路は、前記複数の第一スイッチ回路及び前記複数の第二スイッチ回路のオン／オフを切り替えることで電流値を調整することを特徴とする。

なお、第一導電型のトランジスタとは例えばＰチャネルトランジスタを指し、第二導電型のトランジスタとは例えばＮチャネルトランジスタを指す。

また、本発明は、第一導電型の第二トランジスタ（例えば、実施の形態におけるＰチャネルトランジスタＴＰ３）と、前記第一導電型の第二トランジスタの電流経路の一端と接続された第二導電型の第二トランジスタ（例えば、実施の形態におけるＮチャネルトランジスタＴＮ２）と、前記複数の第一導電型の第一トランジスタの制御電極と前記第一導電型の第二トランジスタの制御電極とに参照電圧を供給する参照電圧源（例えば、実施の形態における参照電圧源３１）と、前記第一導電型の第二トランジスタと第二導電型の第二トランジスタとの接続点の電圧が所定の電圧（例えば、実施の形態における電圧Ｖｒｅｆ）になるよう制御し、前記複数の第二導電型の第一トランジスタの制御電極と前記第二導電型の第二トランジスタの制御電極とに電圧を供給する第二の制御回路（たとえば、実施の形態における演算増幅回路３２）とをさらに具備することを特徴とする。

本発明によれば、第一の電流源から抵抗に流し込む電流と、該抵抗から第二の電流源に流し出す電流を一致させるため、その電流によって該抵抗で電圧降下を発生させることができ、かつその電流は該抵抗が接続された信号線上の他の回路に流れ込むことがない。したがって、増幅器の動作に影響を与えることなくオフセット電圧のキャンセルを行うことができる。

さらに、電圧降下を発生させる抵抗の抵抗値はアンプの設計において定められるものではないため、第一の電流源及び第二の電流源における電流値調整の感度が同じであっても、小さな抵抗値を使用することで容易にオフセット電圧キャンセルの精度を上げることができる。また、該抵抗に流す電流の方向を反転させる電流反転手段を設けることで、増幅器内で発生するオフセット電圧の極性によらずキャンセルすることができる。

さらに、第一導電型の第二トランジスタ、第二導電型の第二トランジスタ、参照電圧源及び第二の制御回路を具備することで、第一導電型の第二トランジスタを流れる電流を第一の電流源を構成する第一導電型の第一トランジスタを流れる電流に正確にミラーし、第二導電型の第二トランジスタを流れる電流を第二の電流源を構成する第二導電型の第一トランジスタを流れる電流に正確にミラーすることが可能となるため、第一の電流源から流れ込む電流と第二の電流源へ流れ出す電流とを正確に一致させることができる。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の一実施形態に係るアンプ（増幅器）とスピーカから構成されるオーディオシステムを示す図である。なお、本実施形態では、アンプ内の信号線上で発生するオフセット電圧の一例として、入力段の回路で発生するオフセット電圧を取り上げる。

図１において、符号２はアンプ１の入力段の回路であり、符号１０は一対の差動信号を入力とし、ＰＷＭ変調等の処理を行いスピーカＳＰ１に音声信号を出力する増幅部である。符号２及び１０がアンプ１の構成であり、スピーカＳＰ１と合わせてオーディオシステムを構成する。

キャパシタＣ１を介して入力段の回路２に入力される入力信号は、抵抗Ｒ１の一端へと出力される。抵抗Ｒ１の他端は、抵抗Ｒ２の一端及びオフセット電圧キャンセル回路１２の一端Ａと接続される。

オフセット電圧キャンセル回路１２の他端ＢはオペアンプＯＰ１の−入力端子と接続される。オペアンプＯＰ１の＋入力端子は接地され、出力端子は抵抗Ｒ２の他端、抵抗Ｒ３の一端及び増幅部１０の一方の入力端子と接続される。抵抗Ｒ２は、オペアンプＯＰ１のフィードバック抵抗である。

抵抗Ｒ３の他端は、抵抗Ｒ４の一端及び電源Ｖｏｓの一端と接続される。電源Ｖｏｓの他端はオペアンプＯＰ２の−入力端子と接続される。ここで、電圧ＶｏｓはオペアンプＯＰ２で発生するオフセット電圧を、−入力端子への入力電圧に換算して表したものである。

オペアンプＯＰ２の＋入力端子は接地され、出力端子は抵抗Ｒ４の他端及び増幅部１０の他方の入力端子と接続される。抵抗Ｒ４は、オペアンプＯＰ２のフィードバック抵抗である。コンパレータＣＯＭＰ１の二つの入力端子は、増幅部１０への二つの信号線にそれぞれ接続され、コンパレータＣＯＭＰ１の出力は論理回路１１に出力される。論理回路１１の出力はオフセット電圧キャンセル回路１２に入力され、その入力に応じてＡ−Ｂ間に発生する電圧が変化する。

本実施形態では、入力信号が無い場合においても電源Ｖｏｓが原因で増幅部１０への二つの入力信号に電位差が生じるが、オフセット電圧キャンセル回路１２で発生させる電圧を調整することで二つの入力信号の電位差を０とする。

次に、オフセット電圧キャンセル回路１２について図２から図５を参照して説明する。
図２は、オフセット電圧キャンセル回路１２の回路構成を模式的に示した模式図である。図２において、オフセット電圧キャンセル回路１２は二つの電流源２１，２２と抵抗Ｒ５とから構成される。

電流源２１から流し出す電流Ｉｉｎと電流源２２から電流Ｉｏｕｔが同じになるよう電流源２１及び２２を制御することで、この電流がＶｉｎ側及びＶｏｕｔ側の何れの方向にも流れ込むことがなくなり、Ｖｉｎ側及びＶｏｕｔ側に接続する回路に影響を与えることなく抵抗Ｒ５を流れる電流によって電圧降下を発生させることができる。

よって、図２の回路を信号線上の任意の箇所に介挿することで、任意の箇所にオフセット電圧を発生させることができる。また、この抵抗Ｒ５は、図７の抵抗Ｒ７２のように回路設計で抵抗値が固定されるものではないため、例えば５０Ω程度の小さな抵抗を使うことも可能であり、電流源２１及び２２の電流調整の感度を上げることなく、容易にオフセット電圧調整の精度を上げることができる。

続いて、図３から図５を参照してオフセット電圧キャンセル回路１２の具体的な回路構成を説明する。
図３において、電流源２１及び２２は四つのトランジスタと各トランジスタのドレインに接続された四つのスイッチから構成させる。図１の論理回路１１からの信号により四つのスイッチのＯＮ／ＯＦＦを切り替えることでドレイン電流を制御する。

電流源２１を構成する四つのトランジスタのサイズ比を例えば１：２：４：８とし、サイズ比の最も小さいトランジスタのドレイン電流をＩｄとおくと、論理回路１１によるスイッチの切換により、電流源２１から流しだす電流量を０，Ｉｄ，２Ｉｄ，…，１４Ｉｄ，１５Ｉｄの１６段階でバイナリデータに対応させて制御することが可能となる。電流源２２についても同様である。

電流源２１の出力はスイッチＳＷ１の一端及びスイッチＳＷ３の一端と接続され、スイッチＳＷ１の他端は抵抗Ｒ５の一端（Ａ点）と接続される。一方、スイッチＳＷ３の他端は抵抗Ｒ５の他端（Ｂ点）と接続される。

電流源２２の出力はスイッチＳＷ２の一端及びスイッチＳＷ４の一端と接続され、スイッチＳＷ４の他端は抵抗Ｒ５の一端（Ａ点）と接続される。一方、スイッチＳＷ２の他端は抵抗Ｒ５の他端（Ｂ点）と接続される。

スイッチＳＷ１〜ＳＷ４は論理回路１１によりＯＮ／ＯＦＦが切り替えられ、スイッチＳＷ１及びスイッチＳＷ２がＯＮ、スイッチＳＷ３及びスイッチＳＷ４がＯＦＦの時はＡ点が高電位側となる。一方、スイッチＳＷ１及びスイッチＳＷ２がＯＦＦ、スイッチＳＷ３及びスイッチＳＷ４がＯＮの時はＢ点が高電位側となる。

このように、抵抗Ｒ５に対して電流を流す経路上にスイッチを設け、該スイッチの切換により電流を流す方向を反転させることで、本実施形態ではオフセット電圧の極性によらずキャンセルすることができる。

符号３１は、ＰチャネルトランジスタＴＰ２，ＴＰ３及び電流源２１を構成するＰチャネルトランジスタのゲート電圧を設定する参照電圧源であり、電流源２３及びＰチャネルトランジスＴＰ１から構成される。ＰチャネルトランジスタＴＰ１のソースは電源ＶＤＤに接続され、ゲートはドレインと接続される。また、ＰチャネルトランジスタＴＰ１のドレインは電流源２３とも接続される。

図４は、電流源２３の回路構成を示す図である。図４において、オペアンプＯＰ３は記載していないバンドギャップ基準電圧源の出力電圧バンドギャップ電圧ＶＢＧ（約１．２５Ｖ）を−入力端子に入力し、フィードバックループによりＰチャネルトランジスタＴＰ７のドレイン側の電圧がＶＢＧとなるように制御する。

抵抗Ｒ６の抵抗値をＲとすると、抵抗Ｒ６を流れる電流はＶＢＧ／Ｒとなり、この電流がＰチャネルトランジスタＴＰ８及びＴＰ９で構成されるカレントミラー回路によってＰチャネルトランジスタＴＰ９のドレイン側にミラーされ、さらにＮチャネルトランジスタＴＮ４及びＴＮ５で構成されるカレントミラー回路によってＮチャネルトランジスタＴＮ５のドレイン側にミラーされ、電流源２３から流れる電流となる。

図３に戻って、符号３２は、電源Ｖｒｅｆ及びＰチャネルトランジスタＴＰ３のドレイン側（Ｃ点）の電圧を入力とし、電流源２２の構成するＮチャネルトランジスタのゲート電圧を出力するものであり、フィードバック構成によりＣ点の電圧がＶｒｅｆと等しくなるように制御される。なお、符号３２は入力に対して一段の増幅を行い出力する演算増幅回路の構成であり、フィードバック構成としても位相が１８０以上回転することがなく、位相補償を行う必要がない。

演算増幅回路３２は、ＰチャネルトランジスタＴＰ２，ＴＰ４，ＴＰ５とＮチャネルトランジスタＴＮ１から構成される。ＰチャネルトランジスタＴＰ２のゲートは、参照電圧源３１内のＰチャネルトランジスタＴＰ１のゲートと接続され、ソースは電源ＶＤＤに接続される。

ＰチャネルトランジスタＴＰ２のドレインは、ＰチャネルトランジスタＴＰ４のソース及びＰチャネルトランジスタＴＰ５のソースと接続される。ＰチャネルトランジスタＴＰ４のドレインはＮチャネルトランジスタＴＮ１のドレインと接続され、ゲートは電源Ｖｒｅｆと接続される。電圧Ｖｒｅｆは図３のＡ点（Ｂ点）で必要とされる電圧に相当し、図１の回路では、オペアンプＯＰ１及びオペアンプＯＰ２の＋入力端子の電圧である。

ＰチャネルトランジスタＴＰ５のドレインは電源ＶＳＳに接地され、ゲートはＰチャネルトランジスタＴＰ３のドレイン及びＮチャネルトランジスタＴＮ２のドレインに接続される。ＮチャネルトランジスタＴＮ１のソースは電源ＶＳＳに接地され、ゲートはドレインと接続される。また、ＮチャネルトランジスタＴＮ１のゲートは、ＮチャネルトランジスタＴＮ２のゲート及び電流源２２を構成するＮチャネルトランジスタのゲートと接続される。

ＰチャネルトランジスタＴＰ３のソースは電源ＶＤＤと接続され、ゲートは参照電圧源３１内のＰチャネルトランジスタＴＰ１のゲートと接続される。ＮチャネルトランジスタＴＮ２のソースは電源ＶＳＳと接続される。

図５は、図３の回路図を機能構成毎にブロック化して示した図であり、以下では図５を参照してオフセット電圧キャンセル回路１２の動作を説明する。なお、図５においては電流源２１，２２を簡略化してＰチャネルトランジスタＴＰ６，ＮチャネルトランジスタＴＮ３で表している。

図５において、図３で前述したとおり、演算増幅回路３２によってＣ点の電圧はＶｒｅｆとなるように制御される。演算増幅回路３２の+入力端子への入力電圧ＶｒｅｆをＮチャネルトランジスタＴＮ３及びＰチャネルトランジスタＴＰ６が動作するドレイン電圧と同じ電圧にすることで、Ｃ点、ノードＮＡ、ノードＮＢの電圧を一致させることができる。

ここで、ＰチャネルトランジスタＴＰ３のドレイン電流をＩｐｕｏ、ＰチャネルトランジスタＴＰ６のドレイン電流をＩｐｕ、ＰチャネルトランジスタＴＰ３に対するＰチャネルトランジスタＴＰ６のサイズ比をｍとおくと、ゲート電圧及びドレイン電圧が共通であるため、電流Ｉｐｕｏが電流Ｉｐｕに正確にミラーされ、Ｉｐｕ＝ｍ×Ｉｐｕｏとなる。

同様に、ＮチャネルトランジスタＴＮ２のドレイン電流をＩｐｄｏ、ＮチャネルトランジスタＴＮ３のドレイン電流をＩｐｄ、ＮチャネルトランジスタＴＮ２に対するＮチャネルトランジスタＴＮ３のサイズ比をｎとおくと、ゲート電圧及びドレイン電圧が共通であるため、電流Ｉｐｄｏが電流Ｉｐｄに正確にミラーされ、Ｉｐｄ＝ｎ×Ｉｐｄｏとなる。

電流Ｉｐｕｏと電流Ｉｐｄｏは等しいため、サイズ比ｍとサイズ比ｎとが等しくなるように設計すると、電流Ｉｐｕと電流Ｉｐｄとが等しくなり、ノードＮＡに流れる電流とノードＮＢに流れる電流が一致する。したがって、ノードＮＡとノードＮＢとの間に抵抗を介挿すると、該抵抗を流れる電流による電圧降下でオフセット電圧を発生させることができる。

図３に戻って、電流源２１を構成するＰチャネルトランジスタと電流源２２を構成するＮチャネルトランジスタのサイズ比が同じになるようにスイッチを制御すると、参照電圧源３１、演算増幅回路３２、ＰチャネルトランジスタＴＰ３及びＮチャネルトランジスタＴＮ２により、電流源２１から抵抗Ｒ５へ流れ出す電流と抵抗Ｒ５から電流源２２へ流れ出す電流とが等しくなるように制御される。

したがって、図３のオフセット電圧キャンセル回路１２は、Ａ点及びＢ点に接続される回路に影響を与えることなく、抵抗Ｒ５の両端（Ａ−Ｂ間）にオフセット電圧を生成することができる。

続いて、図１のオーディオシステムにおいてオフセット電圧をキャンセルする手順について説明する。なお、オフセット電圧のキャンセルはオーディオシステムの起動シーケンス中に行う。

オフセット電圧キャンセルの手順においては、まず外部からの入力信号を遮断し、さらに増幅部１０の出力をディスエーブル状態としてスピーカＳＰ１から音が出ない状態にする。続いて、図１の論理回路１１は図３のスイッチＳＷ１及びスイッチＳＷ２をＯＮ、スイッチＳＷ３及びスイッチＳＷ４をＯＦＦとする。

論理回路１１は、オフセット電圧キャンセル回路１２に対して最大の電流を流すように指定する。図３で前述したように、電流源２１及び２２からの電流が０，Ｉｄ，２Ｉｄ，…，１４Ｉｄ，１５Ｉｄの１６段階で制御可能な場合は、論理回路１１はバイナリで“１５”を電流源２１及び２２に出力し、電流源２１及び２２の全てのスイッチをＯＮとする。

以後、論理回路１１は電流源２１及び２２に対して“１４”，“１３”，…のようにデクリメントしながら出力し電流量を減らしていく。論理回路１１の出力が“０”となり電流源２１及び２２の全てのスイッチがＯＦＦとなると、論理回路１１は、図３のスイッチＳＷ１及びスイッチＳＷ２をＯＦＦ、スイッチＳＷ３及びスイッチＳＷ４をＯＮに切り替え、電流を流す方向を反転させる。

続いて、論理回路１１は電流源２１及び２２に対して“１”，“２”，…のようにインクリメントしながら出力し電流量を増やしていき、“１５”の出力となり最大電流を流したところで停止する。

以上の過程において、出力データをデクリメントあるいはインクリメントする度に、論理回路１１はコンパレータＣＯＭＰ１の出力を取り込み、コンパレータ出力の論理が反転した場合には、その状態で電流源２１及び電流源２２のスイッチの状態を固定する。そして、その時点で出力していたバイナリーコードを論理回路１１内のレジスタに保持し、オフセット電圧キャンセルの手順を終了する。最後に、外部入力を受け付ける状態とし、さらにアンプの出力をイネーブル状態にしてスピーカＳＰ１から音が出る状態にする。

次に、本発明の別の実施形態について図６を参照して説明する。
図６において、キャパシタＣ２を介して入力された信号は二つに分岐され、一方はオペアンプＯＰ４を介して増幅部１０の一方の入力端子へ出力される。

分岐された他方は、オペアンプＯＰ５により反転された後、オペアンプＯＰ６を介して増幅部１０の他方の入力端子へ出力される。オペアンプＯＰ５の−入力端子には図３のオフセット電圧キャンセル回路１２が接続される。

図６においては、論理回路１１によりオフセット電圧キャンセル回路１２で生成する電圧を制御することで、オペアンプＯＰ４及び又はオペアンプＯＰ６で発生するオフセット電圧をキャンセルすることができる。

以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、オフセット電圧をキャンセルする箇所はアンプの入力段に限られることは無い。具体的には、アンプがＤ級アンプである場合には、内部の積分回路に図３のオフセット電圧キャンセル回路を接続し、積分回路で発生するオフセット電圧をキャンセルしてもよい。

本発明は、オフセット電圧をキャンセルする機能を備えた増幅器に用いて好適である。

本発明の一実施形態に係るアンプ（増幅器）とスピーカから構成されるオーディオシステムを示す図である。 オフセット電圧キャンセル回路１２の回路構成を模式的に示した模式図である。 オフセット電圧キャンセル回路１２の具体的な回路構成を示す図である。 図３の電流源２３の回路構成を示す図である。 図３の回路図を機能構成毎にブロック化して示した図である。 本発明の別の実施形態に係るアンプ（増幅器）とスピーカから構成されるオーディオシステムを示す図である。 従来のオーディオシステムの構成を示す構成図である。

符号の説明

１…アンプ（増幅器）、１０…増幅部、１１…論理回路（制御回路）、１２…オフセット電圧キャンセル回路、２１…第一の電流源、２２…第二の電流源、３１…参照電圧源、３２…演算増幅回路（第二の制御回路）、Ｒ１〜Ｒ１０…抵抗、Ｃ１，Ｃ２…キャパシタ、ＯＰ１〜ＯＰ６…オペアンプ、ＣＯＭＰ１…コンパレータ、ＳＰ１…スピーカ

Claims (3)

1. 入力信号を増幅し出力する増幅器において、
   前記入力信号が通過する信号線上に設けられた抵抗と、
   前記抵抗の一端に接続された電流値可変の第一の電流源であって、複数の第一導電型の第一トランジスタと、該複数の第一導電型の第一トランジスタのそれぞれと前記抵抗との間に介挿される複数の第一スイッチ回路とから構成された第一の電流源と、
   前記抵抗の他端に接続された電流値可変の第二の電流源であって、複数の第二導電型の第一トランジスタと、該複数の第二導電型の第一トランジスタのそれぞれと前記抵抗との間に介挿される複数の第二スイッチ回路とから構成された第二の電流源と、
   前記複数の第一スイッチ回路及び前記複数の第二スイッチ回路のオン／オフを切り替えることで電流値を調整し、前記第一の電流源から前記抵抗に流し込む電流と前記抵抗から前記第二の電流源へ流し出す電流とがともに所定の電流値に等しくなるよう制御する制御回路と、
   第一導電型の第二トランジスタと、前記第一導電型の第二トランジスタの電流経路の一端と接続された第二導電型の第二トランジスタと、
   前記第一導電型の第二トランジスタと前記第二導電型の第二トランジスタとの接続点の電圧が所定の電圧になるように制御する第二の制御回路と、
   を具備し、
   前記第一導電型の第二トランジスタは、制御電極が参照電圧源と前記第一の電流源の前記複数の第一導電型の第一トランジスタの制御電極とに接続され、
   前記第二導電型の第二トランジスタは、制御電極が前記第二の制御回路と前記第二の電流源の前記複数の第二導電型の第一トランジスタの制御電極とに接続され、
   前記所定の電流値の電流が前記抵抗を流れる際に生じる電圧降下でもって前記信号線上のオフセット電圧をキャンセルすることを特徴とする増幅器。
2. 前記第一の電流源及び第二の電流源から前記抵抗に流す電流の方向を反転させる電流反転手段をさらに具備することを特徴とする請求項１に記載の増幅器。
3. 前記第二の制御回路は、
   第一導電型の第三トランジスタと、第一導電型の第四トランジスタと、第一導電型の第五トランジスタと、第二導電型の第三トランジスタとを具備し、
   前記第一導電型の第三トランジスタは、制御電極が前記参照電圧源に接続され、ソース電極が電源電圧に接続され、ドレイン電極が前記第一導電型の第四トランジスタのソース電極および前記第一導電型の第五トランジスタのソース電極に接続され、
   前記第一導電型の第四トランジスタは、制御電極が基準電圧に接続され、ドレイン電極が前記第二導電型の第三トランジスタのドレイン電極に接続され、
   前記第一導電型の第五トランジスタは、制御電極が前記第一導電型の第二トランジスタのドレイン電極および前記第二導電型の第二トランジスタのドレイン電極に接続され、ドレイン電極が接地され、
   前記第二導電型の第三トランジスタは、ソース電極が接地され、制御電極がドレイン電極と前記第二導電型の第二トランジスタの制御電極とに接続されている
   ことを特徴とする請求項１または請求項２に記載の増幅器。

Images