JPH11261147A

JPH11261147A - 発光素子制御装置

Info

Publication number: JPH11261147A
Application number: JP5812498A
Authority: JP
Inventors: Yoji Osaku; 洋史大作; Satoru Matsuyama; 哲松山; Tadao Inoue; 忠夫井上; Akira Ikeuchi; 公池内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-03-10
Filing date: 1998-03-10
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】発光素子の光出力制御を行なう発光素子制御
装置に関し、アナログ的に立ち上げた光出力情報をディ
ジタル的に保持することにより、光出力のパワー変動を
生じることなく、自動光パワー制御を高速に起動させる
ことができるようにする。【解決手段】発光素子１を駆動する発光素子駆動部２
と、受光素子３と、発光素子駆動部２を制御する発光素
子駆動制御部４とをそなえ、発光素子駆動制御部４が、
アナログ基準信号を生成する基準信号生成部４０と、モ
ニタ信号に起因するアナログモニタ信号を生成するモニ
タ信号生成部４３と、発光素子駆動部２を制御するため
の発光素子駆動制御用アナログ信号を生成する発光素子
駆動制御信号生成部４１と、発光素子駆動制御用アナロ
グ信号に関する信号情報をディジタル情報として保持し
うる信号情報保持部４２とをそなえて構成される。

Description

【発明の詳細な説明】

【０００１】（目次）発明の属する技術分野従来の技術（図１９〜図２１）発明が解決しようとする課題課題を解決するための手段（図１）発明の実施の形態（図２〜図１８）発明の効果

【０００２】

【発明の属する技術分野】本発明は、発光素子の光出力
制御を行なう発光素子制御装置に関する。

【０００３】

【従来の技術】近年、光通信分野では、加入者線用の光
通信装置の開発が盛んに行なわれている。このような光
通信装置からなる光加入者システムでは、低コスト，低
消費電力化等の要請により、ＣＭＯＳ型の電界効果トラ
ンジスタをそなえた半導体回路が多数使用されるように
なってきている。そのため、ＣＭＯＳ型トランジスタの
構成要素であるＭＯＳ素子から漏れるドレインリーク電
流による性能低下を回避できるような回路を構成するこ
とが重要となっている。なお、上述の光通信装置には、
例えば、光磁気ディスク，レーザプリンタ，レーザディ
スクなどの発光素子を制御する機能をもつ装置なども適
用される。

【０００４】図１９は、発光素子制御装置の構成を示す
ブロック図で、この図１９に示す発光素子制御装置１０
０は、発光素子５，受光素子６，ＬＤ駆動部７，自動光
パワー制御回路８をそなえて構成されている。ここで、
発光素子５は、電気信号を光信号に変換して出力光を光
伝送路（図示略）に供給するとともにモニタ光を出力す
るもので、例えば、レーザダイオード（ＬＤ；Laser Di
ode ）により構成されている。具体的に、この発光素子
５は後述するＬＤ駆動部７からの駆動電流に基づいて発
光するようになっている。

【０００５】また、受光素子６は、発光素子５から出力
されるモニタ光を再び電気信号に変換するもので、例え
ば、フォトダイオード（ＰＤ；Photo Diode ）により構
成されている。なお、これらの発光素子５，受光素子６
は、発光素子部９として構成されている。さらに、ＬＤ
駆動部（発光素子駆動部）７は、入力されてくるデータ
信号に応じて発光素子５を駆動するものである。自動光
パワー制御回路８は、入力されてくるデータ信号と受光
素子６で検出されたモニタ信号とに基づいて、ＬＤ駆動
部７を制御するものである。

【０００６】一般に、ＬＤ駆動部７からの駆動電流が一
定である場合、発光素子５から出力される光パワーは高
温時において低下し逆に低温時において増加するという
温度依存性を有しているため、このような発光素子５を
ＬＳＩ（Large Scale Integration ）に組み込む場合に
は、ＬＳＩ内に自動光パワー制御機能をもたせ、出力さ
れる光パワーが常に一定になるように駆動電流を制御し
なければならない。

【０００７】そこで、上述の自動光パワー制御回路８で
は、発光素子５の光出力のレベルを一定に保つために、
受光素子６によって受光した発光素子５から出力される
光信号のバック光に基づいて、ＬＤ駆動部７を制御する
ための信号を生成している。即ち、自動光パワー制御回
路８では、受光素子６によって受光した信号（モニタ信
号）を光信号相当の電気信号に変換したのち、フィード
バックして所定の基準信号と比較し、その差に応じた制
御信号を生成するようになっているのである。

【０００８】具体的には、上述の自動光パワー制御回路
８は、例えば、図２０に示すように、基準電圧生成部８
ａ，モニタ電圧生成部８ｂ，差電圧生成部８ｃ，ＬＤ駆
動制御信号生成部８ｄにより構成されている。ここで、
基準電圧生成部８ａは、データ信号から自動光パワー制
御のための基準電圧信号を生成するものであり、モニタ
電圧生成部８ｂは、受光素子６の出力電流であるモニタ
信号を電圧に変換し、自動光パワー制御のためのモニタ
電圧信号を生成するものである。

【０００９】また、差電圧生成部８ｃは、基準電圧生成
部８ａとモニタ電圧生成部８ｂとの出力電圧の差を生成
するものであり、ＬＤ駆動制御信号生成部８ｄは、差電
圧生成部８ｃの出力に応じた自動光パワー制御のための
ＬＤ駆動制御信号を生成するものである。このように、
自動光パワー制御回路８は、データ信号から生成される
基準電圧信号と受光素子６にて受光したモニタ信号から
生成されるモニタ電圧信号との差電圧によって、発光素
子５の駆動電流を制御し、発光素子５から出力される光
信号のレベルを一定に保つようになっている。

【００１０】具体的に、上述のＬＤ駆動制御信号生成部
８ｄは、例えば、図２１に示すように、電流源８ｅ，コ
ンデンサ８ｆ，抵抗８ｇをそなえて構成されている。こ
こで、電流源８ｅは、差電圧生成部８ｃの出力に応じて
電流を流すもので、電界効果トランジスタ（Ｐ型ＭＯＳ
トランジスタ；Ｔｒ１）から構成されている。具体的に
は、電流を後述するコンデンサ８ｆに充電させることに
よって、ＬＤ駆動制御信号を生成するようになってい
る。

【００１１】また、コンデンサ（Ｃ₁）８ｆは、電流源
８ｅの電流を充電して制御信号を生成するものである。
抵抗（Ｒ）８ｇは、コンデンサ８ｆの充電電圧が大きく
なりすぎたときに、その蓄積された電荷を放電するパス
を形成するものである。このような構成により、ＬＤ駆
動制御信号生成部８ｄは、バースト送信時、最初のデー
タ信号が投入された直後は、コンデンサ８ｆに電荷が蓄
積されていないため、基準電圧信号とモニタ電圧信号と
の差が大きくなり、電流源８ｅに電流が流れる。つま
り、ＬＤ駆動制御信号生成部８ｄからは、基準信号のレ
ベルとモニタ電圧信号のレベルとを一致させるようなＬ
Ｄ駆動制御信号がＬＤ駆動部７へ出力されるのである。

【００１２】そして、データ信号が投入されてからある
程度の時間が経過すると、コンデンサ８ｆに電荷が充電
されるため、基準電圧信号のレベルとモニタ電圧信号の
レベルとの差が無くなり、電流源８ｅから流れる電流は
停止する。即ち、この場合は、コンデンサ８ｆにおいて
保持されている信号がＬＤ駆動制御信号として出力さ
れ、発光素子５からは安定な光信号が出力される。

【００１３】また、上述の基準電圧信号とモニタ信号と
の差電圧出力が大きい状態から小さくなる際に、電流源
８ｅからの漏れ電流（リーク電流）のため、電流がコン
デンサ８ｆに過充電された場合には、基準電圧信号のレ
ベルとモニタ電圧信号のレベルとを一致させるために、
過充電された電荷が抵抗８ｇによって放電され、この場
合も発光素子５からは安定な光信号が出力される。

【００１４】ところで、バースト送信時におけるコンデ
ンサ８ｆの充電は、以下に示す式（１）のように関係付
けられる。ｔ＝（Ｃ×Ｖ₁）／ｉ・・・（１）但し、Ｖ₁：充電電圧，ｔ：充電時間，ｉ：電流源８ｅ
の電流値，Ｃ：コンデンサ８ｆの容量値である。つま
り、充電時間（ｔ）は、充電電圧，充電電流，容量に依
存し、抵抗８ｇには依存しないようになっている。即
ち、抵抗８ｇの抵抗値を大きくすることにより、電流源
８ｅの電流をより多くコンデンサ８ｆへ流し込み、光出
力の立ち上げにかかる時間を短縮しているのである。従
って、初期光出力を高速に立ち上げる場合には、容量値
を小さくし、抵抗値を大きくすることが望ましい。

【００１５】また、バースト非送信時におけるコンデン
サ８ｆの放電は、以下に示す式（２）のように関係付け
られる。Ｖ₂＝Ｖ₀×ｅｘｐ（−ｔ／（Ｒ×Ｃ））・・・（２）但し、Ｖ₂：放電電圧，Ｖ₀：安定した充電電圧，ｔ：
電圧を保持する時間，Ｒ：抵抗８ｇの抵抗値，Ｃ：コン
デンサ８ｆの容量値である。つまり、放電電圧（Ｖ₂）
は、コンデンサ８ｆの容量値と抵抗８ｇの抵抗値とに依
存しているため、充電電圧を長時間保持するためには、
これらの値を大きくすることが望ましい。

【００１６】

【発明が解決しようとする課題】しかしながら、上述の
発光素子制御装置１００では、以下に示すような課題が
ある。例えば、１バーストの送信期間の長さが約３μ
ｓ、バースト周期が１ｍｓの伝送装置を考慮した場合、
初期光出力の立ち上げは、３μｓ以内で、且つ、充電電
圧の保持は、最大１ｍｓ程度必要となる。

【００１７】そのため、式（１）において、ｉ＝２０ｍ
Ａ，Ｖ＝１．５Ｖである場合、コンデンサ８ｆの容量値
は３９０００ｐＦとなる。このとき、放電による電圧変
動を１％以内とした場合、式（２）によると、コンデン
サ８ｆの容量値が３９０００ｐＦである場合には、抵抗
８ｇの抵抗値が１０ＭΩ以上必要となり、非現実的な値
となってしまうのである。即ち、充電電圧を長時間保持
するためには限界がある。

【００１８】また、データ信号のバースト非送信時間が
長くなると、電流源８ｅのドレインリーク電流によって
コンデンサ８ｆの電荷が過剰に充電されてしまい、２バ
ースト目以降の送信信号のバースト先頭における光出力
のレベルが高くなってしまうという課題もある。つま
り、次のバースト送信期間との間が長いほど（保持期間
が長いほど）、電流源８ｅのドレインリーク電流の影響
が顕著にあらわれるため、次のバースト送信期間のバー
スト先頭では安定した光出力を供給することができず、
パワー変動が生じ、パルス・マスク規格を満足できなく
なる可能性がある。

【００１９】そのため、電流源８ｅのドレインリーク電
流によって過充電した分を抵抗８ｇの放電パスにより放
電し、随時安定な電圧を保持するようにすればよいが、
上述したように、充電電圧を長時間保持するためには、
抵抗８ｇの抵抗値を大きくする必要があり、実現性を考
えると限界がある。そこで、上述のようなドレインリー
ク電流によるパワー変動の影響を小さくするために、コ
ンデンサ８ｆの静電容量を大きくすることが考えられる
が、静電容量を大きくすると、コンデンサ８ｆへ電荷を
充電するための時間がかかるので、１バースト目の初期
立ち上げに多くの時間を費やすことになる。

【００２０】また、このような静電容量を大きくしたコ
ンデンサ８ｆへの充電時間を短縮するために、電流源８
ｅの電流を大きくすることが考えられるが、この場合、
電流源８ｅのトランジスタ・サイズ自体を大きくしなけ
ればならず、その結果、さらに電流源８ｅのドレインリ
ーク電流を大きくしてしまうことになり、次のバースト
送信信号のバースト先頭におけるパワー変動をより一層
大きくしてしまうことになる。即ち、１バースト目の初
期立ち上げ時間の短縮化及び２バースト目以降のバース
ト先頭における光出力の安定化の両方を合わせもつこと
が困難となるのである。

【００２１】本発明は、このように二律背反する課題に
鑑み創案されたもので、アナログ的に立ち上げた光出力
情報をディジタル的に保持することにより、光出力のパ
ワー変動を生じることなく、自動光パワー制御を高速に
起動させることができるようにした、発光素子制御装置
を提供することを目的とする。

【００２２】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１に示すように、発光素子制御装置５
０は、発光素子１，発光素子駆動部２，受光素子３，発
光素子駆動制御部４をそなえて構成されている。ここ
で、発光素子１は、光信号を発するものであり、発光素
子駆動部２は、入力されてくるデータ信号に応じて、発
光素子１を駆動するものであり、受光素子３は、発光素
子１からの光出力をモニタ信号として検出するものであ
り、発光素子駆動制御部４は、上記データ信号と受光素
子３で検出されたモニタ信号とに基づいて、発光素子駆
動部２を制御するものである。

【００２３】また、発光素子駆動制御部４は、図１に示
すように、基準信号生成部４０，発光素子駆動制御信号
生成部４１，信号情報保持部４２，モニタ信号生成部４
３を有しており、基準信号生成部４０は、データ信号に
基づいてアナログ基準信号を生成するものである。さら
に、発光素子駆動制御信号生成部４１は、上述のアナロ
グモニタ信号とアナログ基準信号とが一致するように発
光素子駆動部２を制御するための発光素子駆動制御用ア
ナログ信号を生成するものであり、信号情報保持部４２
は、発光素子駆動制御用アナログ信号に関する信号情報
をディジタル情報として保持しうるものである。また、
モニタ信号生成部４３は、モニタ信号に基づいてアナロ
グモニタ信号を生成するものである（請求項１）。

【００２４】具体的に、上述の発光素子駆動制御信号生
成部４１は、充電用コンデンサと、このコンデンサに並
列に接続された放電用抵抗と、上記コンデンサに直列に
接続された電源と、上記の電源とコンデンサとの間に介
装されコンデンサの充電状態をアナログモニタ信号とア
ナログ基準信号との差信号に基づいて制御する制御素子
と、上記の制御素子とコンデンサとの間から発光素子駆
動制御用アナログ信号を取り出す信号出力部とをそなえ
て構成することができる（請求項２）。

【００２５】この場合、上述の発光素子駆動制御信号生
成部４１のコンデンサには、初期充電信号を供給する初
期充電信号供給部を設けることができる（請求項３）。
さらに、上述の信号情報保持部４２は、発光素子駆動制
御信号生成部４１からの発光素子駆動制御用アナログ信
号をディジタル値で保持するディジタル情報保持部と、
発光素子駆動制御信号生成部４１からの出力と上記ディ
ジタル情報保持部からの出力とに基づいて、発光素子駆
動部２を制御する制御部とをそなえて構成することがで
きる（請求項４）。

【００２６】また、上述のディジタル情報保持部は、上
記発光素子駆動制御用アナログ信号に関する信号情報を
ディジタル情報として保持しうる記憶部をそなえ、且
つ、このディジタル情報保持部の入力側に、アナログ／
ディジタル変換部をそなえるとともに、このディジタル
情報保持部の出力側に、ディジタル／アナログ変換部を
そなえて構成することができる（請求項５）。

【００２７】この場合、上述のアナログ／ディジタル変
換部は、記憶部を兼用するように構成してもよく（請求
項６）、上記記憶部をアナログ／ディジタル変換部の外
部に設けるようにしてもよい（請求項７）。また、上述
のアナログ／ディジタル変換部は、発光素子駆動制御用
アナログ信号にオフセットキャンセル処理を施すオフセ
ットキャンセル部をそなえることもできる（請求項
８）。

【００２８】この場合、上述のオフセットキャンセル部
は、発光素子駆動制御用アナログ信号の供給線に対しそ
れぞれが相互に抵抗を経由して接続された少なくとも３
つの電流源をそなえて構成され、上記の電流源または抵
抗がオフセットキャンセル処理を実現するために電流値
又は抵抗値を可変にしうるように構成することもできる
（請求項９）。

【００２９】また、上述のオフセットキャンセル部は、
上記発光素子駆動制御用アナログ信号の供給線に介装さ
れた可変抵抗と、この発光素子駆動制御用アナログ信号
の供給線にそれぞれ接続されるとともに、上記可変抵抗
を挟んで相互に接続された第１定電流源及び第２定電流
源と、可変抵抗の抵抗分割点に接続されて、第１定電流
源及び第２定電流源からそれぞれ出力される定電流値の
和に相当する定電流を流しうる第３定電流源とをそなえ
て構成することができる（請求項１０）。

【００３０】さらに、上述のオフセットキャンセル部
は、発光素子駆動制御用アナログ信号の供給線に介装さ
れた第１抵抗及び第２抵抗と、この発光素子駆動制御用
アナログ信号の供給線にそれぞれ接続されるとともに、
上記の第１抵抗及び第２抵抗を挟んで相互に接続され、
少なくとも一方が可変電流源として構成される第１電流
源及び第２電流源と、上記の第１抵抗及び第２抵抗との
接続中間点に接続されて、第１電流源及び第２電流源か
らそれぞれ出力される電流値の和に相当する電流を流し
うる可変電流源とをそなえて構成することもできる（請
求項１１）。

【００３１】また、上述のオフセットキャンセル部は、
発光素子駆動制御信号生成部４１からの出力とディジタ
ル情報保持部からの出力とに基づいて、電流源の電流値
又は抵抗の抵抗値を自動的に変更しうるオフセットキャ
ンセル自動調整部をそなえて構成することができる（請
求項１２）。この場合、上述のオフセットキャンセル自
動調整部は、発光素子駆動制御信号生成部４１からの出
力とディジタル情報保持部からの出力とを比較する比較
部と、比較部での比較結果に基づきアップカウント又は
ダウンカウントを行なって電流源の電流値又は抵抗の抵
抗値を変更しうる調整信号を出力するアップ／ダウンカ
ウンタとをそなえて構成することもできる（請求項１
３）。

【００３２】また、上述のディジタル／アナログ変換部
は、重み付き電流源をそなえて構成することができる
（請求項１４）。さらに、上述の制御部は、データ信号
の初期バースト送信時には、発光素子駆動制御信号生成
部４１からの出力に基づいて発光素子駆動部２を制御す
る一方、データ信号の第２バースト目以降の送信時に
は、ディジタル情報保持部からの出力に基づいて発光素
子駆動部２を制御するように構成することができる（請
求項１５）。

【００３３】また、上述の制御部は、データ信号のバー
スト送信期間には、発光素子駆動制御信号生成部４１か
らの出力に基づいて発光素子駆動部２を制御する一方、
データ信号のバースト非送信期間には、発光素子駆動制
御信号生成部４１からの出力にディジタル情報保持部か
らの出力を供給するように構成することもできる（請求
項１６）。

【００３４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。（ａ）本発明の一実施形態の説明図２は、本発明の一実施形態にかかる発光素子制御装置
５１を示すもので、この図２に示すように、発光素子制
御装置５１は、発光素子１，ＬＤ駆動部２，受光素子
３，自動光パワー制御回路４をそなえて構成されてい
る。

【００３５】ここで、発光素子１は、光信号を発するも
ので、例えば、レーザダイオード（ＬＤ）等により構成
され、後述するＬＤ駆動部２より供給された駆動電流に
より発光し、出力光を伝送路（図示略）に供給するよう
になっている。なお、発光素子１のバック光は、モニタ
光として利用される。また、ＬＤ駆動部（発光素子駆動
部）２は、入力されてくるデータ信号に応じて、発光素
子１を駆動するもので、発光素子１に供給する駆動電流
を生成するようになっている。

【００３６】さらに、受光素子３は、発光素子１からの
光出力をモニタ信号として検出するもので、例えば、フ
ォトダイオード（ＰＤ）等により構成され、発光素子１
により発光された出力光をモニタし電気信号に変換する
ようになっている。また、自動光パワー制御回路（発光
素子駆動制御部）４は、データ信号と受光素子３で検出
されたモニタ信号とに基づいて、ＬＤ駆動部２を制御す
るもので、例えば、図２に示すように、基準電圧生成部
４０，アナログ立ち上げ部４Ａ，保持部４２，モニタ電
圧生成部４３をそなえて構成されている。

【００３７】ここで、基準電圧生成部（基準信号生成
部）４０は、データ信号に基づいてアナログ基準信号を
生成するものであり、モニタ電圧生成部（モニタ信号生
成部）４３は、受光素子３より供給されたモニタ信号か
らアナログのモニタ電圧信号を生成するものである。ま
た、アナログ立ち上げ部４Ａは、基準電圧生成部４０か
ら出力されるアナログ基準電圧信号とモニタ電圧生成部
４３から出力されるアナログモニタ電圧信号との電圧差
を一致させるもので、図２に示すように、差電圧生成部
４４，ＬＤ駆動制御信号生成部４１を有している。

【００３８】具体的に、差電圧生成部４４は、基準電圧
生成部４０からのアナログ基準電圧信号とモニタ電圧生
成部４３からのアナログモニタ電圧信号との差を増幅
し、差電圧を生成するもので、例えば、図３に示すよう
に、差動アンプ４４ａを有している。また、ＬＤ駆動制
御信号生成部（発光素子駆動制御信号生成部）４１は、
モニタ信号に起因するアナログモニタ信号とアナログ基
準信号とが一致するように、ＬＤ駆動部２を制御するた
めのアナログ制御信号（ＬＤ駆動制御用アナログ信号）
を生成するもので、例えば、図３に示すように、コンデ
ンサ４１０，抵抗４１１，電源４１２，Ｐ型ＭＯＳトラ
ンジスタ４１３，信号出力部４１４とをそなえて構成さ
れている。

【００３９】ここで、コンデンサ（充電用コンデンサ）
４１０は、後述するＰ型ＭＯＳトランジスタ４１３から
の電荷を蓄積するもので、このコンデンサ４１０に蓄積
された電荷は、アナログ制御信号として出力されるよう
になっている。また、抵抗（放電用抵抗）４１１は、コ
ンデンサ４１０に過充電された電荷を放電するもので、
コンデンサ４１０に並列に接続されるようになってい
る。

【００４０】さらに、Ｐ型ＭＯＳトランジスタ（制御素
子）４１３は、上記の電源４１２とコンデンサ４１０と
の間に介装され、コンデンサ４１０の充電状態を差電圧
生成部４４から出力されるアナログモニタ信号とアナロ
グ基準信号との差信号に基づいて制御するものである。
具体的に、このＰ型ＭＯＳトランジスタ４１３は、差電
圧生成部４４からの差信号の電圧が高い場合には、コン
デンサ４１０に供給する電流を大きくする一方、差信号
の電圧が低い場合には、コンデンサ４１０に供給する電
流を小さくしている。

【００４１】なお、このとき、Ｐ型ＭＯＳトランジスタ
４１３から漏れるドレインリーク電流により、コンデン
サ４１０へ過剰に充電された場合には、抵抗４１１（放
電パス）により放電され、コンデンサ４１０における過
充電を防止することができるようになっている。また、
このとき、コンデンサ４１０の容量値と抵抗４１１の抵
抗値との関係は、例えば、容量値をできるだけ小さく、
且つ、抵抗値をできるだけ大きくするなど、初期光出力
を高速に立ち上げるのに適した値が設定されている。

【００４２】さらに、信号出力部４１４は、上記のＰ型
ＭＯＳトランジスタ４１３とコンデンサ４１０との間か
らアナログ制御信号を取り出すものである。ところで、
上述のＬＤ駆動制御信号生成部４１は、初期電圧を供給
する初期電圧供給部を設けて構成することもできる。具
体的に、図４に示すＬＤ駆動制御信号生成部４１は、コ
ンデンサ４１０，抵抗４１１，電源４１２，Ｐ型ＭＯＳ
トランジスタ４１３，信号出力部４１４に加え、初期電
圧供給部４１５をそなえて構成されるものである。

【００４３】ここで、初期電圧供給部（初期充電信号供
給部）４１５は、上記コンデンサ４１０に初期電圧（初
期充電信号；Ｖｔｈ）を供給するもので、例えば、発光
素子１のしきい値電流以下の電流を生成するようなＬＤ
駆動制御信号をＬＤ駆動部２へ出力するようになってい
る。具体的に、この初期電圧供給部４１５は、例えば、
図４に示すように、定電流源４１５ａ，Ｎ型ＭＯＳトラ
ンジスタ４１５ｂをそなえて構成されている。定電流源
４１５ａは、Ｎ型ＭＯＳトランジスタ４１５ｂに定電流
を流すものであり、Ｎ型ＭＯＳトランジスタ４１５ｂ
は、発光素子１のしきい値電流以下の電流を生成するた
めのしきい値電圧Ｖｔｈに相当する電圧を生成するもの
である。

【００４４】即ち、この初期電圧供給部４１５では、絶
えずコンデンサ４１０に初期電圧を供給することができ
るので、発光素子１のしきい値電流以下の電流を生成す
るための初期電圧Ｖｔｈを発生することができ、発光素
子１の初期立ち上げ時の光出力を高速に一定値にするこ
とができるようになっている。次に、図２に示す保持部
（信号情報保持部）４２は、ＬＤ駆動制御信号生成部４
１にて生成されるアナログ制御信号に関する信号情報を
ディジタル情報として保持しうるもので、例えば、図５
に示すように、コントロール部４２ａ，ディジタル保持
部４２ｂをそなえて構成されている。

【００４５】ここで、ディジタル保持部（ディジタル情
報保持部）４２ｂは、ＬＤ駆動制御信号生成部４１から
のアナログ制御信号をディジタル値で保持するもので、
データ信号のタイミングをとっているクロック信号と外
部（装置全体を監視する監視システム等；図示略）から
の保持用制御信号とに基づいてアナログ制御信号をディ
ジタル値で保持するようになっている。

【００４６】また、コントロール部（制御部）４２ａ
は、ＬＤ駆動制御信号生成部４１からのアナログ制御信
号とディジタル保持部４２ｂからの保持信号（保持出
力）とに基づいて、ＬＤ駆動部２を制御するもので、外
部（監視システム等；図示略）からのコントロール信号
に基づいて制御されるようになっている。なお、詳細に
ついては後述する。

【００４７】具体的に、この保持部４２では、データ信
号の初期立ち上げ時には、アナログ立ち上げ部４Ａにて
生成されたアナログ制御信号をディジタル保持部４２ｂ
を介さずに（図５の矢印Ａ参照）、ＬＤ駆動制御信号と
してＬＤ駆動部２へ出力し、データ信号のバースト非送
信期間及びそれ以降のバースト送信期間には、上述の初
期のバースト送信時に記憶させたディジタル値の光出力
情報（図５の矢印Ｂ参照）を保持信号としてアナログ制
御信号に供給し、この保持信号の供給されたアナログ制
御信号をＬＤ駆動制御信号としてＬＤ駆動部２へ出力す
るようになっている。

【００４８】ところで、上述のディジタル保持部４２ｂ
は、例えば、図６に示すように、アナログ／ディジタル
変換回路４２０，ディジタル／アナログ変換回路４２
１，Ｎ型ＭＯＳトランジスタ４２２をそなえて構成され
ている。ここで、アナログ／ディジタル変換回路（アナ
ログ／ディジタル変換部）４２０は、アナログ立ち上げ
部４Ａからのアナログ制御信号をディジタル信号に変換
するもので、ディジタル保持部４２ｂの入力側に設けら
れている。

【００４９】また、Ｎ型ＭＯＳトランジスタ４２２は、
外部からの保持用制御信号に基づいてアナログ／ディジ
タル変換回路４２０へ供給されるクロック信号を制御す
るものである。即ち、上述のアナログ／ディジタル変換
回路４２０では、供給されるアナログ制御信号が上記ク
ロック信号のタイミングによってディジタル変換され、
クロック信号が入力されないときには、その前に変換さ
れたディジタル値を保持するようになっている。従っ
て、アナログ／ディジタル変換回路４２０は、記憶部を
兼用していることになる。

【００５０】なお、この保持用制御信号には、例えば、
送信，受信を切り換える送受切替え信号やデータ信号の
“０”連続を検出する“０”連検出信号、あるいは、カ
ウンタを用いて生成されたものを用いている。さらに、
ディジタル／アナログ変換回路（ディジタル／アナログ
変換部）４２１は、アナログ／ディジタル変換回路４２
０からのディジタル信号をアナログ信号（アナログの電
圧値）に変換し、アナログ制御信号と同程度の電圧値で
ある保持信号を出力するもので、ディジタル保持部４２
ｂの出力側に設けられている。

【００５１】このような構成により、上述のディジタル
保持部４２ｂでは、光出力の初期の立ち上げ時以降のバ
ースト送信期間及びバースト非送信期間においても、初
期の立ち上げ時にコントロール部４２ａに入力されたア
ナログ制御信号と同程度の一定の電圧値をコントロール
部４２ａに出力することができるようになっているので
ある。

【００５２】なお、アナログ／ディジタル変換回路４２
０とディジタル／アナログ変換回路４２１との間におけ
るディジタル値の出入力は、直列型，並列型のどちらで
もよい。また、上述の図６に示すディジタル保持部４２
ｂでは、アナログ／ディジタル変換回路４２０に供給さ
れるクロック信号のタイミングに基づいて、アナログ制
御信号のディジタル値を保持するようになっているが、
例えば、図７に示すように、記憶装置４２３をアナログ
／ディジタル変換回路４２０Ａの出力側（即ち、アナロ
グ／ディジタル変換回路４２０Ａの外部）に設けてアナ
ログ／ディジタル変換回路４２０Ａにてディジタル変換
された信号（ディジタル値）をこの記憶装置４２３にお
いて保持するようにしてもよい。

【００５３】この場合、上述の記憶装置（記憶部）４２
３は、保持用制御信号に制御されたクロック信号に基づ
いてアナログ／ディジタル変換回路４２０Ａからのディ
ジタル値を記憶するようになっており、例えば、フリッ
プフロップや揮発性メモリにより構成されている。ま
た、この図７に示すＮ型ＭＯＳトランジスタ４２４は、
クロック信号を制御して記憶装置４２３に記憶されたデ
ィジタル値の保持や書き込みを制御するものである。な
お、この図７に示すディジタル保持部４２ｃの場合もデ
ィジタル値の出入力は、直列型，並列型のどちらでも良
い。

【００５４】つまり、この図７に示すディジタル保持部
４２ｃでは、保持用制御信号に制御されたクロック信号
を記憶装置４２３に供給するようにして、アナログ／デ
ィジタル変換回路４２０Ａからの出力を保持するように
なっているのである。即ち、保持用制御信号によって、
記憶装置４２３にクロック信号が供給されない限り、こ
の記憶装置４２３はその記憶内容を更新しないようにな
っているのである。これにより、記憶装置４２３にクロ
ック信号が供給されない間は、記憶装置４２３の記憶内
容を保持しているのである。

【００５５】ところで、図６にて上述したアナログ／デ
ィジタル変換回路４２０は、例えば、図８に示すよう
に、オフセットキャンセル回路６０，逐次型Ａ／Ｄコン
バータ６１をそなえて構成されている。具体的に、オフ
セットキャンセル回路（オフセットキャンセル部）６０
は、アナログ立ち上げ部４Ａからのアナログ制御信号に
オフセットキャンセル処理を施すものであり、詳細につ
いては、後述することにする。

【００５６】また、逐次型Ａ／Ｄコンバータ６１は、オ
フセットキャンセル回路６０から出力されるアナログ信
号をディジタル変換するもので、例えば、コンパレータ
６１ａ，制御回路６１ｂ，Ｄ／Ａコンバータ６１ｃ，逐
次比較レジスタ６１ｄを有している。ここで、コンパレ
ータ６１ａは、オフセットキャンセル回路６０からのア
ナログ電圧と後述するＤ／Ａコンバータ６１ｃからのア
ナログ電圧とを比較するものであり、制御回路６１ｂ
は、コンパレータ６１ａによる比較結果に基づいて、ア
ナログ電圧を上位ビットから下位ビットまでディジタル
変換するものである。

【００５７】また、逐次比較レジスタ６１ｄは、コンパ
レータ６１ａにて比較されたデータを制御回路６１ｂの
制御信号に基づいて順次保持し出力するものであり、Ｄ
／Ａコンバータ６１ｃは、逐次比較レジスタ６１ｄから
の出力をアナログ電圧に変換するものである。即ち、こ
の逐次型Ａ／Ｄコンバータ６１では、入力されてくるア
ナログ制御信号の全ビットについて順次ディジタル変換
することができるのである。

【００５８】さらに、上述のオフセットキャンセル回路
６０は、例えば、図９に示すように、アナログ制御信号
の供給線に対しそれぞれが相互に可変抵抗７０を経由し
て接続された第１定電流源７１，第２定電流源７２，第
３定電流源７３をそなえて構成されている。ここで、可
変抵抗７０は、アナログ制御信号の供給線に介装される
もので、入力されるアナログ制御信号とアナログ／ディ
ジタル変換回路４２０より後段のディジタル／アナログ
変換回路４２１（図６，図７参照）から出力される保持
信号との差を一致させるようになっている。第１定電流
源７１，第２定電流源７２は、それぞれ、定電流
（ｉ₀）を流しうるもので、アナログ制御信号の供給線
にそれぞれ接続されるとともに、可変抵抗７０を挟んで
相互に接続されるようになっている。

【００５９】また、第３定電流源７３は、可変抵抗７０
の抵抗分割点に接続されて、第１定電流源７１及び第２
定電流源７２からそれぞれ出力される定電流値の和に相
当する定電流（２ｉ₀）を流しうるもので、可変抵抗７
０を調整し、入力されるアナログ制御信号と後段のディ
ジタル／アナログ変換回路４２１から出力される保持信
号とを一致させる（誤差を吸収する）ようになってい
る。

【００６０】つまり、このオフセットキャンセル回路６
０では、オフセットキャンセル処理を実現するために、
可変抵抗７０の抵抗値を可変にしうるようにして、逐次
型Ａ／Ｄコンバータ６１で発生するアナログ制御信号の
アナログ値と上述の保持信号との誤差を吸収し、光出力
パワーの変動を抑制するようになっているのである。な
お、上述の誤差とは、逐次型Ａ／Ｄコンバータ６１内の
コンパレータ６１ａのオフセットにより発生するもの
で、この誤差により、光出力パワーが変動する可能性が
あるため、オフセットキャンセル回路６０により抑制し
ているのである。

【００６１】また、上述の図８に示す逐次型Ａ／Ｄコン
バータ６１や図９に示すオフセットキャンセル回路６０
を有するアナログ／ディジタル変換回路４２０は、ディ
ジタル値の保持機能を兼用した場合や（図６参照）、あ
るいは、保持機能を外部に設けた場合（図７参照）のい
ずれにおいても適用できる。ところで、上述したディジ
タル／アナログ変換回路４２１（図６，図７参照）は、
例えば、図１０に示すように、Ｎ型ＭＯＳトランジスタ
４２５−１〜４２５−ｎ（ｎは自然数；以下、同様）と
重み付き電流源４２６−１〜４２６−ｎとをそなえて構
成されている。

【００６２】具体的には、重み付き電流源４２６−１〜
４２６−ｎは、ＬＤ駆動制御信号に供給される保持信号
に重み付けを行なう定電流を流すもので、例えば、重み
付き電流源４２６−１は電流ｉ₀を流し、重み付き電流
源４２６−ｎは電流２ⁿ×ｉ ₀を流すようになってい
る。また、Ｎ型ＭＯＳトランジスタ４２５−１〜４２５
−ｎは、前段のアナログ／ディジタル変換回路４２０か
ら出力されるｎビットのディジタル信号に応じて重み付
き電流源４２６−１〜４２６−ｎから出力される電流を
制御するものである。

【００６３】例えば、Ｎ型ＭＯＳトランジスタ４２５−
１は、重み付き電流源４２６−１からの電流に基づいて
最下位ビットの重み付けを行ない、Ｎ型ＭＯＳトランジ
スタ４２５−ｎは、重み付き電流源４２６−ｎからの電
流に基づいて最上位ビットの重み付けを行なうようにな
っている。即ち、保持信号は、２⁰ｉ₀ ＋２ ¹ｉ₀＋・
・・＋２ⁿｉ₀となる。

【００６４】このように、ディジタル／アナログ変換回
路４２１は、アナログ／ディジタル変換回路４２０から
の各ビットデータに重み付けを行なっているので、アナ
ログ制御信号に供給するための適切な保持信号を生成す
ることができるのである。なお、図１０においては、記
憶装置を省略しているが、ディジタル値の保持機能を兼
用した場合や（図６参照）、あるいは、保持機能を外部
に設けた場合（図７参照）のいずれの場合においても、
このような重み付き電流源４２６−１〜４２６−ｎによ
り構成されるディジタル／アナログ変換回路４２１を適
用できる。

【００６５】次に、前述の図５に示すコントロール部４
２ａについて詳述する。このコントロール部４２ａは、
例えば、図１１に示すように、インバータ４２７，Ｎ型
ＭＯＳトランジスタ４２８，４２９をそなえて構成され
ている。ここで、インバータ４２７は、外部からのコン
トロール信号を反転するものであり、Ｎ型ＭＯＳトラン
ジスタ４２８は、アナログ立ち上げ部４Ａからのアナロ
グ制御信号の出力を制御するスイッチング素子で、コン
トロール信号に基づいて、アナログ制御信号のスイッチ
制御（ＯＮ／ＯＦＦ）を施すようになっている。

【００６６】また、Ｎ型ＭＯＳトランジスタ４２９は、
ディジタル保持部４２ｂから出力される保持信号を制御
するスイッチング素子で、インバータ４２７を介して得
られるコントロール信号に基づいて、保持信号のスイッ
チ制御を施すようになっている。つまり、コントロール
信号により、Ｎ型ＭＯＳトランジスタ４２８がＯＮ（Ｏ
ＦＦ）のときには、Ｎ型ＭＯＳトランジスタ４２９がＯ
ＦＦ（ＯＮ）となるようにして、Ｎ型ＭＯＳトランジス
タ４２８，４２９の導通状態が相互に反転した状態で切
り換わるようになっている。

【００６７】具体的に、上述のコントロール部４２ａ
は、データ信号の第１バースト目の送信時には、アナロ
グ制御信号に基づいてＬＤ駆動部２を制御する一方、デ
ータ信号の第２バースト目以降の送信時には、保持信号
に基づいてＬＤ駆動部２を制御するようになっている。
例えば、図１２（ａ），（ｂ）に示すように、第１バー
スト目のバースト送信期間（Ｔ₁）には、コントロール
信号に基づいて、Ｎ型ＭＯＳトランジスタ４２８がＯ
Ｎ、Ｎ型ＭＯＳトランジスタ４２９がＯＦＦとなり、ア
ナログ立ち上げ部４Ａからのアナログ制御信号がＬＤ駆
動制御信号としてＬＤ駆動部２へ出力されるようになっ
ている。

【００６８】また、保持期間（Ｔ₂；バースト非送信期
間）には、Ｎ型ＭＯＳトランジスタ４２８がＯＦＦ、Ｎ
型ＭＯＳトランジスタ４２９がＯＮとなり、ディジタル
保持部４２ｂからの保持信号がＬＤ駆動制御信号として
ＬＤ駆動部２へ出力されるようになっている。さらに、
第２バースト目のバースト送信期間（Ｔ₃）には、Ｎ型
ＭＯＳトランジスタ４２８，Ｎ型ＭＯＳトランジスタ４
２９では、ともにスイッチの切替えは行なわれず、それ
ぞれ、ＯＦＦ及びＯＮの状態のままとなる。

【００６９】即ち、データ信号の初期の立ち上げ時に
は、Ｎ型ＭＯＳトランジスタ４２８をＯＮにしてアナロ
グ制御信号をＬＤ駆動制御信号として出力するが、その
後、バースト非送信期間及び第２バースト目以降のバー
スト送信期間には、Ｎ型ＭＯＳトランジスタ４２８をＯ
ＦＦにしたままで、Ｎ型ＭＯＳトランジスタ４２９のみ
を制御し、保持信号をＬＤ駆動制御信号として出力する
ようになっている。

【００７０】このように、上述のディジタル保持部４２
ｂ，コントロール部４２ａを有する保持部４２では、初
期の立ち上げ時以外は、ディジタル保持部４２ｂからの
保持信号（フィードバックされて得られたアナログ制御
信号）をＬＤ駆動制御信号として用いているので、デー
タ信号のバースト非送信期間の長さに関わらず、アナロ
グ制御信号の状態を一定に保持することができ、パワー
変動のない安定な光出力を得ることができるのである。

【００７１】上述のごとく構成された本発明の発光素子
制御装置５１では、例えば、図１３（ａ）に示すよう
に、まず、データ信号が入力されると、図１３（ｃ）に
示すように、基準電圧生成部４０からアナログの基準電
圧信号（“１”）が出力される。このとき、ＬＤ駆動部
２を介して発光素子１から光信号が発せられ、その光信
号を受けた受光素子３から、図１３（ｂ）に示すよう
に、モニタ信号が抽出され、図１３（ｄ）に示すよう
に、モニタ電圧生成部４３からアナログのモニタ電圧信
号（“１”）が出力される。なお、基準電圧生成部４０
からの基準電圧信号及びモニタ電圧生成部４３からのモ
ニタ電圧信号は、それぞれ、ともに反転された信号であ
る。

【００７２】その後、アナログ立ち上げ部４Ａの差電圧
生成部４４において上述の基準電圧信号とモニタ電圧信
号との差電圧が生成され、ＬＤ駆動制御信号生成部４１
において、図１３（ｅ）に示すように、アナログ制御信
号が出力される。そして、このアナログ制御信号を受け
た保持部４２では、コントロール部４２ａを介し、図１
３（ｆ）に示すように、ＬＤ駆動制御信号がＬＤ駆動部
２へ出力される。これにより、発光素子１からは、図１
３（ｇ）に示すように、光信号が出力される。

【００７３】その後、データ信号が入力されなくなると
〔保持期間（Ｔ₂）〕、モニタ信号は検出されず〔図１
３（ｂ）参照〕、基準電圧信号及びモニタ電圧信号はと
もに“０”となる〔図１３（ｃ），（ｄ）参照〕、即
ち、発光素子１からの光出力も停止する〔図１３（ｇ）
参照〕。このとき、保持部４２では、ディジタル保持部
４２ｂにおいて前回の送信期間時（Ｔ₁）にフィードバ
ックして保持された光信号の情報（保持信号）をコント
ロール部４２ａへ出力し、この保持信号がＬＤ駆動制御
信号としてＬＤ駆動部２へ出力される。

【００７４】即ち、図１３（ｅ）に示すように、保持期
間においてもアナログ制御信号の状態が上述の保持信号
によって一定に維持されているため、図１３（ｆ）に示
すように、ＬＤ駆動部２へのＬＤ駆動制御信号も一定に
維持されるのである。そして、データ信号が再び入力さ
れたときには〔送信期間（Ｔ₃）〕、１つ前のバースト
送信期間と同レベルのＬＤ駆動制御信号がＬＤ駆動部２
へ送信されていることから、図１３（ｇ）に示すよう
に、発光素子１からは瞬時に安定な光信号が出力され
る。

【００７５】このように、本発明の一実施形態にかかる
発光素子制御装置５１によれば、ＬＤ駆動制御信号生成
部４１によって、発光素子１からの光出力の初期立ち上
げを高速化することができるとともに、上記アナログ的
に立ち上げた光出力の情報をディジタル的に保持するこ
とにより、第２バースト目以降のバースト先頭における
光出力を高速に一定値にすることができる利点がある。
これにより、パワー変動のない安定で、且つ、正確な光
出力を得ることができ、本装置の性能向上に寄与しうる
のである。

【００７６】また、ＬＤ駆動制御信号生成部４１のコン
デンサ４１０に絶えず初期充電信号を供給しているの
で、初期の立ち上げ時における光出力をより一層高速に
一定値にすることができる利点がある。さらに、保持部
４２において、入力されてくるアナログ制御信号の状態
をデータ信号のバースト非送信期間の長さに関わらず、
一定に保持することができるので、常に安定なＬＤ駆動
制御信号を出力することができる利点がある。

【００７７】また、本発明によれば、オフセットキャン
セル回路６０をそなえて構成されているので、ディジタ
ル保持部４２ｂに入力されるアナログ制御信号と出力さ
れる保持信号との誤差を吸収することができ、発光素子
１の光出力パワーの変動を抑制することができるので、
この場合も安定な光出力を得ることができる利点があ
る。

【００７８】（ｂ）変形例の説明ところで、上述した発光素子制御装置５１において、例
えば、オフセットキャンセル回路６０（図９参照），コ
ントロール部４２ａ（図１１参照）を以下に示すよう
に、変形して構成することもできる。（ｂ１）オフセットキャンセル回路の変形例（ｂ１−１）第１変形例図１４は、上述のオフセットキャンセル回路６０の第１
変形例（オフセットキャンセル回路６０Ａ）を示すブロ
ック図で、この図１４に示すように、オフセットキャン
セル回路６０Ａは、第１抵抗７４，第２抵抗７５，定電
流源７６，可変電流源７７，７８をそなえて構成されて
いる。

【００７９】具体的に、第１抵抗（Ｒ₁）７４及び第２
抵抗（Ｒ₁）７５は、それぞれ、定抵抗であり、アナロ
グ制御信号の供給線に介装されている。定電流源（第１
電流源）７６及び可変電流源（第２電流源）７７は、ア
ナログ制御信号の供給線にそれぞれ接続されるととも
に、第１抵抗７４及び第２抵抗７５を挟んで相互に接続
されるもので、定電流源７６は定電流（ｉ₀）を流しう
るものであり、可変電流源７７は可変電流（ｉ₁）を流
しうるものである。

【００８０】なお、上述の定電流源７６及び可変電流源
７７は、少なくとも一方が可変電流源であればよいの
で、定電流源７６を可変電流源とし、可変電流源７７を
定電流源として構成するようにしてもよい。また、可変
電流源７８は、第１抵抗７４及び第２抵抗７５との接続
中間点に接続されて、定電流源７６及び可変電流源７７
からそれぞれ出力される電流値の和に相当する電流（ｉ
＝ｉ₀＋ｉ₁）を流しうるものである。

【００８１】つまり、このオフセットキャンセル回路６
０Ａは、上述の図９に示すオフセットキャンセル回路６
０とは異なり、第１抵抗７４及び第２抵抗７５をともに
固定にし、可変電流源７７，７８の電流を可変にするよ
うになっており、この可変電流源７７，７８がオフセッ
トキャンセル処理を実現するために電流値を可変にしう
るので、入力されるアナログ制御信号とディジタル／ア
ナログ変換回路４２１から出力される保持信号との誤差
を一定にすることができるようになっている。

【００８２】なお、可変電流源７７，７８を可変させる
ための電流値は、同程度に調整されるようになってい
る。そして、この図１４に示すオフセットキャンセル回
路６０Ａを有するアナログ／ディジタル変換回路４２０
−１は、ディジタル値の保持機能を兼用した場合や（図
６参照）、あるいは、保持機能を外部に設けた場合（図
７参照）のいずれにおいても適用できる。

【００８３】このように、上述のオフセットキャンセル
回路６０Ａでは、可変電流源７７，７８の電流値を可変
にすることにより、アナログ制御信号と保持信号との差
を一定に保つことができるので、同様に、安定な光出力
を得ることができるとともに、システム構築の際の柔軟
性に寄与しうる。（ｂ１−２）第２変形例図１５は、上述のオフセットキャンセル回路６０の第２
変形例（オフセットキャンセル回路６０Ｂ）を示すブロ
ック図で、この図１５に示すように、オフセットキャン
セル回路６０Ｂは、Ｎ型ＭＯＳトランジスタ８０，８
１，第４定電流源８２，第５定電流源８３，第６定電流
源８４，オフセットキャンセル自動調整部７９をそなえ
て構成されている。

【００８４】具体的に、Ｎ型ＭＯＳトランジスタ８０，
８１は、アナログ制御信号の供給線にそれぞれ介装され
るもので、後述するオフセットキャンセル自動調整部７
９からの信号に基づいて、入力されてくるアナログ制御
信号と後段のディジタル／アナログ変換回路４２１から
出力される保持信号とを一致させるようになっている。

【００８５】即ち、このＮ型ＭＯＳトランジスタ８０，
８１は、それぞれ、可変抵抗の機能を有するもので、後
述する第６定電流源８４からの電流に基づいて、上述の
図９に示す可変抵抗７０とほぼ同様に、アナログ制御信
号と上記保持信号とを一致させるようになっている。ま
た、第４定電流源８２，第５定電流源８３は、それぞ
れ、定電流（ｉ₀）を流しうるもので、アナログ制御信
号の供給線にそれぞれ接続されるとともに、Ｎ型ＭＯＳ
トランジスタ８０，８１を挟んで相互に接続されてい
る。

【００８６】さらに、第６定電流源８４は、Ｎ型ＭＯＳ
トランジスタ８０，８１の間に接続されて、第４定電流
源８２及び第５定電流源８３からそれぞれ出力される定
電流値の和に相当する定電流（２ｉ₀）を流しうるもの
である。また、オフセットキャンセル自動調整部７９
は、上述のアナログ制御信号と保持信号とに基づいて、
Ｎ型ＭＯＳトランジスタ８０，８１の値を自動的に変更
しうるもので、例えば、図１５に示すように、比較器８
５，インバータ８６，アップダウンカウンタ８７，８
９，ディジタル／アナログ変換回路８８，９０，初期値
設定部９１をそなえて構成されている。

【００８７】ここで、比較器（比較部）８５は、アナロ
グ制御信号と後段のディジタル／アナログ変換回路４２
１から出力される保持信号とを比較するコンパレータで
あり、インバータ８６は、比較器８５からの出力を反転
するものである。また、初期値設定部９１は、後述する
アップダウンカウンタ８７，８９においてカウントする
ための初期値（プリセット入力信号）を設定するもの
で、この初期値設定部９１から出力されるプリセット入
力信号をアナログ／ディジタル変換回路９１ａにてディ
ジタル変換し、後述するアップダウンカウンタ８７，８
９に出力するようになっている。なお、このプリセット
入力値としては、アップダウンカウンタ８７，８９から
出力される値のうちの中間値が供給されるようになって
いる。

【００８８】さらに、アップダウンカウンタ（Ｕ／Ｄ）
８７は、比較器８５での比較結果に基づきアップカウン
ト又はダウンカウントを行なってＮ型ＭＯＳトランジス
タ８０の値を変更しうる調整信号を出力するもので、ク
ロック信号に基づいて、上述の調整信号が出力されるよ
うになっている。また、ディジタル／アナログ変換回路
（Ｄ／Ａ）８８は、アップダウンカウンタ８７からのデ
ィジタル出力をアナログ変換するものである。

【００８９】さらに、アップダウンカウンタ（Ｕ／Ｄ）
８９は、インバータ８６において反転された比較器８５
からの比較結果に基づき、アップカウント又はダウンカ
ウントを行なってＮ型ＭＯＳトランジスタ８１の値を変
更しうる調整信号を出力するもので、同様に、クロック
信号に基づいて、上述の調整信号が出力されるようにな
っている。

【００９０】また、ディジタル／アナログ変換回路９０
は、アップダウンカウンタ８９からのディジタル出力を
アナログ変換し、Ｎ型ＭＯＳトランジスタ８１へ出力す
るものである。即ち、この図１５に示すオフセットキャ
ンセル回路６０Ｂは、図９にて上述したオフセットキャ
ンセル回路６０による可変抵抗７０を使用した場合のオ
フセットキャンセル処理を、Ｎ型ＭＯＳトランジスタ８
０，８１及びオフセットキャンセル自動調整部７９を使
用して自動的に行なうようにしたものである。

【００９１】なお、このオフセットキャンセル回路６０
Ｂを有するアナログ／ディジタル変換回路４２０−２
は、ディジタル値の保持機能を外部に設けた場合（図７
参照）について記載しているが、記憶部を兼用すること
により保持機能を内蔵した場合（図６参照）においても
適用できる。上述の構成により、オフセットキャンセル
回路６０Ｂでは、まず、オフセットキャンセル自動調整
部７９において、初期値設定部９１からのプリセット入
力信号によりアップダウンカウンタ８７，８９に初期値
を与えると、アップダウンカウンタ８７，８９では、そ
れぞれ、比較器８５から出力されるアナログ制御信号と
保持信号との比較結果に基づいて動作しはじめる。

【００９２】その後、このアップダウンカウンタ８７，
８９では、それぞれ、クロック信号に基づきカウントし
はじめ、ディジタル／アナログ変換回路８８，９０を介
して、Ｎ型ＭＯＳトランジスタ８０，８１へ出力する。
そして、Ｎ型ＭＯＳトランジスタ８０，８１では、抵抗
分割点を変えながら、上述のアップダウンカウンタ８
７，８９からの信号に基づいて、アナログ制御信号と保
持信号との差をほぼ一致させるように制御する。

【００９３】このように、上述のオフセットキャンセル
回路６０Ｂでは、後段のディジタル／アナログ変換回路
４２１から出力される保持信号をフィードバックして、
入力されてくるアナログ制御信号と比較し、上述のＮ型
ＭＯＳトランジスタ８０，８１の値を自動的に変更して
いるので、アナログ制御信号と保持信号との差を自動的
に一致させることができ、本装置の処理能力をより一層
向上させることができる。

【００９４】（ｂ１−３）第３変形例図１６は、上述のオフセットキャンセル回路６０の第３
変形例（オフセットキャンセル回路６０Ｃ）を示すブロ
ック図で、この図１６に示すように、オフセットキャン
セル回路６０Ｃは、第３抵抗９２，第４抵抗９３，第７
定電流源９４，第１可変電流源９５，第８定電流源９
６，第２可変電流源９７，オフセットキャンセル自動調
整部７９Ａをそなえて構成されている。

【００９５】具体的に、第３抵抗（Ｒ₁）９２及び第４
抵抗（Ｒ₁）９３は、それぞれ、定抵抗であり、アナロ
グ制御信号の供給線に介装されている。第７定電流源９
４及び第１可変電流源９５は、アナログ制御信号の供給
線にそれぞれ接続されるとともに、第３抵抗９２及び第
４抵抗９３を挟んで相互に接続されるもので、特に、第
７定電流源９４は定電流（ｉ₁）を流しうるものであ
り、第１可変電流源９５は可変電流（ｉ₂）を流しうる
ものである。

【００９６】また、第８定電流源９６及び第２可変電流
源９７は、第３抵抗９２及び第４抵抗９３との接続中間
点に接続されるもので、特に、第８定電流源９６は、第
７定電流源９５から出力される電流値に相当する電流
（ｉ₁）を流しうるものであり、第２可変電流源９７
は、上述の第１可変電流源９５から出力される電流値に
相当する電流（ｉ₂）を流しうるものである。

【００９７】具体的に、この図１６に示すオフセットキ
ャンセル回路６０Ｃでは、第３抵抗９２及び第４抵抗９
３をともに固定にし、後述するオフセットキャンセル自
動調整部７９Ａからの信号に基づいて、可変電流源９
５，９７の電流を可変にし、入力されるアナログ制御信
号とディジタル／アナログ変換回路４２１から出力され
る保持信号とを一致させることができるようになってい
る。

【００９８】また、オフセットキャンセル自動調整部７
９Ａは、アナログ制御信号と保持信号とに基づいて、上
述の第１可変電流源９５，第２可変電流源９７の電流値
を自動的に変更しうるもので、例えば、図１６に示すよ
うに、比較器８５Ａ，アップダウンカウンタ８７Ａ，デ
ィジタル／アナログ変換回路８８Ａ，初期値設定部９１
をそなえて構成されている。

【００９９】ここで、比較器（比較部）８５Ａは、上述
と同様に、アナログ制御信号と後段のディジタル／アナ
ログ変換回路４２１から出力される保持信号とを比較す
るコンパレータである。また、初期値設定部９１は、図
１５にて上述したものと同様のもので、プリセット入力
信号をアナログ／ディジタル変換回路９１ｂにてディジ
タル変換し、後述するアップダウンカウンタ８７Ａに出
力するようになっている。なお、このプリセット入力値
としては、アップダウンカウンタ８７Ａから出力される
値のうちの中間値が供給されるようになっている。

【０１００】さらに、アップダウンカウンタ（Ｕ／Ｄ）
８７Ａは、比較器８５Ａでの比較結果に基づきアップカ
ウント又はダウンカウントを行なって第１可変電流源９
５，第２可変電流源９７の電流値を変更しうる調整信号
を出力するもので、クロック信号（ＣＬＫ）に基づい
て、上述の調整信号が出力されるようになっている。ま
た、ディジタル／アナログ変換回路８８Ａは、アップダ
ウンカウンタ８７Ａからのディジタル出力をアナログ変
換するもので、このディジタル出力（電流制御信号）が
第１可変電流源９５と第２可変電流源９７とを制御して
いる。なお、このとき、２つの可変電流源９５，９７の
電流制御信号は、同程度に調整されるようになってい
る。

【０１０１】即ち、この図１６に示すオフセットキャン
セル回路６０Ｃは、図１４にて上述したオフセットキャ
ンセル回路６０Ａによる処理を自動的に行なうようにし
たものである。なお、このオフセットキャンセル回路６
０Ｃを有するアナログ／ディジタル変換回路４２０−３
も、ディジタル値の保持機能を外部に設けた場合（図７
参照）について記載しているが、記憶部を兼用すること
により保持機能を内蔵した場合（図６参照）においても
適用することができる。

【０１０２】上述の構成により、オフセットキャンセル
回路６０Ｃでは、まず、初期値設定部９１からのプリセ
ット入力信号によりアップダウンカウンタ８７Ａに初期
値を与えると、アップダウンカウンタ８７Ａでは、比較
器８５Ａからの出力に基づいて動作しはじめる。その
後、このアップダウンカウンタ８７Ａでは、クロック信
号に基づいてカウントしはじめ、ディジタル／アナログ
変換回路８８Ａを介して、第１可変電流源９５，第２可
変電流源９７へ出力する。そして、第１可変電流源９
５，第２可変電流源９７では、上述のアップダウンカウ
ンタ８７Ａからの信号に基づいて、電流値を変更しなが
ら、アナログ制御信号と保持信号との差をほぼ一致させ
るように制御する。

【０１０３】このように、上述のオフセットキャンセル
回路６０Ｃでは、後段のディジタル／アナログ変換回路
４２１から出力される保持信号をフィードバックして、
入力されてくるアナログ制御信号と比較し、上述の第１
可変電流源９５，第２可変電流源９７から出力される電
流値を自動的に変更しているので、アナログ制御信号と
保持信号との差を自動的に調整することができ、この場
合も同様に、本装置の処理性能をより一層向上させるこ
とができる。

【０１０４】（ｂ２）コントロール部の変形例図１７は、上述のコントロール部４２ａの変形例（コン
トロール部４２ｄ）を示すブロック図で、この図１７に
示すように、コントロール部４２ｄは、インバータ４３
０，Ｎ型ＭＯＳトランジスタ４３１，４３２をそなえて
構成されている。

【０１０５】ここで、インバータ４３０は、コントロー
ル信号を反転するものであり、Ｎ型ＭＯＳトランジスタ
４３１は、アナログ立ち上げ部４Ａからのアナログ制御
信号の出力を制御するスイッチング素子で、コントロー
ル信号に基づいて、アナログ制御信号のスイッチ制御
（ＯＮ／ＯＦＦ）を施すようになっている。また、Ｎ型
ＭＯＳトランジスタ４３２は、ディジタル保持部４２ｂ
からの保持信号の出力を制御するスイッチング素子で、
インバータ４３０を介して得られるコントロール信号に
基づいて、保持信号のスイッチ制御を施すようになって
いる。

【０１０６】つまり、コントロール信号により、Ｎ型Ｍ
ＯＳトランジスタ４３１がＯＮ（ＯＦＦ）のときには、
Ｎ型ＭＯＳトランジスタ４３２がＯＦＦ（ＯＮ）となる
ようにして、Ｎ型ＭＯＳトランジスタ４３１，４３２の
導通状態が相互に反転した状態で切り換わるようになっ
ている。なお、このコントロール信号には、例えば、送
信，受信を切り換える送受切替え信号やデータ信号の
“０”連続を検出する“０”連検出信号、あるいは、カ
ウンタを用いて生成されるものが用いられるようになっ
ている。

【０１０７】具体的に、上述のコントロール部４２ｄ
は、データ信号のバースト送信期間には、アナログ制御
信号に基づいてＬＤ駆動部２を制御する一方、データ信
号のバースト非送信期間には、アナログ制御信号に保持
信号を供給するようになっている。例えば、図１８
（ａ），（ｂ）に示すように、データ信号の初期（第１
バースト目）のバースト送信期間（Ｔ₁）には、コント
ロール信号に基づいて、Ｎ型ＭＯＳトランジスタ４３１
がＯＮ、Ｎ型ＭＯＳトランジスタ４３２がＯＦＦとな
り、アナログ立ち上げ部４Ａからのアナログ制御信号が
ＬＤ駆動制御信号としてＬＤ駆動部２に出力されるよう
になっている。

【０１０８】また、保持期間（Ｔ₂；バースト非送信期
間）には、Ｎ型ＭＯＳトランジスタ４３１がＯＦＦ、Ｎ
型ＭＯＳトランジスタ４３２がＯＮとなり、ＬＤ駆動部
２へはＬＤ駆動制御信号は出力されないが、このとき、
ディジタル保持部４２ｂからの保持信号がアナログ制御
信号に供給されるようになっている。さらに、第２バー
スト目のバースト送信期間（Ｔ₃）には、Ｎ型ＭＯＳト
ランジスタ４３１がＯＮ、Ｎ型ＭＯＳトランジスタ４３
２がＯＦＦとなり、第１バースト目と同様に、アナログ
制御信号がＬＤ駆動制御信号としてＬＤ駆動部２に供給
されるようになっている。

【０１０９】なお、このアナログ制御信号は、上述の保
持期間において保持信号が供給された信号であるため、
Ｎ型ＭＯＳトランジスタ４３１がＯＮとなると、１つ前
のバースト送信期間と同レベルのＬＤ駆動制御信号が瞬
時にＬＤ駆動部２へ出力されるようになっているのであ
る。このように、上述のコントロール部４２ｄでは、バ
ースト非送信期間においてもディジタル保持部４２ｂか
らの保持信号により、アナログ制御信号が一定の状態に
保持されているので、この場合も、データ信号のバース
ト非送信期間の長さに関わらず、アナログ制御信号の状
態を一定に保持することができ、パワー変動のない安定
な光出力を得ることができるのである。

【０１１０】なお、上述のコントロール部４２ｄは、ア
ナログ制御信号のスイッチ制御を施すＮ型ＭＯＳトラン
ジスタ４３１をそなえて構成されているが、このＮ型Ｍ
ＯＳトランジスタ４３１を設けずに、コントロール部４
２ｄを構成することもできる。この場合、Ｎ型ＭＯＳト
ランジスタ４３１とインバータ４３０とを削除し、保持
信号のスイッチ制御を施すＮ型ＭＯＳトランジスタ４３
２のみをそなえて構成することができる。

【０１１１】つまり、Ｎ型ＭＯＳトランジスタ４３１を
設けないため、バースト送信時にはアナログ制御信号が
出力され、バースト非送信時にはアナログ制御信号及び
保持信号がＬＤ駆動制御信号として出力されるようにな
っている。従って、前述の図１１に示すコントロール部
４２ａと同様に、この場合もＬＤ駆動部２へは、常に一
定のＬＤ駆動制御信号が出力されるようになっている
が、初期の立ち上げ時にのみアナログ制御信号を用いて
いるコントロール部４２ａとは異なり、バースト送信期
間毎にアナログ制御信号を用いることができる。

【０１１２】（ｃ）その他なお、上述した実施形態のほか、本発明は、その趣旨を
逸脱しない範囲で種々変形して実施することができる。

【０１１３】

【発明の効果】以上詳述したように、本発明の発光素子
制御装置によれば、発光素子駆動制御信号生成部によっ
て、発光素子からの光出力の初期立ち上げを高速化する
ことができるとともに、上記アナログ的に立ち上げた光
出力の情報をディジタル的に保持することにより、第２
バースト目以降のバースト先頭における光出力を高速に
一定値にすることができる利点がある。これにより、パ
ワー変動のない安定で、且つ、正確な光出力を得ること
ができ、本装置の性能向上に寄与しうるのである（請求
項１，２）。

【０１１４】また、本発明によれば、初期充電信号供給
部をそなえて構成されているので、発光素子駆動制御信
号生成部のコンデンサに絶えず初期充電信号を供給する
ことができ、このようにすれば、初期の立ち上げ時にお
ける光出力をより一層高速に一定値にすることができる
利点がある（請求項３）。さらに、本発明によれば、信
号情報保持部によって、入力されてくる発光素子駆動制
御用アナログ信号の状態をデータ信号のバースト非送信
期間の長さに関わらず、一定に保持することができ、こ
のようにすることにより、常に安定な発光素子駆動制御
信号を出力することができる利点がある（請求項４〜
７，１４）。

【０１１５】また、本発明によれば、オフセットキャン
セル回路をそなえて構成することができ、このようにす
れば、発光素子駆動制御用アナログ信号とディジタル情
報保持部からの出力との誤差を吸収することができ、発
光素子の光出力パワーの変動を抑制することができるの
で、この場合も安定な光出力を得ることができる利点が
ある（請求項８〜１０）。

【０１１６】さらに、本発明によれば、オフセットキャ
ンセル回路が、可変電流源の電流値を可変にすることに
より、発光素子駆動制御用アナログ信号とディジタル情
報保持部からの出力との差を一定に保つことができ、こ
のようにすることにより、同様に、安定な光出力を得る
ことができるとともに、システム構築の際の柔軟性に寄
与しうる（請求項１１）。

【０１１７】また、本発明によれば、オフセットキャン
セル自動調整部が、ディジタル情報保持部からの出力を
フィードバックして、発光素子駆動制御用アナログ信号
と比較し、電流源の電流値または抵抗の抵抗値を自動的
に変更することができ、このようにすれば、発光素子駆
動制御用アナログ信号とディジタル情報保持部からの出
力との差を自動的に一致させることができ、本装置の処
理能力をより一層向上させることができる（請求項１
２，１３）。

【０１１８】さらに、本発明によれば、制御部によっ
て、初期の立ち上げ時以外はディジタル情報保持部から
の出力を発光素子駆動制御信号として用いることがで
き、このようにすれば、データ信号のバースト非送信期
間の長さに関わらず、発光素子駆動制御用アナログ信号
の状態を一定に保持することができ、パワー変動のない
安定な光出力を得ることができる利点がある（請求項１
５）。

【０１１９】また、本発明によれば、制御部によって、
バースト非送信期間においてもディジタル情報保持部か
らの出力により、発光素子駆動制御用アナログ信号を一
定の状態に保持することができ、このようにすれば、同
様に、データ信号のバースト非送信期間の長さに関わら
ず、発光素子駆動制御用アナログ信号の状態を一定に保
持することができ、パワー変動のない安定な光出力を得
ることができる利点がある（請求項１６）。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施形態にかかる発光素子制御装置
の構成を示すブロック図である。

【図３】本発明の一実施形態にかかるアナログ立ち上げ
部の構成を示すブロック図である。

【図４】本発明の一実施形態かかる発光素子駆動制御信
号生成部の構成を示すブロック図である。

【図５】本発明の一実施形態にかかる信号情報保持部の
構成を示すブロック図である。

【図６】本発明の一実施形態にかかるディジタル情報保
持部の構成を示すブロック図である。

【図７】本発明の一実施形態にかかるディジタル情報保
持部の他の例を示すブロック図である。

【図８】本発明の一実施形態にかかる逐次型アナログ／
ディジタルコンバータの内部構成を示すブロック図であ
る。

【図９】本発明の一実施形態にかかるオフセットキャン
セル部の内部構成を示すブロック図である。

【図１０】本発明の一実施形態にかかるディジタル／ア
ナログ変換部の内部構成を示すブロック図である。

【図１１】本発明の一実施形態にかかる制御部の構成を
示すブロック図である。

【図１２】（ａ），（ｂ）は、それぞれ、図１１に示す
制御部の動作を説明するための図である。

【図１３】本発明の一実施形態にかかる発光素子制御装
置の動作を説明するためのタイムチャートである。

【図１４】本発明の一実施形態にかかるオフセットキャ
ンセル部の第１変形例を示すブロック図である。

【図１５】本発明の一実施形態にかかるオフセットキャ
ンセル部の第２変形例を示すブロック図である。

【図１６】本発明の一実施形態にかかるオフセットキャ
ンセル部の第３変形例を示すブロック図である。

【図１７】本発明の一実施形態にかかる制御部の変形例
を示すブロック図である。

【図１８】（ａ），（ｂ）は、それぞれ、図１７に示す
制御部の動作を説明するための図である。

【図１９】発光素子制御装置の構成を示すブロック図で
ある。

【図２０】発光素子制御装置の詳細な構成を示すブロッ
ク図である。

【図２１】発光素子駆動制御信号生成部の構成を示すブ
ロック図である。

【符号の説明】

１，５発光素子（ＬＤ）２，７発光素子駆動部（ＬＤ駆動部）３，６受光素子（ＰＤ）４自動光パワー制御回路（発光素子駆動制御部）４Ａアナログ立ち上げ部８自動光パワー制御回路８ａ基準電圧生成部８ｂモニタ電圧生成部８ｃ差電圧生成部８ｄＬＤ駆動制御信号生成部９発光素子部４０基準電圧生成部（基準信号生成部）４１ＬＤ駆動制御信号生成部（発光素子駆動制御信号
生成部）４２保持部（信号情報保持部）４２ａ，４２ｄコントロール部（制御部）４２ｂ，４２ｃディジタル保持部（ディジタル情報保
持部）４３モニタ電圧生成部（モニタ信号生成部）４４差電圧生成部４４ａ差動アンプ５０，５１，１００発光素子制御装置６０，６０Ａ，６０Ｂ，６０Ｃオフセットキャンセル
回路（オフセットキャンセル部）６１逐次型Ａ／Ｄコンバータ６１ａコンパレータ６１ｂ制御回路６１ｃＤ／Ａコンバータ６１ｄ逐次比較レジスタ７０可変抵抗７１第１定電流源７２第２定電流源７３第３定電流源７４第１抵抗７５第２抵抗７６定電流源（第１電流源）７７可変電流源（第２電流源）７８可変電流源７９，７９Ａオフセットキャンセル自動調整部８０，８１，４２８，４２９，４３０，４３１Ｎ型Ｍ
ＯＳトランジスタ８２第４定電流源８３第５定電流源８４第６定電流源８５，８５Ａ比較器（比較部）８６，４２７，４３０インバータ８７，８７Ａ，８９アップダウンカウンタ（Ｕ／Ｄ）８８，８８Ａ，９０ディジタル／アナログ変換回路９１初期値設定部９２第３抵抗９３第４抵抗９４第７定電流源９５第１可変電流源９６第８定電流源９７第２可変電流源９１ａ，９１ｂアナログ／ディジタル変換回路４１０コンデンサ（充電用コンデンサ）４１１抵抗（放電用抵抗）４１２電源４１３Ｐ型ＭＯＳトランジスタ（制御素子）４１４信号出力部４１５初期電圧供給部（初期充電信号供給部）４１５ａ定電流源４１５ｂ，４２２，４２４，４２５−１〜４２５−ｎ，
４２８，４２９，４３１，４３２Ｎ型ＭＯＳトランジ
スタ４２０，４２０−１〜４２０−３，４２０Ａアナログ
／ディジタル変換回路（アナログ／ディジタル変換部）４２１ディジタル／アナログ変換回路（ディジタル／
アナログ変換部）４２３記憶装置（記憶部）４２６−１〜４２６−ｎ重み付き電流源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｂ 10/28 10/26 (72)発明者井上忠夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者池内公神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】光信号を発する発光素子と、入力されてくるデータ信号に応じて、該発光素子を駆動
する発光素子駆動部と、該発光素子からの光出力をモニタ信号として検出する受
光素子と、該データ信号と該受光素子で検出された該モニタ信号と
に基づいて、該発光素子駆動部を制御する発光素子駆動
制御部とをそなえ、該発光素子駆動制御部が、該データ信号に基づいてアナログ基準信号を生成する基
準信号生成部と、該モニタ信号に起因するアナログモニタ信号を生成する
モニタ信号生成部と、該アナログ基準信号と該アナログモニタ信号が一致する
ように該発光素子駆動部を制御するための発光素子駆動
制御用アナログ信号を生成する発光素子駆動制御信号生
成部と、該発光素子駆動制御用アナログ信号に関する信号情報を
ディジタル情報として保持しうる信号情報保持部とをそ
なえて構成されたことを特徴とする、発光素子制御装
置。
【請求項２】該発光素子駆動制御信号生成部が、充電
用コンデンサと、該コンデンサに並列に接続された放電
用抵抗と、該コンデンサに直列に接続された電源と、上
記の電源とコンデンサとの間に介装され該コンデンサの
充電状態を該アナログモニタ信号と該アナログ基準信号
との差信号に基づいて制御する制御素子と、上記の制御
素子とコンデンサとの間から該発光素子駆動制御用アナ
ログ信号を取り出す信号出力部とをそなえて構成された
ことを特徴とする、請求項１記載の発光素子制御装置。
【請求項３】該発光素子駆動制御信号生成部の該コン
デンサに初期充電信号を供給する初期充電信号供給部が
設けられていることを特徴とする、請求項２記載の発光
素子制御装置。
【請求項４】該信号情報保持部が、該発光素子駆動制御信号生成部からの該発光素子駆動制
御用アナログ信号をディジタル値で保持するディジタル
情報保持部と、該発光素子駆動制御信号生成部からの出力と該ディジタ
ル情報保持部からの出力とに基づいて、該発光素子駆動
部を制御する制御部とをそなえて構成されていることを
特徴とする、請求項１記載の発光素子制御装置。
【請求項５】該ディジタル情報保持部が、該発光素子駆動制御用アナログ信号に関する信号情報を
ディジタル情報として保持しうる記憶部をそなえ、且つ、該ディジタル情報保持部の入力側に、アナログ／
ディジタル変換部をそなえるとともに、該ディジタル情報保持部の出力側に、ディジタル／アナ
ログ変換部をそなえて構成されたことを特徴とする、請
求項４記載の発光素子制御装置。
【請求項６】該アナログ／ディジタル変換部が、該記
憶部を兼用していることを特徴とする、請求項５記載の
発光素子制御装置。
【請求項７】該記憶部が、該アナログ／ディジタル変
換部の外部に設けられていることを特徴とする、請求項
５記載の発光素子制御装置。
【請求項８】該アナログ／ディジタル変換部が、該発
光素子駆動制御用アナログ信号にオフセットキャンセル
処理を施すオフセットキャンセル部をそなえて構成され
たことを特徴とする、請求項５記載の発光素子制御装
置。
【請求項９】該オフセットキャンセル部が、該発光素子駆動制御用アナログ信号の供給線に対しそれ
ぞれが相互に抵抗を経由して接続された少なくとも３つ
の電流源をそなえて構成され、上記の電流源または抵抗が該オフセットキャンセル処理
を実現するために電流値又は抵抗値を可変にしうるよう
に構成されていることを特徴とする、請求項８記載の発
光素子制御装置。
【請求項１０】該オフセットキャンセル部が、該発光素子駆動制御用アナログ信号の供給線に介装され
た可変抵抗と、該発光素子駆動制御用アナログ信号の供給線にそれぞれ
接続されるとともに、該可変抵抗を挟んで相互に接続された第１定電流源及び
第２定電流源と、該可変抵抗の抵抗分割点に接続されて、該第１定電流源
及び該第２定電流源からそれぞれ出力される定電流値の
和に相当する定電流を流しうる第３定電流源とをそなえ
て構成されていることを特徴とする、請求項９記載の発
光素子制御装置。
【請求項１１】該オフセットキャンセル部が、該発光素子駆動制御用アナログ信号の供給線に介装され
た第１抵抗及び第２抵抗と、該発光素子駆動制御用アナログ信号の供給線にそれぞれ
接続されるとともに、上記の第１抵抗及び第２抵抗を挟んで相互に接続され、
少なくとも一方が可変電流源として構成される第１電流
源及び第２電流源と、上記の第１抵抗及び第２抵抗との接続中間点に接続され
て、該第１電流源及び該第２電流源からそれぞれ出力さ
れる電流値の和に相当する電流を流しうる可変電流源と
をそなえて構成されていることを特徴とする、請求項９
記載の発光素子制御装置。
【請求項１２】該オフセットキャンセル部が、該発光素子駆動制御信号生成部からの出力と該ディジタ
ル情報保持部からの出力とに基づいて、該電流源の電流
値又は該抵抗の抵抗値を自動的に変更しうるオフセット
キャンセル自動調整部をそなえて構成されていることを
特徴とする、請求項９記載の発光素子制御装置。
【請求項１３】該オフセットキャンセル自動調整部
が、該発光素子駆動制御信号生成部からの出力と該ディ
ジタル情報保持部からの出力とを比較する比較部と、該
比較部での比較結果に基づきアップカウント又はダウン
カウントを行なって該電流源の電流値又は該抵抗の抵抗
値を変更しうる調整信号を出力するアップ／ダウンカウ
ンタとをそなえて構成されたことを特徴とする、請求項
１２記載の発光素子制御装置。
【請求項１４】該ディジタル／アナログ変換部が、重
み付き電流源をそなえて構成されていることを特徴とす
る、請求項５記載の発光素子制御装置。
【請求項１５】該制御部が、該データ信号の初期バー
スト送信時には、該発光素子駆動制御信号生成部からの
出力に基づいて該発光素子駆動部を制御する一方、該デ
ータ信号の第２バースト目以降の送信時には、該ディジ
タル情報保持部からの出力に基づいて該発光素子駆動部
を制御するように構成されていることを特徴とする、請
求項４記載の発光素子制御装置。
【請求項１６】該制御部が、該データ信号のバースト
送信期間には、該発光素子駆動制御信号生成部からの出
力に基づいて該発光素子駆動部を制御する一方、該デー
タ信号のバースト非送信期間には、該発光素子駆動制御
信号生成部からの出力に該ディジタル情報保持部からの
出力を供給するように構成されていることを特徴とす
る、請求項４記載の発光素子制御装置。