JP2000244053A

JP2000244053A - 光出力制御回路

Info

Publication number: JP2000244053A
Application number: JP4217899A
Authority: JP
Inventors: Tadao Inoue; 忠夫井上; Akira Ikeuchi; 公池内; Hiroyuki Mutsukawa; 裕幸六川; Masaaki Kawai; 正昭河合; Norio Ueno; 典夫上野; Norio Murakami; 典生村上; Satoru Matsuyama; 哲松山; Makoto Miki; 誠三木; Toshiyuki Takauji; 敏行高氏
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-02-19
Filing date: 1999-02-19
Publication date: 2000-09-08
Anticipated expiration: 2019-02-19
Also published as: US6975813B1; EP1286437A1; JP3732033B2; DE60010525T2; DE60010525D1; EP1030417B1; EP1030417A2; DE60010777T2; DE60010526T2; DE60010526D1; EP1030417A3; EP1286438B1; US20060024068A1; DE60010777D1; EP1286438A1; US7266308B2; EP1286437B1

Abstract

(57)【要約】【課題】光出力制御回路の起動時の立ち上げ時間を短
かくし、安定後の微少変動を少なくする。【解決手段】粗密／動作切替回路２６からの切替信号
により、起動時のカウンタ１６の制御値の変化幅を大き
くし、安定時の変化幅を小さくする。安定時には、更新
許可制御回路２７６からの制御信号により、更新の頻度
を抑制する。安定時には、ＬＤ駆動回路１０の電流源の
周波数帯域を狭くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信などにおい
て用いられる半導体レーザ（レーザ・ダイオード：Ｌ
Ｄ）、発光ダイオード（ＬＥＤ）等の発光素子の光出力
を制御する光出力制御回路に関する。

【０００２】

【従来の技術】一般に、光伝送装置など発光素子を用い
る装置では、光出力を所定の値に制御することが要求さ
れる。一方、ＬＤなどの発光素子の発光効率には、大き
な温度依存性があり、また、経年変化によって効率が変
わる。従って、あらゆる条件で光出力を一定に制御する
には、発光素子に流す電流値を適切な値に制御する必要
がある。従来から、発光素子の光出力を定値制御するた
めに、負帰還制御が行われている。従来の発光素子の光
出力を制御する光出力制御回路を図１に示す。以下、こ
の回路の動作を述べる。

【０００３】ＬＤ駆動回路１０においてデータに従って
変調された駆動電流が発光素子１２に供給される。この
駆動電流のピーク値（以降、駆動電流値と呼ぶ）はＤ／
Ａ変換回路１４に入力されるデジタル値に比例した値と
して制御される。このデジタル値は、前段のカウンタ１
６から与えられる。すなわち、カウンタ値に比例した駆
動電流値が得られる。

【０００４】発光素子（ＬＤ）の光量に比例したモニタ
電流をフォトダイオード（ＰＤ）１８で得、次に、モニ
タ電流値をモニタ部２０において電圧値に変換してその
ピーク値を保持する。比較器２２においてモニタ部２０
の出力を基準値（電圧）２４と比較し、比較した結果に
より、カウンタ１６のカウント値を操作する。すなわ
ち、基準値より小さければ、カウンタの値を１増やし
て、駆動電流値を増やし、基準値より大きければ、カウ
ンタの値を１減らして、駆動電流値を減らす。以上の動
作により、光出力は負帰還制御によって基準値に対して
定値制御されていた。

【０００５】このときに、駆動電流値は、Ｄ／Ａ変換回
路１４の最小桁（ＬＳＢ）で決められる分解能で決まる
精度で制御される。例えば、１０ビットのＤ／Ａ変換回
路を使用した場合、２¹⁰＝１０２４の分解能が得られ
る。この回路で、出力電流の範囲を１０〜１００mAの範
囲で制御する場合、１ＬＳＢあたり０．１mAに相当する
ようにＬＤ駆動回路１０内のカレントミラー回路を設計
し、デジタル値における１００〜１０００を駆動電流１
０〜１００mAに対応させる。この場合、駆動電流の最小
値１０mAにおいて、ＬＳＢあたりの電流０．１mAは１％
に相当することから、本回路は駆動電流を１％程度（光
出力も比例）の高精度な制御が可能となる。従来では、
以上のような回路で高精度な制御が可能であった。

【０００６】

【発明が解決しようとする課題】従来の光出力制御回路
の課題は、所望の光出力に到達するまでに、時間がかか
る、すなわち、立ち上げ時間が長いということである。
図２は、従来の光出力制御回路の動作特性を示す。横軸
は時間、縦軸は駆動電流値である。起動時には、カウン
タ回路の値はリセットされている。前述のフィードバッ
クが起動されると、モニタ部２０の出力と基準値２４を
比較した結果によって、カウンタの値が１づつ加減して
更新され、これに伴って駆動電流値も更新され、駆動電
流はステップ状に変わってゆく。このとき、駆動電流値
は、Ｄ／Ａ変換回路の最小桁（ＬＳＢ）に相当する電流
に比例したステップ０．１mAで変化する。駆動電流値が
目標値に到達すると、目標値をはさんだ２つの電流値の
間で往復して、この範囲で安定な光出力値が得られる。

【０００７】この従来技術では、起動から目標に到達す
るまでには、到達するデジタル値を１づつ上げる、また
は、下げることになるため、目標値と起動時の電流値
（デジタル値）の差が大きい場合には、立ち上がるまで
に、多数のステップ数が必要で、立ち上がり時間が長く
なる。近年、実用化段階に入った、アクセス系光通信で
は、加入者と局間の伝送方式として、データをセルごと
に分けて、断続的に送るバースト伝送方式が必要とされ
ている。図３に、従来技術の課題として、光出力制御回
路を、バースト伝送に適用した場合の動作を示す。図２
と同様に、横軸は時間、縦軸は駆動電流値である。

【０００８】バースト伝送装置を起動する際に、光出力
を目標値までに立ち上げるまでに許される時間として
は、初期起動用セルの数μｓのごく短い時間しか許され
ない。そのため、従来の光出力制御回路をバースト伝送
に使おうとすると、起動用セルの期間だけでは立ち上げ
が終わらずに、通常の通信用のセルの出力までに光出力
を安定化できないため、使用できない。

【０００９】例えば、１０ビットのＤ／Ａ変換回路を用
いて、カウンタの初期値０から動作させて、駆動電流の
ＭＡＸ値の１００mAを得るまでの場合、安定化するま
で、カウンタを最悪で１０２４回更新する必要がある。
このように、従来の技術では、立ち上げ時間が長くかか
るため、バースト伝送では使用できないという課題があ
った。

【００１０】また、連続伝送においても、立ち上げ時間
の間はデータの送信ができない。光モジュール送信部の
立ち上げ時間が長いと、システム全体の立ち上げが遅く
なる、という問題があった。あるいはシステムの時間的
マージンを制限している、立ち上げを遅くしている、と
いう問題があった。図１の従来技術をバースト伝送に適
用した場合の別の問題点として、セルが存在しないとき
の制御の問題がある。図１の従来技術では、カウンタ１
６の制御は信号の有無にかかわらず常時行なわれるの
で、セルの存在しないときでも安定した制御を維持する
ためにはモニタ部２０の時定数を充分長くする必要があ
る。しかしながら、時定数が長くなると、応答が遅くな
るという問題がある。

【００１１】図１の従来技術のさらに別の問題点とし
て、制御が安定した後の微小変動の問題がある。図２に
示されるように、従来の光出力制御回路では、光出力制
御回路の立ち上げが完了して、安定化した後には、光出
力値は基準値をはさむ２値の間を頻繁に往復する。通常
は、この２つの値間の変動があっても光出力が規定の範
囲内に納まるように設計されるが、光出力値が必要のな
い変化を繰り返す。

【００１２】特にバースト伝送においては、光出力が安
定するまでの時間を短くする必要があり、そのために
は、フィードバックを回す速度を上げる必要があるが、
常に高速でフィードバックを行うと、必要のない更新を
繰り返すことになる。この問題は、光信号を受信する側
にとっては、エラーレート増加の要因となる。また、従
来の光出力制御回路において、光出力制御回路が光出力
値を更新する際に、Ｄ／Ａ変換回路１４に入力されるデ
ジタルコードが変わるが、このとき、グリッチと呼ばれ
るスパイクが発生する。これが駆動電流に現れ、波形歪
みを引き起こす。この問題も、光信号を受信する側にと
っては、エラーレート増加の要因となる。

【００１３】したがって本発明の第１の目的は、起動時
の立ち上げ時間が短かい光出力制御回路を提供すること
にある。本発明の第２の目的は、バースト伝送に適した
光出力制御回路を提供することにある。本発明の第３の
目的は、光出力が安定した後の微少変動が少ない光出力
制御回路を提供することにある。

【００１４】本発明の第４の目的は、Ｄ／Ａ変換による
グリッジの影響の少ない光出力制御回路を提供すること
にある。

【００１５】

【課題を解決するための手段】前述の第１の目的は、発
光素子の光出力を検出する光検出器と、光出力の検出値
を基準値と比較する比較器と、比較器の比較結果に応じ
て発光素子の光出力を離散的に制御する光出力制御器
と、光出力制御器における制御の回数をカウントし制御
開始後の制御回数が所定値に達するまでは光出力制御器
に立ち上げモードの制御を行なわせ制御回数が所定値に
達した後は光出力制御器に安定モードの制御を行なわせ
る切替回路とを具備する光出力制御回路によって達成さ
れる。

【００１６】前述の第１の目的は、発光素子の光出力を
検出する光検出器と、光出力の検出値を基準値と比較す
る比較器と、比較器の比較結果に応じて発光素子の光出
力を離散的に制御する光出力制御器と、制御開始後光出
力の検出値が所定の幅のウィンドウに入るまでは光出力
制御器に立ち上げモードの制御を行なわせウィンドウに
入った後は光出力制御器に安定モードの動作を行なわせ
る切替回路とを具備する光出力制御回路によっても達成
される。

【００１７】前述の第１の目的は、発光素子の光出力を
検出する光検出器と、光出力の検出値を基準値と比較す
る比較器と、比較器の比較結果に応じて発光素子の光出
力を離散的に制御する光出力制御器と、制御開始後光出
力制御器の制御の履歴が所定のパターンに一致するまで
は光出力制御器に立ち上げモードの動作を行なわせ所定
のパターンに一致した後は光出力制御器に安定モードの
動作を行なわせる切替回路とを具備する光出力制御回路
によっても達成される。

【００１８】前述の第２の目的は、発光素子の光出力を
検出する光検出器と、光出力の検出値を基準値と比較す
る比較器と、比較器の比較結果に応じて発光素子の光出
力を離散的に制御する光出力制御器と、発光素子に与え
られるデータを検出し検出結果に応じたクロックを発生
して光出力制御器に制御のタイミングを示すタイミング
信号として与えるクロック制御回路とを具備する光出力
制御回路によって達成される。

【００１９】前述の第３の目的は、発光素子の光出力を
検出する光検出器と、光出力の検出値を基準値と比較す
る比較器と、比較器の比較結果に応じて発光素子の光出
力を離散的に制御する光出力制御器と、光出力が安定し
た後において、光出力の制御値の更新がされた後、所定
の条件が満たされるまで更新を制限する更新許可制御回
路とを具備する光出力制御回路によって達成される。

【００２０】前述の第４の目的は、発光素子の光出力を
検出する光検出器と、光出力の検出値を基準値と比較す
る比較器と、比較器の比較結果に応じて発光素子の光出
力を離散的に制御する光出力制御器とを具備し、光出力
が安定した後において発光素子の駆動電流の周波数帯域
幅が狭められる光出力制御回路によって達成される。

【００２１】

【発明の実施の形態】図４に本発明の第１の実施例を示
す。図１と同一の構成要素には同一の参照番号が付され
ている。本実施例では、リセット信号によって粗密切替
回路２６をリセットした後、光出力値を制御するカウン
タ１６に対して決められた回数だけ大きいステップでア
ップダウンして、その後は、カウンタ１６の動作モード
を切替え、最小のステップでアップまたはダウンさせ
る。本実施例は、連続伝送向けのレーザ駆動回路向け光
出力制御回路である。

【００２２】本回路は、図１の従来技術と同様に、ＬＤ
駆動回路１０においてデータ信号によって変調された駆
動電流を発光素子に与える。この駆動電流値はカウンタ
１６とＤ／Ａ変換回路１４によって制御される。ＬＤ出
力のモニタ電流をモニタ部２０でＩ／Ｖ変換した結果を
基準値２４と比較してカウンタ１６を操作する。Ｄ／Ａ
変換回路１４として１０ビットのＤ／Ａ変換器を使用
し、そのデジタル値の１に、駆動電流０．１mAを対応さ
せれば、駆動電流の制御可能な範囲は０〜１０２．３mA
となる。

【００２３】基準値として、ＢＧＲ型やツェナーダイオ
ードを用いた一般的な定電圧回路を用いる。また、比較
器２２として、差動増幅回路を使用する。連続伝送向け
であるため、モニタ部２０は、抵抗と容量で構成され
た、平均値検出回路を用いている。モニタ部と同様な回
路にデータ信号を入力して基準値を生成しても良い。本
実施例が図１の従来技術と異なる部分は、駆動電流を制
御するカウンタ１６に対して粗密切替を行う機構であ
る。本実施例では、粗密を切り替えるのに、初期起動時
のフィードバック回数（アップダウンカウンタの更新回
数）によって、粗密切替を行う構成にしてある。

【００２４】カウンタ１６の粗密動作は、粗密切替回路
２６の出力である粗密切替信号によって制御される。粗
密制御回路２６は、クロックとリセット信号２７によっ
て制御される。また、カウンタ１６、粗密制御回路２６
及びＤ／Ａ変換回路１４に送るクロックは、クロック制
御回路２８で生成される。以降、本実施例の動作を図５
を用いて説明する。

【００２５】初期起動時３０：初期起動のリセット信号
（Ｌｏｗ）によりカウンタ１６および粗密切替回路２６
内のカウンタの値をクリアする。また、このとき、粗密
切替出力は、粗動モードを示すＨｉｇｈになる。粗動モード３２：クロックとデータが入力されると、Ｌ
Ｄ駆動回路１０は、データに従って変調された駆動電流
を出力する。初めは、カウンタ１６がリセットされてい
るために電流の値は０mAとなる。次に、そのモニタ電流
値を基準値と比較した結果、カウンタ１６の値が増えて
ゆく。このとき、粗密切替信号が粗動（Ｈｉｇｈ）であ
ることから、カウンタ１６を１回更新するたびに、カウ
ンタ値は３２づつ増え、これに伴って駆動電流は３．２
mAづつ上昇する。これを繰り返して目標値に達した後
は、目標値付近で３．２mAの差がある２つの値の間で往
復する。ここまでのカウンタ１６の更新回数は、１／Ｍ
に縮小され（この例では１／３２）、その結果、立ち上
げ時間を短縮できる。本例では、カウンタ１の初期値０
から動作させた後、駆動電流の最大値１０２．４mAま
で、最悪で３２回の更新で到達できる。

【００２６】カウンタ１６および粗密切替回路２６に送
るクロックは、モニタ部２０の平均値回路の時定数を考
慮して、基本クロックを１２８分周した遅いものを使用
する。分周クロックは、クロック制御回路２８（後に詳
述）内で生成される。その粗動モードは、粗密切替回路
２６のカウンタ（後に詳述）で、３２回カウントした後
に完了し、粗密切替回路２６の出力はＬｏｗに変わって
停止し、密動モードに切り替わる。カウンタ１６の更新
周期はこの分周クロックの周期と同じであり、本実施例
の粗動モードの時間は、基本クロックの周期の１２８×
３２＝４０９６倍の時間になる。

【００２７】密動モード３４：密動モードでは、カウン
タ１６が最小単位の１づつ変化する。これに伴って駆動
電流は０．１mAづつ変化して、最終安定値に近づく。目
標値に達した後は、目標値にもっとも近い２つの電流値
の間で往復する。密動モードに入ってから最終安定値に
到達するまでに、カウンタ１６の更新回数は、密動モー
ドに入ってからＭ回以下である（この例では、３２回以
下）。従って、最悪の条件でも、粗動モード・密動モー
ドで合計、３２＋３２＝６４回の更新で安定値に到達で
きる。従来例では、最悪で１０２４回かかっていること
から、この例では、１０倍以上のスピードアップが得ら
れる。

【００２８】図６に、カウンタ１６の具体的回路ブロッ
ク図を示す。本回路は、駆動電流制御値を格納する、粗
密のモード切替が可能な１０ビットアップダウンカウン
タを有している。１０ビットアップダウンカウンタは、
５ビットのアップダウンカウンタ３６，３８を接続して
実現される。５ビットアップダウンカウンタ３６，３８
の入出力信号の意味を下記に示す。

【００２９】・ＵＤ：アップ／ダウン入力。Ｈｉｇｈで
アップ。Ｌｏｗでダウン。・ＣＬ：クリア入力。Ｌｏｗでクリア。・ＣＫ：クロック入力。・ＥＮ：イネーブル入力。Ｈｉｇｈで動作、Ｌｏｗで保
持。・ＣＯ：キャリー出力。キャリーまたはボロー発生で、
Ｈｉｇｈ。

【００３０】・Ｄ０〜４：ＬＯＡＤデータ入力。・Ｌ０〜４：ＬＯＡＤ制御入力。Ｈｉｇｈで該当桁にＬ
ＯＡＤデータがロードされる。・Ｏ０〜４：出力（カウント値）データ。上記２つの５ビットカウンタを接続した図６の回路の動
作を以下に説明する。（１）粗密切替信号＝Ｈのとき（粗動モード）粗密切替信号がＨレベルのとき、アップダウンカウンタ
３６のＬＯＡＤ入力はすべてＨレベルであるので、比較
器の出力がアップダウンカウンタ３６のカウント値の全
ビットにロードされる。また、比較器の出力はカウンタ
３６のアップ／ダウン入力にも入力されている。モニタ
値が基準値よりも小で比較器の出力がＨレベルである
と、カウンタ３６の全ビットが“１”となる。このとき
アップ／ダウン入力はＨレベル（アップ）であるので、
毎クロックでキャリーが発生する。比較器出力がＬレベ
ルであると、カウンタ３６の全ビットが“０”となりア
ップ／ダウン入力はＬレベル（ダウン）であるので、毎
クロックでボローが発生する。カウンタ３６にキャリー
またはボローが発生すると、ＡＮＤゲート３７を介して
アップダウンカウンタ３８がイネーブルになる。上位の
カウンタ３８のＬ０〜４入力はＬｏｗであるためロード
はされずに、上位カウンタ３８はアップ／ダウン動作す
る。すなわち、比較器２２から送られたアップダウン信
号に従って、上位カウンタ３８のＤ０〜４がアップ／ダ
ウン動作する。

【００３１】このように粗動モードでは、下位５ビット
にアップ信号・ダウン信号によって、オール１またはオ
ール０が格納されるために発生するキャリー／ボローに
よって上位５ビットのカウンタ３８にアップダウン動作
をさせることで、粗動モードを実現する。（２）粗密切替信号＝Ｌのとき（密動モード）上位および下位のカウンタのＬ０〜４入力すべてがＬｏ
ｗであるため、５×２＝１０bit の全桁において、通常
の１０ビットアップダウンカウンタとしてのアップダウ
ン動作（密動モード）を行う。

【００３２】このように、カウンタ１６は、粗密切替信
号に従って、粗動モード／密動モードを切り替えできる
アップダウンカウンタとして動作する。図７に、粗密切
替回路２６の具体的回路ブロック図を示し、図８にその
動作を示す。本回路は、リセット信号とクロック信号か
ら、粗密切替信号を発生する。本回路は、５ビットの２
進カウンタ４０とインバータ４２とから成る。

【００３３】初期起動において、リセット信号＝Ｌｏｗ
で、カウンタ内部はリセットされる。クロックが入力さ
れると、アップ動作され、３２＝２⁵までカウントした
ところで、キャリー出力ＣＯがＨｉｇｈになり、それが
インバータ４２で反転されてイネーブル端子ＥにＬｏｗ
が送られる為に、カウント動作が停止する。このため、
リセット解除後、クロックを３２回カウントするまでの
間、粗密切替出力はＨｉｇｈであり、その後はＬｏｗと
なる。このクロックとして、光出力制御用のカウンタ１
６と同じクロックを用いることで、カウンタ４０はカウ
ンタ１６の更新回数をカウントする。一定回数、粗動モ
ードでカウンタ１６を更新する回数を数えることによっ
て、粗密切替機能を実現する。

【００３４】本実施例の図７では、３２回カウントする
タイプを用いたが、他のカウント数を用いる場合には、
それに相当するカウンタを使用すればよい。図９に、ク
ロック制御回路２８の具体的回路ブロック図を示し、図
１０にその動作を示す。本回路は、連続伝送向けのクロ
ック制御回路である。基本クロックを１／１２８の周期
に分周して、カウンタ用クロックを生成してカウンタ１
６と粗密切替回路２６へ送る。分周回路は７つのＤ−Ｆ
Ｆ（フリップフロップ）回路４４から成り、入力クロッ
ク１２８周期で、出力クロック１周期を出力する。ま
た、Ｄ／Ａ変換回路１４に送るクロックは、Ｄ−ＦＦ
４６によって半周期遅延させて出力する。

【００３５】図１１に、ＬＤ駆動回路１０の具体的回路
図を示す。本回路は、インバータ４８，５０によって差
動化されたデータ信号とｎチャネルＭＯＳトランジスタ
５２，５４から成る差動対によって、電流源として働く
ｎチャネルＭＯＳトランジスタ５６から出力される電流
を変調して、ＬＤに流す駆動電流（変調電流）を得るも
のである。

【００３６】定電流源５６の電流値は、ｎチャネルＭＯ
Ｓトランジスタ５６，５８から成るカレントミラーの出
力電流として得られ、その入力電流は、ｐチャネルＭＯ
Ｓトランジスタ６０，６２から成るカレントミラーから
得られ、その入力電流は、Ｄ／Ａ変換出力電圧を、ＯＰ
アンプ６４とｎチャネルＭＯＳトランジスタ６６と固定
抵抗６８によって、一定の電流値に変換して得られる。
従って、Ｄ／Ａ変換回路１４の出力によって駆動電流値
は制御される。ここではＤ／Ａ変換回路出力は電圧信号
であると想定しているが、電流出力の場合、その出力を
直接、トランジスタ６０，６２からなるカレントミラー
回路またはトランジスタ５６，５８からなるカレントミ
ラー回路に接続することができる。

【００３７】以上、第１の実施例は、粗密切替回路をリ
セット後、光出力を決めるカウンタ値を、最小桁で示さ
れる値のＭ倍の幅で決められた回数だけアップ、または
ダウンさせ、その後は、カウンタの最小桁で示される値
をアップ、またはダウンさせるので、連続伝送用のレー
ザダイオード駆動回路の光出力制御回路の立ち上げを加
速することができる。

【００３８】本実施例のリセット信号は、外部からの信
号を用いたが、あるいは、電源電圧を検知する回路（通
常のパワー・ＯＮ・リセット回路）などによって電源電
圧が投入されたときに自動的に発生させた信号をリセッ
ト信号としても良い。光出力の目標値付近に速く到達さ
せるには、粗動のステップを大きくするとよいが、粗動
のステップを大きくしすぎると、密動モードに入った後
に、最終的安定値に到達するステップ数が増加すること
になる。Ｄ／Ａ変換回路のビット数をＮ桁、粗動ステッ
プを下からＭ桁めとすると、Ｄ／Ａ変換のデジタル値の
全域の範囲を走査する場合、粗動の回数は２^(N-M)回、
密動の回数は２^M回で合計は２ ^(N-M)＋２^M回となる。
この値は、Ｍ＝Ｎ／２のときに最小となる。

【００３９】すなわち、１０ビットのＤ／Ａ変換器を用
いた場合には、粗動を３２ステップにするのがベスト
で、６４回で全桁が安定する。以上の実施例では、１０
ビットＤ／Ａ変換回路に入力するデジタル値０〜１０２
３すべてを走査すべく、粗動を３２回（３２×３２＝１
０２４）としたが、立ち上げ時にすべての範囲を走査さ
せる必要がないとき、例えば、カウンタに初期値を入れ
る場合や、使用する電流範囲が狭い場合には、カウント
する回数を減らしたほうが立ち上げが速くなるので望ま
しい。

【００４０】本実施例では、リセット時に、光出力制御
用のカウンタ１６の値をリセットさせておいたが、これ
は、必ずしも０の値を入れることが必須ではない。何か
の理由で、初期値をロードさせても構わない。例えば、
目標値より大きな電流に相当する値を初期値とした場合
には、この値をもとに、カウンタ１６は更新のたびに１
６づつ減るように開始するようにすることも可能であ
る。また、ＬＤの種類や、流す電流値や要求される光出
力の精度に従って適当な初期値をロードしておいても良
い。

【００４１】また更に、光出力制御の初期値として、そ
のときの温度とＬＤの温度特性に応じた適切な値をロー
ドすることによって、第一のバースト信号の先頭ビット
から所望の光出力を得る事が出来、光出力の高速応答性
と高精度制御が両立できる。また、バースト間で上記の
初期化を行なうことによりバースト信号間の急激な周囲
温度変化に対する光出力の補償機能を実現することがで
きる。

【００４２】本実施例では、１０ビットアップダウンカ
ウンタとして５ビットカウンタを２つ接続したものを用
いたが、あるいは、４ビットカウンタ２つと２ビットカ
ウンタを接続した形でも、１０ビットカウンタとして一
体となっているものを使用しても構わない。第２の実施
例を図１２に示す。本例は、バースト伝送、連続伝送の
両方に対応できるもので、第１の実施例（図４）とは、
モニタ部と、クロック制御回路が異なる。

【００４３】図１３に、モニタ部７０の回路図を示す。
本回路は、Ｉ／Ｖ変換回路７３とピークホールド回路７
４から成る。第１の実施例のモニタ部は、時定数の長い
平均値検出回路を用いていたので、連続伝送にしか対応
できないのに対し、本実施例では、光出力のピーク値を
捕らえることによって短時間に光出力のモニタ値を捕ら
えることができるので、バースト伝送、連続伝送の両方
に対応できる。抵抗７５による自然放電機能は光出力値
が小さくなる方向に更新されたときにそれに追従するた
めに電流を放電しているものである。本実施例では、ピ
ークホールド回路を用いたが、ボトムホールド回路、サ
ンプルホールド回路などを使用しても構わない。

【００４４】第１の実施例のクロック制御回路２８で
は、連続伝送に対応して、基本クロックを単純に分周し
たクロックをカウンタに送っていた。バースト伝送では
データがない時間帯が長く、この間、光出力値をフィー
ドバックできない。このことから、第２の実施例のクロ
ック制御回路７２では、データがないときには制御状態
を更新しないように、カウンタ１６、粗密切替回路２
６、およびＤ／Ａ変換回路１４へのクロックを停止す
る。

【００４５】本実施例の動作を、図１４に示す。前述の
第１の実施例との違いは、データがない時間において、
カウンタ１６に送るクロックが停止して、カウンタが更
新されないところである。クロック制御回路７２の詳細
については後述する。上述の実施例１，２では、粗動・
密動モードを切り替えることによって、立ち上げを速く
していたが、さらに粗動モードの段階を増やすことで、
最終桁が安定する迄の立ち上げ時間をさらに速くするこ
とができる（多段カウント法）。

【００４６】この動作を実現する本発明の第３の実施例
の動作を図１５に示す。光出力制御用カウンタの初期起
動時、最初の３２回の更新は、同カウンタの６桁目をア
ップダウンさせることによって、一回の更新で、３２Ｌ
ＳＢ更新し、駆動電流にして３．２mAづつ増減する。次
の更新から４回は、同カウンタの下から４桁目をアップ
ダウンさせることによって、一回の更新で、８ＬＳＢづ
つ更新し、駆動電流にして０．８mAづつ増減する。その
後は、１ＬＳＢづつ更新し、駆動電流にして０．１mAづ
つ増減する。この例では、カウンタの最後の桁が安定す
るまでに、３２＋４＋８＝４４回の更新で、安定値に到
達できる。第２の実施例は、３２＋３２＝６４回の更新
が必要であったことに対し、１．５倍のスピードアップ
が得られる。

【００４７】この第３の実施例を実現する回路ブロック
構成を図１６に示す。第２の実施例の図１２との大きな
違いは、２つの粗動モードに対応して、粗密切替回路７
６から光出力制御用のカウンタ１６に粗密切替信号が２
本出ていることである。この構成で用いる光出力制御用
のカウンタ１６の回路図を図１７に示す。第１，２の実
施例で用いた図６のカウンタとの違いは、２つの粗密切
替信号付近の接続である。すなわち、下位カウンタのＬ
ＯＡＤ制御入力Ｌ０〜４に対し、粗密切替信号１と２の
２本が、該当するビットに接続されている。この切替信
号がＨｉｇｈになっている間、接続された桁には、アッ
プ時にＨｉｇｈ、ダウン時にＬｏｗがＬＯＡＤされる。
下位５ビットカウンタの下位から４〜５bit （８と１６
の位）は粗密切替信号１で制御される。下位５ビットカ
ウンタの下位から１〜３bit （１，２と４の位）は粗密
切替信号２で制御される。

【００４８】この粗密切替信号１，２を生成する粗密切
替回路の回路図を図１８にその動作を図１９に示す。本
回路は、図７と異なり、２つのカウンタ回路を有する。
すなわち、リセット信号解除後（Ｌｏｗ→Ｈｉｇｈ）、
クロック信号を送って５ビットのカウンタ７８が動作し
て３２回カウントしたところで停止し、粗密切替信号１
をＨｉｇｈ→Ｌｏｗに切り替える。カウンタ７８のキャ
リー出口がＨｉｇｈになることにより、カウンタ８０の
ＣＬ端子がＨｉｇｈになり、２ビットのカウンタ８０が
動作を始め、４回カウントしたところで停止し、粗密切
替信号２をＨｉｇｈ→Ｌｏｗに切り替える。

【００４９】第３の実施例では、粗動モードを２つ設け
て、立ち上げのスピードアップを実現したが、さらに速
くするには、粗動のモード数をさらに増やすと有効であ
る。そのためには、粗密切替信号を増やし、これを制御
する回路を設ければ実現できる。この粗動モード段数を
さらに増やして、粗動モードを各桁ごとに設けると、立
ち上げ速度を最も速くできる。本発明の第４の実施例
（２分法）の、動作を図２０に示す。

【００５０】光出力制御用カウンタのリセット後、最初
の３２回の更新は、第２の実施例と同様に同カウンタの
６桁目以上をアップダウンさせることによって、一回の
更新で、３２ＬＳＢ更新し、駆動電流にして３．２mAづ
つ増減する。第４の実施例の特徴的な動作は、次の更新
から１づつ、更新桁を下げることである。すなわち、同
カウンタの５桁目以上の桁に於いてアップダウンを１回
行い（第２の粗動モード）、４桁目以上（第３の粗動モ
ード）、３桁目以上（第４の粗動モード）、２桁目以上
（第５の粗動モード）と順次、アップダウン動作する最
小桁を下げて行き、最後に最小桁（ＬＳＢ）が決定され
るに至り、最終的安定値に到達する。この例では、カウ
ンタの最後の桁が安定するまでに、３２＋５＝３７回の
更新で、安定値に到達できる。第２の実施例は４４回の
更新が必要であったことに対し、さらにスピードアップ
できる。

【００５１】第４の実施例において、立ち上げの高速化
に対する理論を説明する。光出力制御回路の立ち上げ過
程は、駆動電流制御値、Ｘを変数とした関数である光出
力＝Ｆ（Ｘ）において、Ｆ（Ｘ）が目標値Ｖに一致する
Ｘを求めることに相当する。すなわちＦ（Ｘ）＝Ｖとな
るＸ＝Ｆ^-1（Ｖ）を求めればよいわけである。図２１
に、Ｘ−Ｆ（Ｘ）のグラフを示す。例えば、区間Ｘ＝０
〜３２の間で単調（増加、または、減少）な関数、Ｆ
（０）＜Ｖ＜Ｆ（３２）となることが判っている場合、
Ｘ＝Ｆ^-1（Ｖ）は０〜３２の間に存在する。

【００５２】このＸを求める方法として、２分法があ
る。２分法は、ある区間の間に答えが存在することが判
っている場合、区間の中点での値を求めて、答えの存在
する区間の幅を半分に絞ることを繰り返すものである。
この方法は、変数Ｘが２進数（デジタル）である場合に
は、デジタル値の上位の桁から順次決めて行くことに相
当し、デジタルのビット数と同じ回数だけ試行すること
で、解を求めることができる。第３の実施例では、初期
起動時に６桁め以上でアップダウンさせ、答えが存在す
る区間を求めてから、下５桁で２分法を行っているの
で、２分法では５回で答えに到達できる。

【００５３】この第４の実施例を実現する回路ブロック
構成を図２２に示す。第２の実施例との違いは、粗密切
替信号が５本あることである。この構成で用いる光出力
制御用のカウンタ１６の回路図を図２３に示す。第２の
実施例の図６との違いは、粗密切替信号付近の接続であ
る。すなわち、下位カウンタのＬＯＡＤ制御入力Ｌ０〜
４の全５本に対し、５本の粗密切替信号が、該当するビ
ットに接続されている。粗密信号として図２４の波形を
入力することで、上述の、カウンタ６桁め以上の粗動を
３２回行う後、５桁めから最小桁までを２分法で求める
動作を実現できる。

【００５４】この粗密切替信号を生成する粗密切替回路
の回路図を図２５に示す。本回路は、図１８と異なり、
３２回をカウントする５ビットのカウンタ８４と、１回
カウントする４つの１ビットのカウンタ８０で構成され
る。上記、第４の実施例では、初期起動時に６桁め以上
でアップダウンさせ、答えが存在する区間を求めてか
ら、２分法を用いているが、初期起動時に最高位の１０
桁め（以上）でアップダウンさせるところから開始し
て、すぐに２分法を開始しても構わない。この場合、１
０桁の２進数＝１０bit のカウンタでは、上位から１回
づつ値を変えて行けば、１０回で目標値に到達できる。

【００５５】上記、第４の実施例で、２分法による粗動
部分で各桁を各１回づつアップダウンさせているが、必
ずしも１回づつである必要はない。最も速い例として、
各１回を挙げただけで、他の理由で、回数を増やしても
構わない。本発明の第５の実施例の動作を図２６に示
す。本実施例では、光出力が目標値に近づいたことを検
出して、粗密切替を行う。前述の実施例１〜４では、初
期起動時に、あらかじめ決められた回数だけ粗動モード
を実行するように粗密切替をおこなっていたが、本実施
例は安定化に近づいたかどうかを判断して、粗密切替を
行うものである。安定化に近づいたことの判断は、目標
値の付近に一定の幅を有するウィンドウを設け、モニタ
値がこのウィンドウに入ったか否かで判断する。

【００５６】本実施例のブロック図を図２７に示す。前
述の実施例１〜４と異なる点は、粗密切替回路８８に、
モニタ値と基準値の信号が入力されていることである。
この粗密切替回路８８を図２８に示す。粗密切替回路８
８は、ウィンドウコンパレータ部９０とラッチ部９２か
らなる。ウィンドウコンパレータ部９０には、２つの差
動増幅回路による比較器９４，９６を有し、基準値を電
圧ΔＶｗ１，ΔＶｗ２のレベルシフト用電圧源９８，１
００でシフトしたレベルを基準として、モニタ出力を比
較した結果のＮＯＲをとった値が、ウィンドウコンパレ
ータ出力となる。すなわち、モニタ値が基準値を中心と
する幅ΔＶｗ１＋ΔＶｗ２のウィンドウの中に入ったと
きに、ウィンドウコンパレータの出力がＨｉｇｈにな
る。

【００５７】リセット後に、粗動モードを行うために、
ラッチ９２が設けられている。ラッチとしては、ＪＫフ
リップフロップ１０２を用いる。起動時にはこのラッチ
９２をリセットしておき、粗密切替回路の出力としてラ
ッチのＸＱ＝Ｈｉｇｈを出力することによって、粗動モ
ード信号を送る。粗動立ち上げが進み、モニタ値がウィ
ンドウの範囲に入った後は、ラッチのＪ入力＝Ｈｉｇ
ｈ、従って、ＸＱはＬｏｗとなり、密動モード信号を送
る。

【００５８】なお、粗動モードの１回の制御におけるモ
ニタ値の変化幅よりウィンドウの幅は広くなければなら
ない。もし、ウィンドウの幅の方が狭いと、粗動時にウ
ィンドウを越えた範囲でアップダウンすると、永久に粗
動モードが続く恐れがある。ウィンドウコンパレータの
レベルシフト用電圧源９８，１００の部分のさらに具体
的回路を図２９に示す。本回路でレベルシフト用電圧源
は、２つの抵抗ＲＷ１，ＲＷ２に電流Ｉｗ１＝Ｉｗ２を
流すことで実現している。素子値の例としては、ＲＷ１
＝ＲＷ２＝１ｋΩ，Ｉｗ１＝Ｉｗ２＝５０μＡで、その
結果、ΔＶｗ１＝ΔＶｗ２＝５０mVが得られる。Ｉｗ１
の電流は、基準電圧（ツェナーダイオード型、ＢＧＲ型
など通常の定電圧回路）、と抵抗Ｒ１、オペアンプ、ｎ
チャンネルＭＯＳＭ１からなる定電流回路の出力電流
を、ｐチャネルＭＯＳＭ２，Ｍ４から成るカレントミ
ラーを介して、発生させる。また、Ｉｗ２の電流は、定
電流回路の出力電流を、ｐチャネルＭＯＳＭ２，Ｍ３
から成るカレントミラーで伝達し、さらに、ｎチャネル
ＭＯＳＭ５，Ｍ６から成るカレントミラーを介して発
生させる。

【００５９】なお、この第５の実施例の変形として、ウ
ィンドウコンパレータのウィンドウ幅に温度依存性を持
たせることによって、さらに立ち上げ時間を加速するこ
とが出きる。この原理を、図３０を用いて説明する。図
３０に、レーザダイオードの電流−光出力特性を示す。
駆動電流がしきい値を越えると発光するが、微分効率＝
ΔＬ／ΔＩには、大きな温度依存性があり、高温で微分
効率が小さくなっている。従って駆動電流をデジタル制
御する場合、デジタル値が１変化するときの光量の変化
は高温で小さくなる。その結果、ウィンドウの幅を固定
で動作させると、高温では密動モードになった後に、安
定するまでの更新回数が増えてしまう。この対策とし
て、この光量のステップの温度依存性（レーザの微分効
率に比例）にあわせて、ウィンドウの幅を高温で狭くす
ることによって、密動モードになった後に安定するまで
の更新回数の温度依存性を無くして、広い温度範囲で立
ち上げ時間を高速化する。

【００６０】その具体的方法として、図２９の定電流発
生回路の固定抵抗Ｒ１の代わりに、温度依存性を有する
正温度係数抵抗器（正温度係数サーミスタとも呼ぶ）、
あるいは、これと固定抵抗との合成抵抗を用いることに
よって、ウィンドウ幅を決める電圧源の電圧を高温で小
さくなるようにすることができる。また、上記ウィンド
ウコンパレータでは、レベルシフト用電圧ΔＶｗ１＝Δ
Ｖｗ２の例で示したが、必ずしも一致させる必要はな
い。同様に、必ずしもＲＷ１＝ＲＷ２である必要はな
い。

【００６１】第６の実施例を図３１に示す。本実施例
は、第５の実施例の粗動モードを２段階にしたものであ
る。それに伴い、粗密切替回路が２つある。カウンタ１
６は、第３の実施例で使用した図１７のタイプを用い
る。粗密切替回路１０４は、その内部のウィンドウコン
パレータのウィンドウが大きい方であり、粗密切替信号
１を出力し、粗密切替回路１０６は、その内部のウィン
ドウコンパレータのウィンドウが小さい方であり、粗密
切替信号２を出力する。

【００６２】以上の構造により、第６の実施例は、初期
起動時に複数のウィンドウコンパレータを用いて、アッ
プダウンカウンタの動作を粗密切り替えさせることによ
り、立ち上げを速くすることが出きる。第７の実施例の
動作を図３２に示す。本実施例は、光出力が目標値に近
づいたことの検出方法として、光出力制御カウンタを更
新するときの履歴を用いる。すなわち、比較器と光出力
制御用のアップダウンカウンタを使用する光出力制御回
路においては、アップダウンカウンタを更新する時の比
較器出力が、光出力が目標値と異なっているときは、ア
ップまたはダウンの一方だけが繰り返され、光出力が安
定化したあと、アップとダウンを交互に繰り返すことに
なる。従って、アップ・ダウンの履歴をとり、アップと
ダウンが混じっているか否かを判断すれば、粗動モード
において、光出力が安定化したことが判定できる。

【００６３】第７の実施例を図３３に示す。他の実施例
との違いは、粗密切替回路１０８に、比較器の出力が接
続されていることである。粗密切替回路１０８の具体例
の１つを、図３４に示す。本回路は、比較器出力の履歴
をシフトレジスタ１１０に格納し、各桁の論理によっ
て、信号を生成する。シフトレジスタ各桁が、互いに異
なっている状態、「１０１」または「０１０」を論理積
で検出して、ラッチ１１２のＸＱ出力をＬｏｗにする。
この構成によって、粗動モードにおいて比較器出力の履
歴から、光出力が目標値に到達したことを判断して、粗
密切替信号を発生させることが出きる。

【００６４】粗密切替回路１０８の他の例を、図３５に
示す。本回路は、比較器出力の履歴を５ビットシフトレ
ジスタ１１４に格納し、各桁の論理によって、信号を生
成する。シフトレジスタ各桁が互いに異なる状態を排他
的論理和（ＥＸＯＲ）により、検出する。さらに、目標
値に到達した条件の定義を「１０１」や「０１０」以外
にも広くし、「１００１０」「０１１０１」「１１０１
０」「１０１０１」「０１０１０」「００１０１」を目
標値に到達した条件とした。

【００６５】本発明の第８の実施例を図３６に示す。本
実施例は、第７の実施例（図３２，３３）に対し、粗動
モードを２段設けてある。回路図上では、粗密切替信号
が２本になっている。粗密切替回路１１６の具体例を、
図３７に示す。本回路は、第７の実施例の図３４に対
し、ラッチを２段有し、２つの粗動モードに対応した、
２つの粗密切替信号を発生させる。

【００６６】本発明の第９の実施例を図３８に示す。本
実施例は、外部信号によって粗密切替を行うために粗密
切替端子を備えるものである。特に、光通信システム等
に用いた場合に、光送信部をモジュール化した構成のと
きには、本体装置から様々な制御信号が送られるが、粗
密切替信号を本体装置から供給する場合、本実施例を適
用できる。

【００６７】第１０の実施例は、第２の実施例（カウン
ト法）と第５の実施例（ウィンドウコンパレータ）を組
み合わせたもので、起動時に、３２回数だけカウンタ１
６の下から６桁目をアップ、またはダウンさせ、次に、
モニタ値がウィンドウコンパレータのレベル幅の中に入
るまで、カウンタ１６の下から４桁めをアップ、または
ダウンさせる、その後、最小桁をアップ、またはダウン
させる。

【００６８】全体の構成は、粗密切替信号が２本になる
ほかは図２７と同様である。粗密切替回路の構成を、図
３９に示した。まず始めにカウントを行うためのカウン
タ１１８があり、これから、粗密切替信号１が出力され
る。また、次に、ウィンドウコンパレータ１２０によ
り、粗密制御を行い、上記動作を実現する。第１１の実
施例を図４０に示す。本実施例は、第２の実施例（カウ
ント法）と第７の実施例（履歴参照、図３３）を組み合
わせたもので、起動時に、該カウンタの下から６桁めを
アップ、またはダウンさせ、次に、該比較回路の出力結
果の履歴においてアップとダウンが混じるまで、該カウ
ンタの下から３桁めをアップ、またはダウンさせ、その
後は、カウンタの最小桁をアップ、または、ダウンさせ
る。粗密切替回路１２４には、カウントに必要なクロッ
クの他に、比較器２２の出力が接続されている。

【００６９】粗密切替回路１２４の一例を図４１に示
す。まず始めにカウントを行うためのカウンタ１２２
（図７と同等）があり、これから、粗密切替信号１が出
力される。また、次に、比較器の履歴により、粗密制御
を行う回路（図３４と同等）を有し、上記動作を実現す
る。第１２の実施例を図４２に示す。本実施例は、第５
の実施例（ウィンドウコンパレータ、図２７）と第４の
実施例（２分法、図２２）を組み合わせたもので、起動
時に、モニタ値がウィンドウコンパレータのレベル幅の
中になるまで、該カウンタの下から６桁目をアップ、ま
たはダウンさせ、次に、該カウンタの５桁目を１回だ
け、アップ、またはダウンさせた後、その次に、４桁目
を１回だけ、アップ、またはダウンさせ、これを繰り返
して、該カウンタの最小桁以上桁で示す値をアップ、ま
たはダウンさせて、最終的には、最小の桁をアップ、ま
たはダウンさせることを続けて、光出力を安定化させ
る。

【００７０】構造は、粗密切替回路１２６に、モニタ部
７０、基準値２４の信号が入力され、粗密切替信号は、
２分法のために５bit 並列に出力される。粗密切替回路
１２６の一例を図４３に示す。第５の実施例のウィンド
ウコンパレータ（図２８）と第４の実施例の２分法の制
御回路（図２５と同等）から成る。第１３の実施例を図
４４に示す。本実施例は、第５の実施例（ウィンドウコ
ンパレータ、図２７）と第７の実施例（履歴参照、図３
３）を組み合わせたもので、粗密切替回路１２８には、
ウィンドウコンパレータに送るモニタ値と基準値、さら
に、比較器の出力が接続されている。

【００７１】起動時に、モニタ値がウィンドウコンパレ
ータのレベル幅の中になるまで、該カウンタの下から６
桁目をアップ、またはダウンさせ、次に、該カウンタの
下から３桁目をアップ、またはダウンさせる。所定のア
ップ・ダウンのパターンを繰り返したあとは、最小の桁
をアップ、またはダウンさせることを続けて、光出力を
安定化させる。

【００７２】粗密切替回路１２８の具体的構造を、図４
５に示す。第５の実施例のウィンドウコンパレータ（図
２８）と第７の実施例の履歴参照型のシフトレジスタ
（図３４）を有している。第１４の実施例に用いられる
粗密切替回路２３０を図４６に示す。本実施例は、第８
の実施例（履歴参照、図３７）と第４の実施例（２分
法、図２５）とを組み合わせたもので、粗密切替回路２
３０には、比較器の出力が接続されている。粗密切替回
路２３０は、第８の実施例の履歴参照型のシフトレジス
タ（図３４）と、２分法の粗密制御回路（図２５）を有
する。

【００７３】これまでに説明された第１の実施例を除く
各実施例において使用されるクロック制御回路７２の回
路構成の第１の例を図４７に示す。バースト伝送におい
てはデータがない時間帯が長く、この間、光出力値をフ
ィードバックできない。このことから、入力データが存
在する時のみ、カウンタを更新するようにカウンタ１
６、粗密切替回路２６，７６，８２，１０８，１１６，
１２０，１２４，１２６，１２８または２３０、Ｄ／Ａ
変換回路１４に送るクロック信号を入力データと基本ク
ロックから生成する。本回路は、データ検出回路２３
２、４ビットの２進カウンタ２３４、遅延回路２３６か
ら構成される。データ検出回路２３２は入力データを検
出しＨｉを出力する。このデータ検出回路の出力がＨ
ｉ、且つ、４ビットの２進カウンタ２３４のキャリーが
上がっている（Ｈｉ）時のみ、４ビットの２進アップカ
ウンタのＬＯＡＤ制御入力はＨｉとなるので、４ビット
の２進アップカウンタのデータをロードし、その後、キ
ャリーが解除されることでカウンタはカウントを開始す
る。図４８に示したクロック制御回路のタイムチャート
は、４ビットの２進アップカウンタにロードされるデー
タが“２”、また、カウント値が“１”でキャリーを発
生するように設定されている場合を示している。また、
４ビットの２進カウンタの最上位ビットの値Ｑ３がカウ
ンタ用クロック信号に用いられている。

【００７４】図４７および図４８を参照して、本発明の
クロック制御回路の動作を説明する。最初にリセット信
号によりカウンタ２３４はゼロにリセットされ、次のク
ロックでカウント値が“１”になるとキャリーが発生し
てカウンタ２３４のＥＮ入力がＬレベルになるのでカウ
ントを停止する。データ検出回路２３２の詳細について
は後述するが、データ検出回路２３２へ入力されるデー
タが３ビット続けて“１”であるときデータ検出回路２
３２の出力がＨレベルになり、値“２”がカウンタ２３
４にロードされる。これによりカウンタ２３４はカウン
トを再開し、カウント値が“８”になって出力Ｑ３がＨ
レベルになり、カウンタ用クロックがＨレベルになる。
カウント値が０になると出力Ｑ３はＬレベルになり、カ
ウンタ用クロックがＬレベルになる。カウント値“１”
でキャリーが発生してカウンタ２３４は停止する。その
後、データ検出回路２３２の出力がＨレベルになると前
述の過程を繰り返す。強制放電信号（後述）は遅延回路
２３６のフリップフロップ２３８によりカウンタ用クロ
ックから１クロック遅れて出力される。Ｄ／Ａ変換用ク
ロックはフリップフロップ２４０により、さらに１クロ
ック遅れて出力される。

【００７５】このように入力データ信号の存在する時の
み、光出力更新タイミングのためのカウンタ用クロック
を生成する。即ち、入力データの“１”に同期した光出
力更新タイミングが実現できる。データ検出回路２３２
の一例を図４９に示す。入力データ信号が３ビット連続
して入力された場合、ＡＮＤゲート２４２の入力はすべ
て“１”になるのでデータ検出出力信号はＨｉとなり前
述の４ビットの２進カウンタはカウントを開始する。こ
の例では、入力データ信号が３ビット連続したのを検出
したが、必ずしもこれにとらわれる必要はない。

【００７６】また、Ｄ／Ａ変換回路１４に送るクロック
としては、カウンタ１６の遅延時間及びＤ／Ａ変換回路
１４の入力セットアップ時間等の遅延分を考慮して、４
ビットの２進カウンタ２３４の出力を遅延回路２３６に
よって遅延したものが使用される。強制放電信号は、目
標値よりも高い初期値から制御を開始する場合のよう
に、光出力を高速に低下させることが要求される場合に
モニタ部において使用される。図１３に示されたモニタ
部７０では、モニタ出力が目標値よりも高い時に制御値
を下げて光出力を下げ、それによりモニタ電流が減少し
たとき、モニタ出力は抵抗７５による自然放電で徐々に
低下する。そのため、実際には光出力が基準値よりも低
くなっているにもかかわらず高いという判断になり、実
際の光出力が基準値より著しく低くなってしまう恐れが
ある。これに対処するため、図５０に示したモニタ部２
４３では抵抗７５に並列にトランジスタ２４４が設けら
れている。カウンタ１６の更新が終わったタイミングで
強制放電信号によりトランジスタ２４４がＯＮにされコ
ンデンサ２４６の電荷が強制的に放電される。これによ
り、光出力の急激な低下に対するモニタ出力の追従性が
改善される。光出力制御の基準値をデータ信号から生成
する場合には、基準値の放電も同様の回路によって構成
すればよい。また、基準値発生回路として、前述の一般
的な定電圧回路を用いてもよい。

【００７７】リセット信号によりディジタル値をクリア
した後の初期値が必ず光出力の基準値より低いレベルに
あり、高速な光出力の減少更新を必要としない場合は、
この強制放電信号は不要である。更に、自然放電及び強
制放電の双方を持たないサンプルホールド回路あるいは
エッジ検出回路によりモニタ部、基準値を構成しても構
わない。

【００７８】以上の説明において、クロック制御回路の
各種出力信号の更新タイミングは、本光出力制御方式を
実現する各ブロックの遅延時間等により、任意に設定し
てもよい。本実施例のリセット信号は、外部からの信号
を用いたが、あるいは、電源電圧を検知する回路（通常
のパワー・オン・リセット回路）などによって電源電圧
が投入されたときに自動的に発生させた信号をリセット
信号としても良い。さらに、入力ＣＬＫが無くなったこ
とを検知するクロック断検出回路によってリセット信号
を生成しても良い。また更に、外部信号、電源電圧の検
知回路、クロック断検出回路の２種以上を併用しても構
わない。

【００７９】以前に説明した、カウンタ１６に初期値を
ロードする場合のカウンタ１６の詳細な構成を図５１に
示す。初期値の上位５ビットは上位５ビットのアップダ
ウンカウンタ３８のロードデータ入力に直接接続され
る。下位５ビットは５連のスイッチ２４８の一方へ接続
される。初期値ロード信号がＨレベルのときスイッチ２
４８は初期値の下位５ビットを選択してアップダウンカ
ウンタ３６のロードデータ入力に接続する。初期値ロー
ド信号がＬレベルのとき比較器２２の出力を選択してロ
ードデータ入力に接続する。

【００８０】図５２に、クロック制御回路７２の第２の
例を示す。前述のカウンタ１６に光出力に対する初期値
を入力するために、データ検出回路出力信号と初期値印
加終了信号との論理和を取ってカウンタ２３４のＬＯＡ
Ｄ端子へ入力する。これによって、図５３に示すように
初期値印加終了とともにカウンタ用クロックが出力さ
れ、初期値がカウンタ１６へロードされる。

【００８１】以上の例においては、入力ＤＡＴＡの
“１”に同期した光出力更新タイミングを実現したが、
データが存在しない時間においてのみ、カウンタ１６、
粗密切替回路、Ｄ／Ａ変換回路に送るクロックを制御す
ることによって、光出力に対するディジタル値を更新し
ない光出力更新タイミングを生成することも可能であ
る。これを実現するのは図５４のクロック制御回路であ
る。本回路は、データ断検出回路２５０、４ビットの２
進カウンタ２３４、遅延回路２３６から構成される。デ
ータ断検出回路２５０は入力データの“０”を検出しＨ
ｉを出力する。動作は前述と同様であり、図５２と同
様、光出力に対する初期値を付加したい場合は、図５４
に初期値印加終了信号を設けても良い。データ断検出回
路２５０の具体例を図５５に示す。

【００８２】以上の説明におけるクロック制御回路は、
遅延回路を含んで構成されていたが、遅延回路の代わり
に組み合わせ論理２５２を使用して構成することも可能
である。具体例を図５６に示す。図５７はカウンタの代
わりに分周器を用いたクロック制御回路の例を示す。図
４７のカウンタ２３４の代わりに４段の分周器２５２
と、データ検出との同期のためのフリップフロップ２５
４が使われている。データ検出回路２５６は図５８に示
す構成のものを使用する。図５８において、データがな
いときトランジスタ２５８がＯＮになって電流源２６０
からの電流がコンデンサ２６２にチャージされ、コンデ
ンサ２６２の電圧は高いレベルになる。データが有ると
き、トランジスタ２６４がＯＮになって電流源２６６に
よりコンデンサ２６２が放電されて低い電圧レベルにな
る。トランジスタ２６８はゲート電位が高いときＯＦＦ
になって電圧検出出力はＬレベルになり、ゲート電位が
低いときＯＮになって検出出力はＨレベルになる。すな
わち、検出出力はデータが有るときＨレベルになり続
け、データがないときＬレベルになる。図５９に図５７
のＡ〜Ｊ点の信号を示す。

【００８３】光出力制御回路における負帰還制御につい
て、レーザ・ダイオード（ＬＤ）の劣化モードを考え
る。経年変化等によりＬＤが劣化するとその発光効率は
低下し、フォトダイオード（ＰＤ）から出力されるモニ
タ信号は低下する。従って、光出力の負帰還制御によ
り、光出力に対応するカウンタ１６のディジタル値は上
昇を続ける。ここで、何らかの理由で、ＬＤの発光効率
が復帰すると、その時には光出力に対するディジタル値
は最大値となっている場合も考えられる。この場合、Ｌ
Ｄの破損を生じかねない。

【００８４】図６０はＬＤ駆動回路１０から、ＬＤ駆動
電流リミット信号を出力し、この信号を光出力値を制御
するカウンタ１６に入力し、光出力のアップ方向の動作
を停止することで、前述のＬＤの破損モードを回避した
ものである。ＬＤ駆動回路１０及び光出力値を制御する
カウンタ１６の具体的回路をそれぞれ図６１，６２に示
す。図６１において、ＰチャネルＭＯＳトランジスタ６
０と６２、更に６０と２７０はそれぞれカレントミラー
を構成する。また、ＮチャネルＭＯＳトランジスタ２７
２と２７４は、５６と５８と同様にカレントミラーを構
成する。電流源２７６、トランジスタ２７２，２７４に
よって生成される電流ＩＡ（基準値）と、トランジスタ
６０，２７０によって生成される電流ＩＢについて、Ｉ
Ｂ＞ＩＡの場合、ＬＤ駆動電流リミット信号はＨｉを出
力する。電流源２７６、トランジスタ２７２，２７４に
よって生成される電流ＩＡがＬＤ駆動電流をリミットさ
せたい基準値になる。リミット信号がＨレベルになるこ
とにより図６２に示す、カウンタ３８はアップ動作のみ
を停止する。

【００８５】これまでに説明した光出力制御回路では、
光出力制御回路の立ち上げが完了して、安定化した後に
は、図６３に示すように光出力値は基準値をはさむ２値
の間を頻繁に往復する。通常は、この２つの値は光出力
規定の範囲内に納めるように設計するが、光出力値が必
要のない変化を繰り返す。特にバースト伝送において
は、光出力が安定するまでの時間を短くする必要があ
り、そのためには、フィードバックを回す速度を上げる
必要がある。しかし、常に高速でフィードバックを行う
と、必要のない更新を繰り返すことになる。この問題
は、光信号を受信する側にとっては、エラーレート増加
の要因となる。

【００８６】また、これまでに説明した光出力制御回路
で用いられるＤ／Ａ変換回路周辺に関する課題を、図６
４を用いて説明する。光出力制御回路が光出力値を更新
する際に、Ｄ／Ａ変換回路に入力されるデジタルコード
が変わって、Ｄ／Ａ変換回路の出口にグリッチと呼ばれ
るスパイクが発生する。これが駆動電流に現れ、波形歪
みを引き起こす。この問題も、光信号を受信する側にと
っては、エラーレート増加の要因となる。

【００８７】本発明の他の実施例を図６５にその動作を
図６６に示す。本実施例は、これまでに説明した実施例
に対して、光出力制御値を格納するカウンタ１６に送る
クロックを制御するクロック制御部２８のほかに、カウ
ンタ１６の更新の許可を制御する更新許可制御部２７６
を有し、ここから出力される更新許可信号ＳＩＧ１によ
りカウンタの更新の許可を制御する。すなわち、信号Ｓ
ＩＧ１によって、一度、カウンタ１６を更新した後、ク
ロックまたはデータ信号のカウント等により一定の条件
を満たすまでの間、更新を許可しないことによって、フ
ィードバックによる更新に最低限必要な周期より長い時
間、不要な更新を禁止する。これによって、実際にフィ
ードバックされる周期を長くして、必要のない更新回数
を減らすことができる。光出力は、基準値を挟んだ２値
の間を往復するが、その頻度は減るので波形が改善でき
る。

【００８８】図６５の例では、ＳＩＧ１の論理は、更新
許可時に“１”＝Ｈｉｇｈ、更新禁止時に“０”＝Ｌｏ
ｗであり、更新の後、“０”になり、ある条件を満たす
までの間この状態を継続し、条件を満たしてから、次の
更新がなされるまで“１”となっている。ＳＩＧ１の信
号の具体的な生成方法については、後に複数の例を示
す。

【００８９】図６５の回路では、カウンタの更新／禁止
の制御として、カウンタ１６に送るクロックとは別の更
新許可信号が使用されているが、これのかわりに、許可
信号とクロックとで論理演算を行なって、更新禁止時に
クロック自体を停止させるようにしても（例えば、ＡＮ
Ｄゲートなどで容易に実現できる）、全く同様の効果が
ある。以降、クロックとは独立の更新許可信号について
説明するが、クロック自体を停止する方式でも実現でき
るのは、自明である。

【００９０】次に、図６７，６８を用いて、本発明のさ
らに他の実施例を説明する。本実施例は、制御安定時に
は光出力の更新回数が少ない一方で、立ち上げ時には高
速の更新を実現するものである。本実施例の動作を図６
７に示す。切替信号ＳＩＧ２によって、更新に最低限必
要な周期でフィードバックを行う立ち上げモードと、更
新が一度行われた後、ある条件を満たすまでの間、更新
を禁止させる安定モード、とを有し、切り替えることに
より、高速立ち上げと、安定化時の波形劣化低減を両立
させるものである。ＳＩＧ２は、この図の例では、高速
立ち上げ時に“１”で、安定化後“０”となる。

【００９１】これを実現するための構造を、図６８に示
す。図６５の回路に立ち上げ時を示す信号ＳＩＧ２を生
成する動作切替部が追加され、ＳＩＧ２と更新許可制御
部２７６の出力のＯＲゲート２７９による論理和がＳＩ
Ｇ１としてカウンタ１６へ入力される。切替信号である
ＳＩＧ２としては、データ、クロック、あるいは、他の
外部信号などから生成することが可能であり、具体的な
生成方法については、後に複数の例を示す。

【００９２】さらに、図６９を用いて、本発明のさらに
他の実施例を説明する。本実施例は、高速立ち上げ機能
を保持しながら、光出力制御値を更新する際にＤ／Ａ変
換回路で発生するグリッチによる光出力波形の劣化を防
ぐことを目的としている。図６９の基本構造は前述の図
６８とほぼ同様であり、異なる点は高速立ち上げ／安定
時の動作モード切替によって、ＬＤ駆動回路内の駆動電
流を決める電流源の周波数帯域を、変えられるようにし
てあることである。

【００９３】これにより、高速立ち上げ時には、電流源
の周波数帯域を広帯域にして、フィードバックを高速に
回して、光出力を目標値に短時間で到達させることによ
って、高速立ち上げ機能を実現し、安定化した後は、フ
ィードバックを遅くして、かつ、駆動電流の周波数帯域
を狭くして、Ｄ／Ａ変換回路のグリッチによる光波形劣
化を防ぐことができるので、良好な光波形で通信を行う
ことができる。

【００９４】更新許可制御回路２７６の一例を図７０に
示す。更新頻度を制限するために、光出力制御値を格納
するカウンタ１６の更新が行われた後、クロックをカウ
ントするデジタルタイマーを回し、一定の時間は更新を
禁止し、その後、許可する。回路の動作を以下に説明す
る。初め、カウンタ２８０には、クロックを分周器２８
２で２分周した２分周クロックが入力されているが、Ｑ
０〜Ｑ７には、１１１１１１１１（２進数＝２５５＠１
０進数）があり、キャリーＣＯは“１”になっており、
イネーブルＥに“０”が入っているために、停止してい
る。そこに、カウンタクロックが入力されると、その立
ち上がりをＤ−ＦＦにて検出して、カウンタ２８０に０
をロードする。すると、キャリーＣＯは“０”となり停
止状態から、カウント状態に切り替わる。カウンタ２８
０は、２分周クロックによって、＋１アップ動作を行
う。このときカウンタクロックが再び変化しても、カウ
ンタ２８０のＬＯＡＤ端子には、ＣＯによって“０”が
入力されるため、無視される。その結果、アップ動作を
継続して、２５５（１０進）までアップを続ける。カウ
ンタ２８０の値が２５５（１０進数）に到達すると、キ
ャリーＣＯは“１”になり、イネーブルＥに“０”が入
るために、停止する。そして、次に、カウンタクロック
が入ると、上記の動作を繰り返す。以上の動作の結果、
一度カウンタクロックが入ると基本クロックが２×２５
６回＝５１２回入るまでＳＩＧ１がＬレベルになってカ
ウンタ１６の更新が禁止され、その後更新が許可され
る。例えば、基本クロックが１５６Mb／ｓでカウンタク
ロックが連続的に入っている場合は、６．４３ns×５１
２＝３．３μｓに一度更新が許可されることになる。

【００９５】図７１，７２に、ＬＤ駆動回路１０の具体
的回路図を示す。Ｄ／Ａ変換回路のアナログ出力が電圧
で与えられる時の回路を図７１に、同出力が電流で与え
られるときの回路を図７２に示す。帯域切替回路２８４
がトランジスタ６０と６２の間に設けられる点を除い
て、図１１を参照して説明した、電圧入力形および電流
入力形のＬＤ駆動回路と同じである。

【００９６】図７３に、帯域切替回路の回路図を示し、
図７４にその動作シーケンスを示す。本回路は、ＬＤ駆
動回路の電流出力の周波数帯域を動作切替信号によって
切り替える回路である。左右のトランジスタ６０と６２
で駆動電流を決める電流源としてのカレントミラーが構
成され、トランジスタ６０にＤ／Ａ変換回路のアナログ
出力に応じた電流が入力され、トランジスタ６２が出力
側である。

【００９７】帯域切替の基本原理は、このトランジスタ
６０，６２のゲートの間に、ＲＮ３とＣＮ３から成るＲ
Ｃ型低域通過フィルタを挿入／削除する切替を行なうこ
とにある。また、容量Ｃを接続する際に、電位の異なる
Ｃをいきなり接続すると充電流が瞬間的に流れてゲート
が不安定になり、出力電流の波形が乱れる可能性がある
ことから、ＣＮ３の電位をあらかじめゲートと同電位に
する回路を設けた。このような切替動作を行うために、
ＳＷ１〜３と、このスイッチを良好に動作させるための
シーケンス制御回路を有する。

【００９８】以降、カレントミラーが広帯域となる高速
立ち上げモードから、狭帯域となる切替動作を説明す
る。・高速立ち上げモードでは、ＳＷ１＝ＯＮ，ＳＷ２＝Ｏ
ＦＦ，ＳＷ３＝ＯＮ、により広帯域になっており、トラ
ンジスタ６０，６２のゲートはスイッチＳＷ１で短絡さ
れ、ＣＮ３はトランジスタ６２のゲートとは接続されて
いないため、トランジスタ６０，６２から成る通常のカ
レントミラーの構成となるので、周波数帯域が広い。

【００９９】また、トランジスタ６２と同じサイズのＰ
ｃｈ−ＭＯＳＭＭ１は、同様にトランジスタ６０とカ
レントミラーを構成し、トランジスタ６２と同等の電流
が流れる。さらにＭＭ１の電流は、ｎｃｈ−ＭＯＳＭ
Ｍ２に流れ、ＭＭ２とカレントミラーを構成するＭＭ３
に流れる電流がＭＭ４に流れ、ＭＭ４のゲートレベルは
トランジスタ６２と等しくなる。このとき、ＳＷ１がＯ
Ｎ、ＳＷ２はＯＦＦとなっていることから、ＣＮ３に
は、トランジスタ６２のゲートと同じ電圧が現れるよう
に、ＣＮ３を充電している。

【０１００】・切替信号が、“１”→“０”に切り替わ
ると、ＳＷ１をＯＦＦし、容量ＣＮ３が解放され、その
後、ＣＮ１，ＲＮ１で構成されるＲＣ時定数回路とイン
バータを経て、Ｎ１が“０”→“１”に切り替わり、Ｓ
Ｗ２がＯＮになってＣＮ３をトランジスタ６２のゲート
に接続する。・Ｎ１が“０”→“１”に切り替わると、その後、ＣＮ
２，ＲＮ２で構成されるＲＣ時定数回路とインバータを
経て、Ｎ２が“１”→“０”に切り替わり、ＲＮ３を短
絡していたＳＷ３がＯＦＦになって、トランジスタ６
０，６２のゲート間にＲＮ３が見えるようになり、トラ
ンジスタ６０，６２のゲート間にＲＮ３，ＣＮ３から成
る低域通過フィルタが挿入されることになる。

【０１０１】以上の動作により、帯域切替回路は、駆動
電流を制御するカレントミラーに低域通過フィルタを挿
入／削除する切替を行うことにより、周波数帯域を切り
替えることができる。上述の帯域切替回路はＲＣ時定数
回路を挿入するものであったが、図７５の帯域切替回路
はＲＮ３だけを付加するものである。この回路は、帯域
切替部としては図７３のＲＮ３の抵抗と、これを制御す
る回路だけを利用している。回路を構成する各トランジ
スタには容量成分があることから、Ｒだけの付加／削除
を切り替えるだけで、帯域切替が実現できる。

【０１０２】図７６の帯域切替回路はＣＮ３を付加する
ものである。この回路は、帯域切替部としては上述の図
７３のＣＮ３の容量と、これを制御する回路だけを利用
している。回路を構成する各トランジスタには抵抗成分
あるいは、電流源としての電流制限機能があることか
ら、Ｃだけの付加／削除を切り替えるだけで、帯域切替
が実現できる。

【０１０３】更新周期の短かい立ち上げモードと更新周
期の長い安定モードとの動作モードの切替およびＬＤ駆
動回路の周波数特性の切替のため或いはそれらのいずれ
か一方の切替のための動作切替信号ＳＩＧ２について
は、図７を参照して説明した粗密切替回路２６が出力す
る信号がそのまま使用できる。或いは、図７７に示すよ
うに、図７の回路２６は、粗密切替および動作モードの
切替のための粗密／動作切替信号を出力する粗密／動作
切替回路として使用することができる。

【０１０４】図１８に示した粗密切替回路７６、図２５
に示した粗密切替回路８２、図２８に示した粗密切替回
路８８、図３４，３５に示した粗密切替回路１０８およ
び図３７に示した粗密切替回路も同様に、上記の動作切
替回路または粗密／動作切替回路として使用することが
できる。後者の例をそれぞれ図７８〜図８２にそれぞれ
示す。図８３に示すように、動作切替信号または粗密／
動作切替信号を外部から入力するようにしても良い。

【０１０５】粗密／動作切替回路の他の例を図８４に示
す。本回路は、アナログ回路によって比較器出力が変わ
るのを検出して、切替信号を生成する。中には、チャー
ジポンプを使用した同符号連続検出回路を有し、比較結
果が変わる状態を検出する。チャージポンプ回路２８６
は、容量Ｃ１と、定電流源Ｉ１とｐｃｈ−ＭＯＳ−ＦＥ
ＴＭ２によって定電流Ｉ１を出力できるＭ１と、入力
信号によってスイッチング動作ができるＭ３と、定電流
源Ｉ２とｎｃｈ−ＭＯＳ−ＦＥＴＭ６によって定電流
Ｉ２を出力できるＭ５と、入力信号によってスイッチン
グ動作ができるＭ４と、リセット信号がＬＯＷのときに
ＯＮして容量Ｃ１を放電するｎｃｈ−ＭＯＳ−ＦＥＴ
Ｍ７を有する。

【０１０６】チャージポンプ制御回路２８８は、下記３
つの機能を有する。・比較器出力が“１”＝Ｕｐの場合、カウンタクロック
がＨｉｇｈになるとき（カウンタ更新時）にＭ３をＯＮ
して、容量Ｃ１を放電するように制御するので、該チャ
ージポンプ回路出力ＶＣをＧｎｄに向かって近づける。・比較器出力が“０”＝Ｄｏｗｎの場合、カウンタクロ
ックがＨｉｇｈになるとき（カウンタ更新時）にＭ４を
ＯＮして、容量Ｃ１を充電するように制御するので、チ
ャージポンプ回路出力ＶＣをＶｄｄに向かって近づける
動作をする。・リセッチ信号ＲＳＴがＬｏｗのときに、Ｍ７がＯＮし
て、該チャージポンプ回路出力ＶＣをＧｎｄに短絡し、
Ｃ１に初期値を与える。

【０１０７】レベル比較部２８０は、電源ＶｄｄとＧＮ
Ｄの間の電圧を抵抗Ｒ１〜３で分圧する抵抗分圧回路を
有し、差動比較器２つとＯＲ回路によって、チャージポ
ンプ回路出力ＶＣがＲ１／（Ｒ１＋Ｒ２＋Ｒ３）〜（Ｒ
１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）の間にあること（Ｖ
ｄｄ＝３Ｖ，Ｒ１＝Ｒ２＝Ｒ３＝５ｋΩでは、ＶＣ＝１
〜２Ｖ）を検出して、ＵＰ／ＤＯＷＮが混じったことを
検出する。

【０１０８】図８４の切替回路の動作を図８５に示す。
リセット信号ＲＳＴがＨｉｇｈになると、Ｍ７がＯＮし
て、チャージポンプ回路が動作を始める。初め、光出力
回路の起動時に光出力が基準値より小さいときには、比
較器出力が“１”＝Ｕｐとなって、カウンタクロックが
Ｈｉｇｈになるとき（カウンタ更新時）にＭ３をＯＮし
て、容量Ｃ１を放電するので、チャージポンプ回路出力
ＶＣはＧｎｄのままである。

【０１０９】そして、基準値に到達して、比較器出力が
“１”＝Ｕｐと“０”＝Ｄｏｗｎの両方を出すようにな
ると、Ｍ３をＯＮする頻度が上がるため、容量Ｃ１を放
電するので、チャージポンプ回路出力ＶＣはＶＤＤとＧ
ｎｄの中間値をとる。そのため、レベル比較部２８８の
出力はＨｉｇｈレベルになる。最後のラッチ２９０によ
って、リセット解除後に、立ち上げ動作を１回だけ許可
する。

【０１１０】図８６は更新許可制御回路２７６の他の例
を示す。図７０との相違は、図７０では基本クロックが
分周器２８２へ直接入力されているのに対して、図８６
では基本クロックとデータの論理積が分周器２８２へ入
力される点である。すなわち、図７０の更新許可制御回
路では更新許可後、次の更新許可までの期間（禁止期
間）が基本クロックをカウントして決定されていたのに
対して、図８６の更新許可制御回路では、“１”である
データの数をカウントして禁止期間が決定される。連続
伝送の場合は、どちらもほぼ同様の動作をするが、バー
スト伝送の場合、図８６の回路によれば、セルが存在し
ない期間では禁止期間が長くなる。

【０１１１】更新許可制御回路２７６のさらに他の例を
図８７に示す。本回路では、更新頻度を制限するため
に、モニタ値と基準値を比較した結果が、アップになる
回数とダウンになる回数の差をカウントし、この値が一
定値になるまでの間、更新を禁止する。この回路の例で
は、一定値としてカウンタの１１１１１１１１（２５５
＠１０進数）になってキャリーがあがった時に相当す
る。比較結果にアップ／ダウンが混じっているときは、
光出力が目標付近にいることを示す。このとき、カウン
トは上下して、カウンタ内の値は大きく動くことがなく
なって、不要な更新を防ぐ。

【０１１２】図８８は図８７の回路の動作を示すタイミ
ングチャートである。切替信号ＳＩＧ２がＨレベルであ
る間はＳＩＧ１がＨレベルになりカウンタクロックに応
じてカウンタ１６の更新が行なわれる。その後は、カウ
ンタ２９２の値が最大値＋２５５または最小値＋０にな
ったときだけカウンタ１６の更新が行なわれる。カウン
タ２９２の値が＋２５５または＋０になったとき１２８
がロードされる。

【０１１３】図８９は更新許可制御回路２７６のさらに
他の例を示す。この例は、モニタ／基準値の比較結果の
履歴におけるアップ／ダウンの回数をカウンタ２９４，
２９６で各々カウントし、どちらかが一定数を越えたと
ころで更新するものである。図９０に図８８の更新許可
制御回路の動作を示す。図９１は更新許可制御回路２７
６のさらに他の例を示す。この例は、バーストのセルの
有無を示す信号を用いて、１セルが送信されるごとに１
回更新するものである。これにより更新回数を制限でき
る。図９２にこの更新許可制御回路の動作を示す。バー
スト伝送においてセルがある時間帯を示すバーストセル
信号を装置から送り、これによって、安定化時に更新頻
度を低減することができる。このため、更新許可制御回
路の入力としては、動作切替信号ＳＩＧ２、バーストセ
ル信号、および、カウンタクロックがある。動作モード
が高速立ち上げのときは、更新許可制御信号ＳＩＧ１に
“１”を出力し、安定化モードのときには、バーストセ
ルが“１”になったときに、“１”＝更新許可を出力
し、カウンタクロックが一度入ると、“０”＝禁止を出
力する。以上の動作によって、更新頻度を低減できるの
で、波形改善効果がある。

【０１１４】

【発明の効果】以上説明したように本発明によれば、起
動時の立ち上げ時間が短かく、バースト信号の伝送に適
し、光出力が安定した後の微少変動およびＤ／Ａ変換に
よるグリッジの影響の少ない光出力制御回路が提供され
る。

【図面の簡単な説明】

【図１】従来の光出力制御回路のブロック図である。

【図２】図１の回路の動作を説明するグラフである。

【図３】バースト信号を示す図である。

【図４】本発明の第１の実施例のブロック図である。

【図５】図４の回路の動作を説明するタイミングチャー
トである。

【図６】カウンタ１６の一例の回路図である。

【図７】粗密切替回路２６の一例の回路図である。

【図８】図７の回路の動作を示すタイミングチャートで
ある。

【図９】クロック制御回路２８の一例の回路図である。

【図１０】図９の回路の動作を示すタイミングチャート
である。

【図１１】ＬＤ駆動回路１０の一例の回路図である。

【図１２】本発明の第２の実施例のブロック図である。

【図１３】モニタ部２０の一例の回路図である。

【図１４】第２の実施例の動作を示すタイミングチャー
トである。

【図１５】第３の実施例の動作を示す図である。

【図１６】第３の実施例のブロック図である。

【図１７】第２の実施例で用いられるカウンタ１６の一
例の回路図である。

【図１８】粗密切替回路７６の一例の回路図である。

【図１９】図１８の回路の動作を示すタイミングチャー
トである。

【図２０】本発明の第４の実施例の動作を示す図であ
る。

【図２１】第４の実施例の動作を説明するグラフであ
る。

【図２２】第４の実施例のブロック図である。

【図２３】第４の実施例で用いられるカウンタ１６の一
例の回路図である。

【図２４】第４の実施例の動作を示すタイミングチャー
トである。

【図２５】粗密切替回路８２の回路図である。

【図２６】本発明の第５の実施例の動作を示す図であ
る。

【図２７】第５の実施例のブロック図である。

【図２８】粗密切替回路８８の回路図である。

【図２９】図２８のレベルシフト用電圧源９８，１００
の一例の回路図である。

【図３０】レーザダイオードの電流−光出力特性を示す
グラフである。

【図３１】本発明の第６の実施例のブロック図である。

【図３２】本発明の第７の実施例の動作を示す図であ
る。

【図３３】第７の実施例のブロック図である。

【図３４】粗密切替回路１０８の一例の回路図である。

【図３５】粗密切替回路１０８の他の例の回路図であ
る。

【図３６】本発明の第８の実施例のブロック図である。

【図３７】粗密切替回路１１６の一例の回路図である。

【図３８】本発明の第９の実施例のブロック図である。

【図３９】本発明の第１０の実施例における粗密切替回
路の一例の回路図である。

【図４０】本発明の第１１の実施例のブロック図であ
る。

【図４１】粗密切替回路１２４の一例の回路図である。

【図４２】本発明の第１２の実施例のブロック図であ
る。

【図４３】粗密切替回路１２６の一例の回路図である。

【図４４】本発明の第１３の実施例のブロック図であ
る。

【図４５】粗密切替回路１２８の一例の回路図である。

【図４６】本発明の第１４の実施例における粗密切替回
路２３０の一例の回路図である。

【図４７】クロック制御回路７２の一例の回路図であ
る。

【図４８】図４８の回路の動作を示すタイミングチャー
トである。

【図４９】データ検出回路２３２の一例の回路図であ
る。

【図５０】モニタ部２４３の一例の回路図である。

【図５１】カウンタ１６の他の例の回路図である。

【図５２】クロック制御回路７２の第２の例の回路図で
ある。

【図５３】図５２の回路の動作を示すタイミングチャー
トである。

【図５４】クロック制御回路７２の他の例を示す回路図
である。

【図５５】データ断検出回路２５０の一例の回路図であ
る。

【図５６】クロック制御回路７２のさらに他の例の回路
図である。

【図５７】クロック制御回路のさらに他の例の回路図で
ある。

【図５８】データ検出回路２５６の一例の回路図であ
る。

【図５９】図５７のＡ〜Ｊ点の信号を示すタイミングチ
ャートである。

【図６０】本発明の他の実施例のブロック図である。

【図６１】図６０の実施例におけるＬＤ駆動回路１０の
回路図である。

【図６２】図６０の実施例におけるカウンタ１６の回路
図である。

【図６３】安定時の制御状態を示す図である。

【図６４】Ｄ／Ａ変換のグリッジを示す図である。

【図６５】本発明のさらに他の実施例のブロック図であ
る。

【図６６】図６５の実施例の動作を示すタイミングチャ
ートである。

【図６７】本発明のさらに他の実施例の動作を示すタイ
ミングチャートである。

【図６８】前述の実施例のブロック図である。

【図６９】本発明のさらに他の実施例のブロック図であ
る。

【図７０】更新許可制御回路２７６の一例の回路図であ
る。

【図７１】ＬＤ駆動回路の一例の回路図である。

【図７２】ＬＤ駆動回路の他の例の回路図である。

【図７３】帯域切替回路の一例の回路図である。

【図７４】図７３の回路の動作を示すタイミングチャー
トである。

【図７５】帯域切替回路の他の例の回路図である。

【図７６】帯域切替回路のさらに他の例の回路図であ
る。

【図７７】本発明のさらに他の実施例のブロック図であ
る。

【図７８】本発明のさらに他の実施例のブロック図であ
る。

【図７９】本発明のさらに他の実施例のブロック図であ
る。

【図８０】本発明のさらに他の実施例のブロック図であ
る。

【図８１】本発明のさらに他の実施例のブロック図であ
る。

【図８２】本発明のさらに他の実施例のブロック図であ
る。

【図８３】本発明のさらに他の実施例のブロック図であ
る。

【図８４】粗密動作切替回路の他の例を示す回路図であ
る。

【図８５】図８４の回路の動作を示すタイミングチャー
トである。

【図８６】更新許可制御回路２７６の他の例の回路図で
ある。

【図８７】更新許可制御回路２７６のさらに他の例の回
路図である。

【図８８】図８７の回路の動作を示すタイミングチャー
トである。

【図８９】更新許可制御回路２７６のさらに他の例の回
路図である。

【図９０】図８９の回路の動作を示すタイミングチャー
トである。

【図９１】更新許可制御回路２７６のさらに他の例の回
路図である。

【図９２】図９１の回路の動作を示すタイミングチャー
トである。

【符号の説明】

１０…フォトダイオード１２…レーザダイオード２２…比較器２４…基準電圧源

───────────────────────────────────────────────────── フロントページの続き (72)発明者六川裕幸神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者河合正昭神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者上野典夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者村上典生北海道札幌市北区北七条西四丁目３番地１富士通北海道ディジタル・テクノロジ株式会社内 (72)発明者松山哲北海道札幌市北区北七条西四丁目３番地１富士通北海道ディジタル・テクノロジ株式会社内 (72)発明者三木誠北海道札幌市北区北七条西四丁目３番地１富士通北海道ディジタル・テクノロジ株式会社内 (72)発明者高氏敏行北海道札幌市北区北七条西四丁目３番地１富士通北海道ディジタル・テクノロジ株式会社内Ｆターム(参考） 5F041 AA09 BB03 BB10 BB12 BB33 FF14 5F073 BA02 EA13 GA04 GA12 GA38

Claims

【特許請求の範囲】

【請求項１】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器と、光出力制御器における制御の回数をカウントし、制御開
始後の制御回数が所定値に達するまでは光出力制御器に
立ち上げモードの制御を行なわせ、制御回数が所定値に
達した後は光出力制御器に安定モードの制御を行なわせ
る切替回路とを具備する光出力制御回路。
【請求項２】発光素子に与えられるデータを検出し検
出結果に応じたクロックを生成して光出力制御器および
切替回路に制御のタイミングを示すタイミング信号とし
て与えるクロック制御回路をさらに具備する請求項１記
載の光出力制御回路。
【請求項３】切替回路は、立ち上げモードにおいて、
光出力制御器の１回の制御における制御値の変化量を第
１の変化量に設定し、安定モードにおいて、光出力制御
器の１回の制御における制御値の変化量を第１の変化量
よりも小さい第２の変化量に設定する請求項２記載の光
出力制御回路。
【請求項４】切替回路は、立ち上げモードにおいて、
第１の変化量を複数の段階にわたって段階的に小さくす
る請求項３記載の光出力制御回路。
【請求項５】第１の変化量は２分法に従って小さくな
る請求項４記載の光出力制御回路。
【請求項６】安定モードにおいて、所定の周期で光出
力制御器に制御値の更新を許可する更新許可制御回路を
さらに具備する請求項５記載の光出力制御回路。
【請求項７】安定モードにおける発光素子の駆動電流
の周波数帯域幅は立ち上げモードにおける周波数帯域幅
よりも狭く設定される請求項６記載の光出力制御回路。
【請求項８】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器と、制御開始後光出力の検出値が所定の幅のウィンドウに入
るまでは光出力制御器に立ち上げモードの制御を行なわ
せ、ウィンドウに入った後は光出力制御器に安定モード
の動作を行なわせる切替回路とを具備する光出力制御回
路。
【請求項９】前記ウィンドウの幅は温度に依存して変
化する請求項８記載の光出力制御回路。
【請求項１０】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器と、制御開始後光出力制御器の制御の履歴が所定のパターン
に一致するまでは光出力制御器に立ち上げモードの動作
を行なわせ、所定のパターンに一致した後は光出力制御
器に安定モードの動作を行なわせる切替回路とを具備す
る光出力制御回路。
【請求項１１】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器と、発光素子に与えられるデータを検出し、検出結果に応じ
たクロックを発生して光出力制御器に制御のタイミング
を示すタイミング信号として与えるクロック制御回路と
を具備する光出力制御回路。
【請求項１２】前記クロック制御回路は、発光素子に与えられるデータを検出するデータ検出回路
と、カウント値を示す複数のビット出力の１つを前記タイミ
ング信号として出力し、カウント値のキャリーまたはボ
ローが発生するとカウントを停止するカウンタと、カウンタのキャリーまたはボローが発生していて、か
つ、データ検出回路がデータを検出しているとき、カウ
ンタに所定の値をロードするロード信号をカウンタに与
えるゲート回路とを含む請求項１１記載の光出力制御回
路。
【請求項１３】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器と、光出力が安定した後において、光出力の制御値の更新が
された後、所定の条件が満たされるまで更新を制限する
更新許可制御回路とを具備する光出力制御回路。
【請求項１４】更新許可制御回路は、光出力の制御値
の更新がされた後、所定の時間が経過した後に次の更新
を許可する請求項１３記載の光出力制御回路。
【請求項１５】更新許可制御回路は、光出力の制御値
の更新がされた後、発光素子にデータが所定回数与えら
れた後に次の更新を許可する請求項１３記載の光出力制
御回路。
【請求項１６】更新許可制御回路は、比較器の出力が
制御値を増加すべきことを指示した回数と制御値を減少
すべきことを指示した回数との差が所定値に達したとき
制御値の更新を許可する請求項１３記載の光出力制御回
路。
【請求項１７】更新許可制御回路は、比較器の出力が
制御値を増加すべきことを指示した回数または減少すべ
きことを指示した回数が所定値に達したとき制御値の更
新を許可する請求項１３記載の光出力制御回路。
【請求項１８】更新許可制御回路は、バーストの伝送
を示す信号に応じて更新を許可する請求項１３記載の光
出力制御回路。
【請求項１９】発光素子の光出力を検出する光検出器
と、光出力の検出値を基準値と比較する比較器と、比較器の比較結果に応じて発光素子の光出力を離散的に
制御する光出力制御器とを具備し、光出力が安定した後において、発光素子の駆動電流の周
波数帯域幅が狭められる光出力制御回路。