KR100558559B1 - 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법 - Google Patents

Abstract

본 발명은 내부노이즈의 발생을 방지 또는 최소화 하고 오랜시간 동안 지속되는 외부 노이즈에 대한 영향을 방지 또는 최소화하기 위한 프로그래머블 임피던스 컨트롤 장치 및 그의 동작방법에 관한 것으로, 본 발명에 따른 외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 임피던스 제어신호을 출력하고, 상기 임피던스 제어신호에 상응하는 임피던스 코드로 디지털 코딩하는 프로그래머블 임피던스 컨트롤 장치는, 인가되는 클럭신호에 응답하여 초기화 모드에서는 제1클럭신호를 출력하고,동작모드에서는 제2클럭신호를 출력하는 클럭 컨트롤부와; 초기화 모드에서는 상기 제1클럭신호에 응답하여 코드 데이터를 한주기에 한 코드식 순차적으로 업데이트 하여 업데이트 코드 데이터를 출력하고, 동작모드에서는 상기 제2클럭신호에 응답하여 상기 초기화 모드에서 업데이트 된 업데이트 코드 데이터를 출력하는 카운터부를 구비함을 특징으로 한다.

임피던스 코드, 업데이트, 클럭신호, 카운터, 임피던스 로킹

Description

프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법{Programmable impedance controller and method for operating the same}

도 1은 종래의 프로그래머블 임피던스 컨트롤 장치의 블록도

도 2 및 도 3은 도 1의 동작 타이밍도

도 4는 본 발명의 일 실시예에 따른 프로그래머블 임피던스 컨트롤 장치의 블록도

도 5는 도 4의 코드 비교기의 구현예를 보인 구체회로도

도 6은 도 4의 클럭 컨트롤러의 구현예를 보인 구체회로도

도 7 내지 도 9는 도 4의 동작 타이밍도

*도면의 주요 부분에 대한 부호의 설명*

110 : 임피던스 디텍터부 120 : 비교부

130 : 제1카운터부 140 : 셀렉터부

150 : 임피던스 코드 레지스터부 160 : 코드 전송부

170 : 코드 비교부 180 : 클럭 컨트롤부

190 : 제2카운터부 200 : 클럭발생기

본 발명은 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법에 관한 것으로, 더욱 구체적으로는 내부 노이즈 및 외부 노이즈에 대한 영향을 최소화 할 수 있는 프로그래머블 임피던스 컨트롤 장치 및 그의 동작 방법에 관한 것이다.

마이크로 컴퓨터, 메모리 장치들 등과 같은 다양한 반도체 장치들은 다양한 전기적 제품들을 이루고 있다. 대부분의 경우에 상기 반도체 장치들은 외부로부터 데이터를 전송하기 위한 입/출력 핀과, 내부 데이터를 외부로 제공하는 출력회로 등을 가지고 있다.

상기와 같은 반도체 장치의 내부 데이터는 전송라인을 통해 또 다른 반도체 장치로 제공되는 경우가 있다. 이 경우에 출력신호가 최적으로 전송되기 위해서는 출력 임피던스와 전송라인의 임피던스간에 매칭이 이루어져야 하고, 입력신호가 왜곡없이 수신되기 위해서는 전송라인의 임피던스와 입력 임피던스간에 매칭이 이루어져야 한다. 본 발명이 속하는 분야에서 전자는 통상적으로 출력 임피던스(ZQ) 컨트롤이라고 불려지고, 후자는 칩 터미네이션(ZT) 컨트롤이라고 흔히 불려진다. 통상적으로, 출력 임피던스 컨트롤은 출력 드라이버(output driver)에 대하여 행해지고, 칩 터미네이션 컨트롤은 입력 터미네이터(input terminator) 회로에 대하여 행해진다.

이러한 임피던스 매칭을 실현하는 방법의 하나는, 설계시에 시스템의 출력 임피던스를 시스템에 사용된 전송라인의 임피던스와 일치하도록 설계하고 입력단에 터미네이션(termination)을 사용하여 반사파를 최소한으로 하는 것이다. 그러한 이러한 방법은 실제 시스템이 동작하는 환경과 설계상의 환경이 다름으로 인한 온도변화 또는 공정변화 등에 의해 차이가 발생하게 된다. 따라서, 외부 환경변화에 관계없이 일정한 임피던스를 제공하는 장치가 필요하게 되었는 데, 이를 위해서 전송라인의 특성임피던스를 감지하여 상기 출력회로에 정보를 전달해 줄 수 있는 프로그래머블 임피던스 컨트롤 장치(Programmable Impedance Controller ;PIC)가 고안되었다. 이러한 프로그래머블 임피던스 컨트롤 장치는 사용자가 외부에 저항을 연결하면 그 저항값에 맞게 임피던스를 매칭시켜주는 역할을 하며, 더욱이 전압과 온도 변화에 능동적으로 디지털 코드를 일정기간에 업데이트시킴으로써 외부 임피던스에 내부 임피던스를 매칭 시킬 수 있는 역할을 수행한다.

이러한 프로그래머블 임피던스 컨트롤을 수행하는 프로그래머블 임피던스 콘트롤 장치의 예는 미국특허등록 번호 U.S.P. No. 6,307,424호에 개시되어 있다.

이러한 프로그래머블 임피던스 컨트롤 장치의 또 다른 예가 종래 기술로써 을 도 1에 블록도로써 나타나 있으며 이를 참조하여 설명하기로 한다.

도 1에 도시된 바와 같이, 종래의 프로그래머블 임피던스 컨트롤 장치는 패드(ZQ,ZT PAD)에 연결된 외부 임피던스(RQ,RT), 상기 외부 임피던스(R_Q,R_T)와 동일한 임피던스를 갖도록 프로그램되는 트랜지스터들의 어레이로 구성되는 디텍터(10), 상기 디텍터(10)의 출력과 기준전압(1/2VDDQ)을 비교하여 카운터(30)의 출력 을 컨트롤하는 셀렉터(40), 디지털 임피던스 코드를 발생시키는 카운터(30), 임피던스 코드를 저장하는 코드레지스터(50) 및 상기 임피던스 코드를 시리즈(series)로 전송하는 코드 전송기(60)를 구비한다.

상기한 종래의 프로그래머블 임피던스 컨트롤 장치는 외부핀에 외부 임피던스를 연결하고 약 35 내지 70오옴(Ω)사양내에서 원하는 출력임피던스 값을 반도체 장치가 가질 수 있도록 콘트롤 하는 구성을 가진다.

상기 임피던스 컨트롤 장치의 일반적인 동작은 다음과 같다.

먼저, 예를 들면, 외부 장치의 임피던스 값의 약 5배정도가 되는 저항값을 가지는 매칭용 외부 임피던스(RQ,RT)를 외부패드(ZQ,ZT PAD)와 접지간에 연결한다. 상기 비교기(20)에서는 상기 외부저항(RQ,RT)에 연결된 외부패드(ZQ,ZT PAD)의 패드전압과 기준전압(1/2VDDQ)을 비교하여 임피던스 제어신호를 출력한다. 상기 카운터(30)에서는 상기 임피던스 제어신호에 응답하여 증감 카운팅을 하고 임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 하기 위한 제어코드 데이터(A)를 출력한다. 상기 기준전압(1/2VDDQ)레벨과 패드전압레벨이 동일해질 때까지 상기 카운터(30)는 상기 제어코드 데이터(A)를 증가시키거나 감소시킨다. 이에 따라,피채널 트랜지스터와 엔채널 트랜지스터 어레이 내의 선택된 트랜지스터가 턴온 또는 턴오프되어 상기 기준전압(1/2VDDQ)레벨과 패드전압레벨은 서로 동일해진다. 이 경우에, 상기 디텍터(10)는 상기 외부 임피던스(RQ, RT)와 동일한 임피던스를 갖게 된다.

상기 셀렉터(40)는 디더링(dithering) 현상을 감지하여 감지신호를 출력하고 상기 코드 레지스터(50)는 상기 감지신호에 응답하여 상기 외부 임피던스(RQ,RT)와 동일한 코드값을 갖는 임피던스 코드를 레지스터(20)에 저장하는 역할을 한다. 여기서, 디더링 현상이란, 상기 카운터(30)에서 출력되는 디지털 코드(digital code)에 의해 조절되는 상기 디텍터들(10)의 출력 전압은 정확히 기준전압(1/2VDDQ)과 동일한 전압 레벨로 만들어지지 않고, 상기 기준전압(1/2VDDQ)을 기준으로 양자화 에러(quantization error)가 있는 진폭을 갖으며 진동하는 현상이 나타나는데 이를 디더링 현상이라 하며, 임피던스 로킹(locking) 현상이라고도 한다. 상기 디더링 현상은 상기 임피던스 컨트롤 장치의 디텍터(10)의 임피던스를 상기 외부 임피던스(RQ,RT)와 가장 유사한 값으로 만들었다는 것을 의미하므로 이를 검출하여 상기 코드 레지스터(50)에서 저장하게 된다.

이후 상기 셀렉터(40)의 감지신호에 의해 상기 코드 레지스터(50)에 저장된 임피던스 코드(B)는 코드 전송기(60)를 통해 시리즈로 전송함에 의하여 임피던스 업데이트가 행해진다.

도 2는 디더링 현상이 발생된 상기 카운터(30)의 출력신호인 제어코드데이터(A)와 상기 코드 레지스터(50)의 출력신호인 업데이트 된 임피던스 코드(B)의 타이밍도를 나타낸 것이다.

도 2에 도시된 바와 같이, 제어코드 데이터(A)에 디더링 현상이 발생한 후에 임피던스 코드(B)는 한꺼번에 여러 코드가 급격하게 바뀌면서 업데이트 된다. 이러한 급격한 변화는 출력 드라이버나 입력 터미네이터의 임피던스에 순간적으로 많은 변화를 일으키게 되고, 이에 따른 신호간 간섭이 일어나 회로에 내부 노이즈가 발 생되는 문제점이 있다.

도 3은 외부 노이즈가 상당시간 지속되는 경우에 상기 카운터(30)의 출력신호인 제어코드데이터(A)와 상기 코드 레지스터(50)의 출력신호인 업데이트 된 임피던스 코드(B)의 타이밍도를 나타낸 것이다.

도 3에 도시된 바와 같이, 외부 노이즈가 디더링 패턴 이상의 긴시간동안 지속되면, 이러한 노이즈는 상기 임피던스 컨트롤 장치에 의해 반영되어 임피던스 업데이트가 행해지게 된다. 일반적으로 종래의 임피던스 컨트롤 장치는 대부분 빠른 주파수의 노이즈를 제거하는 방법이 제시되어 왔으나 느린노이즈를 제거하는 방법에 대해서는 제시되어 있지 않다. 따라서 느린 주파수를 가지는 노이즈가 상당시간 지속되는 경우에는 외부노이즈에 의해 변화된 제어코드 데이터(A)에 의하여 임피던스 코드는 다시 업데이트 되게 되고, 업데이트 된 임피던스 코드(B)는 원하는 임피던스 코드와 다른 값을 가지게 되는 문제점이 발생된다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 프로그래머블 임피던스 컨트롤 장치 및 그의 동작방법을 제공하는 데 있다.

본 발명의 다른 목적은 급격한 임피던스 변화에 따른 내부노이즈의 발생을 방지 또는 최소화할 수 있는 프로그래머블 임피던스 컨트롤 장치 및 그의 동작방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 느린 주파수를 가지는 노이즈에 대한 영향을 방지 또는 최소화 할 수 있는 프로그래머블 임피던스 컨트롤 장치 및 그의 동작방법을 제공하는 데 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른, 외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 임피던스 제어신호을 출력하고, 상기 임피던스 제어신호에 상응하는 임피던스 코드로 디지털 코딩하는 프로그래머블 임피던스 컨트롤 장치는, 인가되는 클럭신호에 응답하여 초기화 모드에서는 제1클럭신호를 출력하고,동작모드에서는 제2클럭신호를 출력하는 클럭 컨트롤부와; 초기화 모드에서는 상기 제1클럭신호에 응답하여 코드 데이터를 한주기에 한 코드식 순차적으로 업데이트 하여 업데이트 코드 데이터를 출력하고, 동작모드에서는 상기 제2클럭신호에 응답하여 상기 초기화 모드에서 업데이트 된 업데이트 코드 데이터를 출력하는 카운터부를 구비한다.

상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호일 수 있으며, 상기 카운터부는 4비트 바이너리 카운터 또는 5비트 바이너리 카운터를 포함할 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 프로그래머블 임피던스 컨트롤 장치는, 임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 함에 의하여 임피던스 컨트롤을 위한 제어코드 데이터에 응답하는 디텍터부와; 상기 디텍터부의 출력전압과 기준전압을 각각 비교하고 비교결과로서 임피던스 제어신호를 출력하는 비교부와; 상기 임피던스 제어신호에 응답하여 증감 카운팅을 행하고 이 를 제어코드 데이터로 하여 출력하는 제1카운터부와; 상기 비교부의 임피던스 제어신호에 응답하여 임피던스 로킹을 감지하여 이에 따른 감지신호를 출력하는 셀렉터부와; 상기 셀렉터부의 감지신호 및 제어코드 데이터에 응답하여 제1업데이트 코드 데이터를 출력하는 코드 레지스터부와; 임피던스 로킹이 일어날 때까지는 제1클럭 신호를 출력하고, 상기 셀렉터부의 감지신호 및 클럭 디세이블 신호에 응답하여 제2클럭 신호를 출력하는 클럭 컨트롤부와; 초기화 모드에서는 상기 제1클럭신호 및 업/다운 제어신호에 응답하여 코드 데이터를 순차적으로 한주기에 한코드씩 업데이트 하여 제2업데이트 코드 데이터를 출력하고, 동작모드에서는 제2클럭신호 및 업/다운 제어신호에 응답하여 제2업데이트 코드 데이터를 출력하는 제2카운터부와; 상기 제1업데이트 코드 데이터와 상기 제2업데이트 코드 데이터를 비교하여, 양자의 코드값이 다르면 그에 대응되는 업/다운 제어신호를 출력하고 코드값이 같으면 클럭 디세이블 신호를 출력하는 코드 비교부와; 상기 제2카운터부에서 출력되는 제2업데이트 코드 데이터를 임피던스 코드로 하여 전송하는 코드전송부를 구비할 수 있다.

상기 디텍터부 및 클럭 컨트롤부에 클럭신호를 공급하는 클럭발생기가 추가로 구비될 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 프로그래머블 임피던스 컨트롤 장치의 동작 방법은, 외부 설정저항에 연결된 패드의 패드전압과 기준전압을 비교하여 출력되는 임피던스 제어신호에 응답하여 증감 카운팅을 하고 임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 하기 위한 제어코드 데이터를 출력하는 단계와; 임피던스 로킹이 발생되면 상기 제어코드 데이터에 대응되는 제1업데이트 코드 데이터를 출력하는 단계와; 초기화 모드에서는 제1클럭신호에 응답하고 동작모드에서는 제2클럭신호에 응답하여 상기 제1업데이트 코드 데이터와 동일한 코드값을 가질 때까지 순차적으로 한주기에 한코드씩 업데이트되는 제2업데이트 코드 데이터를 출력하는 단계; 및 상기 제2업데이트 코드 데이터를 임피던스 코드로 하여 전송하는 단계를 포함함을 특징으로 한다.

상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호일 수 있다.

상기한 장치적ㆍ방법적 구성에 따르면, 내부 노이즈의 발생을 방지 또는 최소화할 수 있으며, 오랜시간 지속되는 외부노이즈에 대한 영향을 방지 또는 최소화할 수 있게된다.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.

도 4는 본 발명의 일 실시예에 따른 프로그래머블 임피던스 컨트롤 장치의 블록도를 나타낸 것이다.

도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프로그래머블 임피던스 컨트롤 장치는, 패드(ZQ,ZT PAD)에 연결된 외부 임피던스(RQ,RT), 디텍터부 (110), 비교부(120), 제1카운터부(130), 셀렉터부(140), 코드 레지스터부(150), 클럭 컨트롤부(180) 제2카운터부(190), 코드 비교부(170) 및 코드 전송부(160)를 구비한다.

상기 외부 임피던스(RQ,RT)는 외부패드(ZQ,ZT PAD)와 접지간에 연결된다.

상기 디텍터부(110)는 임피던스 컨트롤을 위한 제어코드 데이터에 응답하여임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프함에 의하여 컨트롤된 출력전압을 상기 비교부(120)에 출력한다.

상기 비교부(120)는 상기 디텍터부(110)의 출력전압인 상기 외부저항(RQ,RT)에 연결된 외부패드(ZQ,ZT PAD)의 패드전압과 기준전압(1/2VDDQ)을 각각 비교하고 비교결과로서 임피던스 제어신호를 출력한다.

상기 제1카운터부(130)는 상기 임피던스 제어신호에 응답하여 증감 카운팅을 행하고 이를 제어코드 데이터(A)로 하여 출력한다. 상기 제1카운터부(130)는 4비트(bit) 바이너리(binary) 카운터를 포함할 수 있으며, 5비트 바이너리 카운터를 포함할 수도 있다.

상기 셀렉터부(140)은 상기 비교부(120)의 임피던스 제어신호에 응답하여 임피던스 로킹을 감지하고 이에 따른 감지신호(hold_B)를 출력한다.

상기 코드 레지스터부(150)는 상기 셀렉터부(140)의 감지신호(hold_B) 및 상기 제어코드 데이터에 응답하여 제1업데이트 코드 데이터(B)를 출력한다.

상기 디텍터부(110), 비교부(120), 제1카운터부(130), 셀렉터부(140) 및 코드 레지스터부(150)는 본 발명의 기술분야에서 통상의 지식을 가진자에게 있어서 일반적으로 잘 알려진 회로를 구비하여 구성될 수 있다.

상기 클럭 컨트롤부(180)는 임피던스 로킹이 일어날 때까지는 제1클럭 신호(CLK1)를 출력하고, 상기 셀렉터부(140)의 감지신호(hold_B) 및 클럭 디세이블 신호(CK_disable)에 응답하여 제2클럭신호(CLK2)를 출력한다. 상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호일 수 있다. 상기 클럭 컨트롤부(180)의 하나의 예를 구현한 회로도는 도 6에 도시되어 있으며 이의 설명은 후술한다.

상기 제2카운터부(190)는 상기 제1클럭신호(CLK1) 및 업/다운 제어신호(UD)에 응답하여 코드 데이터를 순차적으로 한주기에 한코드씩 업데이트 하여 제2업데이트 코드 데이터(C)를 출력하고, 상기 제2클럭신호(CLK2) 및 업/다운 제어신호(UD)에 응답하여 제2업데이트 코드 데이터(C)를 출력한다.

상기 제2카운터부(190)는 4비트 바이너리 카운터 또는 5비트 바이너리 카운터를 포함할 수 있다.

상기 코드 비교부(170)는 상기 제1업데이트 코드 데이터(B)와 상기 제2업데이트 코드 데이터(C)를 비교하여, 양자의 코드값이 다르면 그에 대응되는 업/다운 제어신호(UD)를 출력하고 코드값이 같으면 클럭 디세이블 신호(CK_disable)를 출력한다. 상기 코드 비교부(170)의 하나의 예를 구현한 회로도는 도 5에 도시되어 있으며 이의 설명은 후술한다.

상기 코드 전송부(160)는 상기 제2카운터부(190)에서 출력되는 제2업데이트 코드 데이터(C)를 임피던스 코드로 하여 시리즈로 전송한다.

이외에도 상기 클럭 컨트롤부(180) 및 제1카운터부(130) 등에 클럭 신호 (CTCK(1),CTCK(2))를 공급하는 클럭 발생기(200)가 구비될 수 있다.

도 5는 도 4의 코드 비교부(170)의 하나의 구현예를 나타낸 회로도이다.

상기 코드 비교부(170)는 복수 개의 인버터들(I1 - I11), 복수개의 낸드 게이트들(NA1 - NA18), 복수개의 노어 게이트들(N1 - N10)을 포함하여 도 5와 같은 결선구조를 가지도록 구성될 수 있다.

도 5에 도시된 바와 같이, 상기 코드 비교부(170)에서는 코드 레지스터부에서 출력되는 제1업데이트 코드 데이터의 코드값(OLD_CODE)과 제2카운터부에서 출력되는 제2업데이트 코드 데이터의 코드값(NEW_CODE)을 비교하여 업/다운 제어신호(UD)를 출력한다. 예를 들면, 상기 제1업데이트 코드 데이터의 코드값(OLD_CODE)이 상기 제2업데이트 코드 데이터의 코드값(NEW_CODE)보다 크면 업/다운 제어신호(UD)를 논리 '하이(High)'로 출력하고, 상기 제1업데이트 코드 데이터의 코드값(OLD_CODE)이 상기 제2업데이트 코드 데이터의 코드값(NEW_CODE)보다 작으면 논리 '로우(Low)'를 출력한다. 또한, 양자의 코드값이 같으면 클럭 디세이블 신호(CK_disable)를 발생시킨다.

도 6은 도 4의 클럭 컨트롤러부(180)의 하나의 구현예를 나타낸 회로도이다.

상기 클럭 컨트롤러부(180)는 복수개의 인버터들(I181-I187), 낸드 게이트(NA181), 복수개의 노어 게이트들(N182,N182), 복수개의 피채널 트랜지스터들(MP181,MP182), 복수개의 엔채널 트랜지스터들(MN181,MN182) 및 복수개의 전송게이트(transmission gate)들(186,188)을 포함하여 도 6과 같은 결선 구조를 가지도록 구성될 수 있다.

도 6에 도시된 바와 같이, 상기 클럭 컨트롤러부(180)는 초기 전원이 공급된 후 적절한 임피던스 로킹이 발생할 때까지는 제1클럭신호(CLK1)를 전달 또는 출력하고 임피던스 로킹이 일어나고 셀렉터부에서 감지신호(hold_B)와 클럭 디세이블신호(CK_disable)가 발생되면 이들 신호에 응답하여 상기 카운터부에 전달하는 클럭신호의 주기를 매우 크게 변화시킨 제2클럭신호(CLK2)를 출력한다.

이하에서는 본 발명의 일 실시예에 따른 프로그래머블 임피던스 컨트롤 장치의 동작을 도 4 내지 도 6을 참조로 하여 설명하기로 한다.

우선 전원이 공급되면 초기화 모드가 시작된다. 비교부(120)에서는 상기 외부저항(RQ,RT)에 연결된 외부패드(ZQ,ZT PAD)의 패드전압 기준전압(1/2VDDQ)을 비교하여 임피던스 제어신호를 출력한다. 상기 제1카운터부(130)에서는 상기 임피던스 제어신호에 응답하여 증감 카운팅을 하고 상기 디텍터부(110)의 임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 하기 위한 제어코드 데이터(A)를 출력한다. 상기 디텍터부(110)에서는 상기 임피던스 제어신호에 응답하여 임피던스 매칭용 트랜지스터 어레이 내의 트랜지스터들을 턴온 또는 턴 오프 시키고 이에 따른 출력신호를 출력한다.

상기 기준전압(1/2VDDQ)레벨과 패드전압인 상기 디텍터부(110)의 출력신호의 전압레벨이 동일해질 때까지 상기 제1카운터부(130)는 상기 제어코드 데이터(A)를 증가시키거나 감소시켜 출력한다. 이에 따라, 상기 디텍터부(110)를 이루는 피채널 트랜지스터와 엔채널 트랜지스터 어레이 내의 선택된 트랜지스터가 턴온 또는 턴오프되어 상기 기준전압(1/2VDDQ)레벨과 패드전압레벨은 서로 동일해진다. 이 경우 에, 상기 디텍터부(110)는 상기 외부 임피던스(RQ, RT)와 동일한 임피던스를 갖게 되며 디더링 현상이 일어나는 상태 즉 임피던스 로킹 상태가 된다.

상기 셀렉터(40)는 이러한 임피던스 로킹을 감지하여 감지신호(hold_B)를 출력하고 상기 코드 레지스터부(150)는 상기 감지신호(hold_B)에 응답하여 상기 외부 임피던스(RQ,RT)와 동일한 코드값을 갖는 제1업데이트 코드 데이터(B)를 상기 코드 레지스터부(150)에 저장한다.

상기 클럭 컨트롤부(180)에서는 클럭 발생기(200)에서 공급되는 제1클럭신호(CLK1)를 상기 셀렉터부(140)에서 감지신호(hold_B)가 발생될 때까지 제2카운터부(190)에 전달한다. 상기 제2카운터부(190)에서는 미리 저장되어 있는 코드 데이터의 증감 카운팅을 제1클럭신호(CLK1)에 의해 한주기에 한코드씩 업데이트를 행하고 제2업데이트 코드 데이터(C)를 출력한다. 상기 코드 비교부(170)에서는 상기 제1업데이트 코드 데이터(B)와 상기 제2업데이트 코드 데이터(C)의 코드 값을 비교하여 양자의 코드 값이 서로 다르면 이에 대응되는 업/다운 제어신호(UD)를 출력하고 양자의 코드 값이 동일하면 클럭 디세이블 신호(CK_disable)를 출력한다.

상기 제2카운터부(190)에서는 상기 업/다운 제어신호(UD)에 응답하여 상기 제1업데이트 코드 데이터(B)와 동일한 코드값을 갖는 방향으로 제1클럭신호(CLK1)에 의해 한주기에 한코드씩만 변화하도록 증감카운팅을 행하여 다시 제2업데이트 코드 데이터(C)를 출력한다. 상기와 같이 제2업데이트 코드 데이터(C)의 코드값이 한 주기에 한 코드씩만 순차적으로 변화함에 따라 종래의 급격한 변화에 따른 내부 노이즈 발생을 최소화할 수 있게된다.

상기 제1업데이트 코드 데이터(B)와 상기 제2업데이트 코드 데이터(C)의 코드 값이 동일해지면 동작모드가 시작된다.

상기 클럭 컨트롤부(180)에서는 상기 셀렉터부(140)에서 출력되는 감지신호(hold_B) 및 클럭 디세이블 신호(CK_disable)에 응답하여 상기 제1클럭신호(CLK1) 보다 주기가 매우 긴 제2클럭신호(CLK2)를 출력한다. 상기 제2카운터부(190)에서는 상기 제2클럭신호(CLK2) 및 업/다운 제어신호(UD)에 의해 동작되게 되고, 추가적인 임피던스 업데이트가 없는 한, 상기 초기화 모드 즉 제1클럭신호(CLK1)에 의해 동작되어 최종 업데이트된 제2업데이트 코드 데이터(C)를 출력하게 된다.

상기 코드 전송부(160)에서는 상기 제2업데이트 코드(C)를 임피던스 코드로 하여 시리즈로 전송함에 의하여 임피던스 업데이트가 행해진다.

도 7 내지 도 9는 도 4의 동작 타이밍도를 나타낸 것이다.

도 7은 정상동작시의 제어코드 데이터(A), 제1업데이트 코드 데이터(B) 및 제2업데이트 코드 데이터(C)의 시간에 따른 변화를 나타낸 것이다.

도 7에 도시된 바와 같이, 동작이 개시되면 상기 제어코드 데이터(A)는 적당한 임피던스에 맞도록 일정한 코드를 갖도록 증감카운팅 되고(구간1), 이후 디더링 현상이 발생된다(구간2). 상기 디더링 현상의 발생에 따라 제1업데이트 코드 데이터(B)의 코드값이 변하게 되고 이에 따라 제2업데이트 코드 데이터(C)의 코드값이 한주기에 한 코드씩 순차적으로 변하여 상기 제1업데이트 코드 데이터(B)의 코드 값과 동일해져 결국은 올바른 임피던스 코드를 가지게 됨을 알 수 있다(구간4).

상기한 바와 같이 제2업데이트 코드 데이터(C)가 순차적으로 한 주기에 한 코드씩 변화함에 따라 코드값의 급격한 변화에 따른 내부 노이즈 발생을 방지 또는 최소화 할 수 있다.

도 8은 임피던스 로킹이 일어난 후에 일시적인 노이즈가 발생된 경우의 제어코드 데이터(A), 제1업데이트 코드 데이터(B) 및 제2업데이트 코드 데이터(C)의 시간에 따른 변화를 나타낸 것이다.

도 8에 도시된 바와 같이, 동작이 개시되면 상기 제어코드 데이터(A)는 제1카운터에 의하여 증감카운팅 되고(구간1), 이후 디더링 현상이 발생된다(구간2). 상기 디더링 현상의 발생에 따라 제1업데이트 코드 데이터(B)의 코드값이 변하게 되고 이에 따라 제2업데이트 코드 데이터(C)의 코드값이 한주기에 한 코드씩 순차적으로 변하여 상기 제1업데이트 코드 데이터(B)의 코드 값과 동일해진다(구간4).

이후에 일시적인 노이즈로 인하여 제어코드 데이터(A)의 값이 일시적으로 변화하더라도 이는 일정패턴이상 디더링 하지 않았기 때문에 노이즈로 간주되고, 제1업데이트 코드 데이터(B) 및 제2업데이트 노드 코드 데이터(C)의 값은 변화가 없음을 알 수 있다.

도 9은 임피던스 로킹이 일어난 후에 오랜시간 동안 계속되는 노이즈가 발생된 경우의 제어코드 데이터(A), 제1업데이트 코드 데이터(B) 및 제2업데이트 코드 데이터(C)의 시간에 따른 변화를 나타낸 것이다.

도 9에 도시된 바와 같이, 실제로 일정 패턴이상 디더링 되는 일정시간 이상 지속되는 노이즈에 제어코드 데이터(A)가 변화하는 경우에(구간2) 제1업데이트 데이터(B)는 일정 패턴 이상 디더링됨에 따라 노이즈가 아니라고 판단되어 업데이트 가 이루어진다(구간3). 그러나, 제2업데이트 코드 데이터(C)는 주기가 긴 클럭신호에 의하여 제어되기 때문에 노이즈가 반영되는 점선으로 표시된 코드값(C1)을 가지지 않는다. 즉, 노이즈를 그대로 반영하지 않고 천천이 업데이트 되다가 다시 원래의 값으로 복원되는 것(C2)을 알 수 있다(구간3,4,5). 따라서, 오랫동안 지속되는 외부 노이즈에 대한 영향을 방지 또는 최소화할 수 있다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부 구성을 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.

이상 설명한 바와 같이, 본 발명에 따르면 임피던스 코드를 업데이트 함에 있어 한 주기에 한 코드씩 업데이트 함에 따라 급격한 임피던스 변화에 따른 내부노이즈의 발생을 방지 또는 최소화할 수 있으며, 임피던스 로킹이 발생된 후에는 긴 주기를 가지는 클럭에 의해 업데이트를 진행함에 의하여 오랜시간 동안 지속되는 노이즈에 대한 영향을 방지 또는 최소화 할 수 있는 효과가 있다.

Claims (11)

1. 외부 설정저항에 연결된 패드의 패드 전압과 기준전압을 비교하여 임피던스 제어신호을 출력하고, 상기 임피던스 제어신호에 상응하는 임피던스 코드로 디지털 코딩하는 프로그래머블 임피던스 컨트롤 장치에 있어서:

   인가되는 클럭신호에 응답하여 초기화 모드에서는 제1클럭신호를 출력하고,동작모드에서는 제2클럭신호를 출력하는 클럭 컨트롤부와;

   초기화 모드에서는 상기 제1클럭신호에 응답하여 코드 데이터를 한주기에 한 코드식 순차적으로 업데이트 하여 업데이트 코드 데이터를 출력하고, 동작모드에서는 상기 제2클럭신호에 응답하여 상기 초기화 모드에서 업데이트 된 업데이트 코드 데이터를 출력하는 카운터부를 구비함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
2. 제1항에 있어서,

   상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호임을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
3. 제1항에 있어서,

   상기 카운터부는 4비트 바이너리 카운터를 포함함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
4. 제1항에 있어서,

   상기 카운터부는 5비트 바이너리 카운터를 포함함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
5. 프로그래머블 임피던스 컨트롤 장치에 있어서:

   임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 함에 의하여 임피던스 컨트롤을 위한 제어코드 데이터에 응답하는 디텍터부와;

   상기 디텍터부의 출력전압과 기준전압을 각각 비교하고 비교결과로서 임피던스 제어신호를 출력하는 비교부와;

   상기 임피던스 제어신호에 응답하여 증감 카운팅을 행하고 이를 제어코드 데이터로 하여 출력하는 제1카운터부와;

   상기 비교부의 임피던스 제어신호에 응답하여 임피던스 로킹을 감지하여 이에 따른 감지신호를 출력하는 셀렉터부와;

   상기 셀렉터부의 감지신호 및 제어코드 데이터에 응답하여 제1업데이트 코드 데이터를 출력하는 코드 레지스터부와;

   임피던스 로킹이 일어날 때까지는 제1클럭 신호를 출력하고, 상기 셀렉터부의 감지신호 및 클럭 디세이블 신호에 응답하여 제2클럭 신호를 출력하는 클럭 컨트롤부와;

   초기화 모드에서는 상기 제1클럭신호 및 업/다운 제어신호에 응답하여 코드 데이터를 순차적으로 한주기에 한코드씩 업데이트 하여 제2업데이트 코드 데이터를 출력하고, 동작모드에서는 제2클럭신호 및 업/다운 제어신호에 응답하여 제2업데이트 코드 데이터를 출력하는 제2카운터부와;

   상기 제1업데이트 코드 데이터와 상기 제2업데이트 코드 데이터를 비교하여, 양자의 코드값이 다르면 그에 대응되는 업/다운 제어신호를 출력하고 코드값이 같으면 클럭 디세이블 신호를 출력하는 코드 비교부와;

   상기 제2카운터부에서 출력되는 제2업데이트 코드 데이터를 임피던스 코드로 하여 전송하는 코드전송부를 구비함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
6. 제5항에 있어서,

   상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호임을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
7. 제5항에 있어서,

   상기 제1 및 제2카운터부는 4비트 바이너리 카운터를 포함함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
8. 제1항에 있어서,

   상기 제1 및 제2카운터부는 5비트 바이너리 카운터를 포함함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
9. 제1항에 있어서,

   상기 디텍터부 및 클럭 컨트롤부에 클럭신호를 공급하는 클럭발생기가 추가로 구비됨을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치.
10. 프로그래머블 임피던스 컨트롤 장치의 동작 방법에 있어서:

    외부 설정저항에 연결된 패드의 패드전압과 기준전압을 비교하여 출력되는 임피던스 제어신호에 응답하여 증감 카운팅을 하고 임피던스 매칭용 트랜지스터 어레이 내의 피채널 및 엔채널 모오스 트랜지스터를 턴온 또는 턴오프 하기 위한 제 어코드 데이터를 출력하는 단계;

    임피던스 로킹이 발생되면 상기 제어코드 데이터에 대응되는 제1업데이트 코드 데이터를 출력하는 단계;

    초기화 모드에서는 제1클럭신호에 응답하고 동작모드에서는 제2클럭신호에 응답하여 상기 제1업데이트 코드 데이터와 동일한 코드값을 가질 때까지 순차적으로 한주기에 한코드씩 업데이트되는 제2업데이트 코드 데이터를 출력하는 단계; 및

    상기 제2업데이트 코드 데이터를 임피던스 코드로 하여 전송하는 단계를 포함함을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치의 동작방법.
11. 제10항에 있어서,

    상기 제2클럭 신호는 상기 제1클럭 신호보다 주기가 긴 신호임을 특징으로 하는 프로그래머블 임피던스 컨트롤 장치의 동작방법.

Images