JP5642935B2

JP5642935B2 - インピーダンス調整回路及びこれを備える半導体装置

Info

Publication number: JP5642935B2
Application number: JP2009036771A
Authority: JP
Inventors: 俊二桑原; 藤澤　宏樹; 宏樹藤澤
Original assignee: PS4 Luxco SARL
Current assignee: PS4 Luxco SARL
Priority date: 2009-02-19
Filing date: 2009-02-19
Publication date: 2014-12-17
Anticipated expiration: 2029-02-19
Also published as: JP2010193291A; US8278973B2; US20100207680A1

Description

本発明はインピーダンス調整回路に関し、特に、半導体装置に設けられた出力バッファのインピーダンスを調整するためのインピーダンス調整回路に関する。また、本発明は、このようなインピーダンス調整回路を備える半導体装置に関する。

近年、半導体装置間（ＣＰＵとメモリ間など）におけるデータ転送には、非常に高いデータ転送レートが要求されており、これを実現するため、入出力信号の振幅はますます小振幅化されている。入出力信号が小振幅化すると、出力バッファに対するインピーダンスの要求精度は非常に厳しくなる。

出力バッファのインピーダンスは、製造時のプロセス条件によってばらつくのみならず、実使用時においても、周辺温度の変化や電源電圧の変動の影響を受ける。このため、出力バッファに高いインピーダンス精度が要求される場合には、インピーダンス調整機能を持った出力バッファが採用される。このような出力バッファに対するインピーダンスの調整は、一般に「キャリブレーション回路」と呼ばれるインピーダンス調整回路を用いて行われる（特許文献１参照）。

特許文献１に記載されているように、インピーダンス調整回路には出力バッファと同じ構成を有するレプリカ回路が含まれている。そして、インピーダンス調整動作を行う場合、キャリブレーション端子に外部抵抗を接続した状態で、キャリブレーション端子に現れる電圧と基準電圧とを比較し、これによってレプリカ回路のインピーダンスを調整する。そして、レプリカ回路の調整内容を出力バッファに反映させることによって、出力バッファのインピーダンスを所望の値に設定する。

インピーダンス調整動作においては、まず外部抵抗のインピーダンスを基準としてプルアップ側のレプリカ回路のインピーダンスを調整し、次に、調整されたプルアップ側のレプリカ回路のインピーダンスを基準としてプルダウン側のレプリカ回路のインピーダンスを調整する。

レプリカ回路のインピーダンス調整は、カウンタ回路によって行われる。具体的には、レプリカ回路のインピーダンスが目標とするインピーダンスよりも高い場合には、カウンタ回路のカウント値を更新することによってレプリカ回路のインピーダンスを１ステップずつ低下させる。そして、レプリカ回路のインピーダンスが目標とするインピーダンス未満になったことが検知されると、レプリカ回路のインピーダンスが目標値に達したと判断し、カウンタ回路のカウント値更新を終了する。逆に、レプリカ回路のインピーダンスが目標とするインピーダンスよりも低い場合には、カウンタ回路のカウント値を更新することによってレプリカ回路のインピーダンスを１ステップずつ上昇させる。そして、レプリカ回路のインピーダンスが目標とするインピーダンスを超えたことが検知されると、レプリカ回路のインピーダンスが目標値に達したと判断し、カウンタ回路のカウント値更新を終了する。

特開２００８−４８３６１号公報

上述の通り、レプリカ回路のインピーダンス調整はカウンタ回路によって行われることから、得られるインピーダンス値は離散的となる。このため、調整後のレプリカ回路のインピーダンスは、目標とするインピーダンスに対して調整誤差を有することがある。この調整誤差は、外部抵抗を基準としてインピーダンス調整が行われるプルアップ側のレプリカ回路において最大でカウント値の１ビット分となる。

このため、プルアップ側のレプリカ回路のインピーダンスを基準として調整が行われるプルダウン側のレプリカ回路においては、調整誤差が加算され、最大でカウント値の２ビット分の調整誤差が生じることがある。

図２４は、この問題を説明するためのグラフである。

図２４に示すように、プルアップ側のレプリカ回路のインピーダンスａを外部抵抗のインピーダンスＺｅより低い状態から、外部抵抗のインピーダンスＺｅに一致するように調整すると、その結果は、外部抵抗のインピーダンスＺｅよりも上述の調整誤差△Ｚ_ＰＵ分だけインピーダンスだけ高くなる（＝Ｚｅ＋△Ｚ_ＰＵ）。そして、次に行われるプルダウン側のレプリカ回路のインピーダンス調整は、誤差を含むインピーダンス目標値Ｚｅ＋△Ｚ_ＰＵよりも低い状態からスタートすると、調整後のプルダウン側のレプリカ回路のインピーダンスは、インピーダンス目標値Ｚｅ＋△Ｚ_ＰＵよりも調整誤差△Ｚ_ＰＤ分だけインピーダンスが高くなる（＝Ｚｅ＋△Ｚ_ＰＵ＋△Ｚ_ＰＤ）。

このように、従来のインピーダンス調整回路では、プルアップ側のレプリカ回路よりもプルダウン側のレプリカ回路の方が調整誤差が大きくなることがあり、その値は最大でカウント値の２ビット分に達してしまうという問題があった。

上記の問題は、プルアップ側及びプルダウン側のレプリカ回路とも、調整開始時におけるインピーダンスが目標値よりも低い場合だけでなく、逆のケース、つまり、プルアップ側及びプルダウン側のレプリカ回路とも、調整開始時におけるインピーダンスが目標値よりも高い場合においても同様に生じる。

本発明によるインピーダンス調整回路は、インピーダンスが可変である第１及び第２のレプリカ回路と、前記第１及び第２のレプリカ回路のインピーダンスをそれぞれ変化させる第１及び第２のカウンタ回路と、前記第１及び第２のカウンタ回路のカウント値を更新する制御回路とを備え、前記制御回路は、前記第１のレプリカ回路のインピーダンスが所定のインピーダンスよりも高い状態から低い状態及び低い状態から高い状態のどちらか一方向に変化したことに応答して前記第１のカウンタ回路のカウント値更新を終了し、前記第２のレプリカ回路のインピーダンスが前記第１のレプリカ回路のインピーダンスよりも高い状態から低い状態及び低い状態から高い状態の他方向に変化したことに応答して前記第２のカウンタ回路のカウント値更新を終了することを特徴とする。

また、本発明による半導体装置は、上記のインピーダンス調整回路と、前記第１のレプリカ回路と同じインピーダンスに設定される第１の駆動回路と、前記第２のレプリカ回路と同じインピーダンスに設定される第２の駆動回路と、前記第１の駆動回路と前記第２の駆動回路の接続点に設けられた出力端子とを備えることを特徴とする。

本発明によれば、第１のレプリカ回路にて生じる調整誤差と、第２のレプリカ回路にて生じる調整誤差とが相殺されることから、第１のレプリカ回路のインピーダンスを基準として調整される第２のレプリカ回路のインピーダンス調整誤差が小さくなる。これにより、より正確なインピーダンス調整動作を行うことが可能となる。

本発明の好ましい実施形態による半導体装置の主要部の構成を示すブロック図である。出力回路１３０及びインピーダンス調整回路１４０の構成を示すブロック図である。プルアップ駆動回路１３１及びプルダウン駆動回路１３２の回路図である。前段回路１３３の回路図である。レプリカ回路１４４１の回路図である。レプリカ回路１４４３の回路図である。判定回路１４７１、１４７２の回路図である。第１の実施形態によるインピーダンス調整回路１４０の動作を示す波形図である。第１の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。第１の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。判定回路１４７１に含まれるフリップフロップ回路６１、６２の値の変化を示す図であり、（ａ）はノイズの影響が無い場合、（ｂ）はノイズの影響を受けた場合を示している。判定回路１４７３の回路図である。判定回路２４７１、２４７２の回路図である。第２の実施形態によるインピーダンス調整回路の動作を示す波形図である。第２の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。第２の実施形態の問題点を説明するための図である。判定回路３４７の回路図である。判定回路３４７１、３４７２の回路図である。第３の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。第４の実施形態によるインピーダンス調整回路１４０ｂのブロック図である。第４の実施形態によるインピーダンス調整回路１４０ｂの動作を示す波形図である。判定回路５４７２の回路図である。第５の実施形態によるインピーダンス調整回路の動作を示す波形図である。従来のインピーダンス調整回路の問題を説明するためのグラフである。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は、本発明の好ましい実施形態による半導体装置の主要部の構成を示すブロック図である。

図１に示すように、本実施形態による半導体装置は、クロック端子ＣＬＫ、コマンド端子ＣＭＤ、コマンドデコーダ回路１１０、内部回路１２０、出力回路１３０、インピーダンス調整回路１４０、出力端子ＤＱ、及びキャリブレーション端子ＺＱを備える。キャリブレーション端子ＺＱには外部抵抗ＲＥが接続されている。

クロック端子ＣＬＫは、外部からクロック信号が入力される端子である。また、コマンド端子ＣＭＤは、内部回路１２０及びインピーダンス調整回路１４０の動作を制御するコマンド信号が外部から入力される端子である。

コマンドデコーダ回路１１０は、クロック信号に同期してコマンド信号を取り込み、コマンド信号をデコードして、入力されたコマンド信号に対応する動作を示す内部コマンド信号ＩＣＭＤを生成する。内部コマンドＩＣＭＤは、内部回路１２０及びインピーダンス調整回路１４０に供給される。

内部回路１２０は、内部コマンド信号ＩＣＭＤによって指示される所定の処理を行なう回路ブロックである。内部回路１２０は、内部コマンド信号ＩＣＭＤが外部に信号を出力する指示を示す場合、出力信号ＲＤを出力回路に供給する。後述するように、出力信号ＲＤは出力信号Ｐ，Ｎによって構成されている。

出力回路１３０は、内部回路１２０から供給される出力信号ＲＤを出力端子ＤＱを介して外部に供給する回路である。

インピーダンス調整回路１４０は、出力回路１３０のインピーダンス調整を指示する内部コマンド信号ＩＣＭＤが供給されると、出力端子ＤＱからみた出力回路１３０のインピーダンスを所望のインピーダンスに調整する回路である。

図２は、出力回路１３０及びインピーダンス調整回路１４０の構成を示すブロック図である。

図２に示すように、出力回路１３０は、第１の駆動回路であるプルアップ駆動回路（Ｐｕｌｌ−ｕｐドライバ）１３１と、第２の駆動回路であるプルダウン駆動回路（Ｐｕｌｌ−ｄｏｗｎドライバ）１３２と、前段回路１３３とを備える。

プルアップ駆動回路１３１は、出力端子ＤＱを第１の論理レベルであるＨレベルに駆動する回路である。プルダウン駆動回路１３２は、出力端子ＤＱを第２の論理レベルであるＬレベルに駆動する回路である。本実施形態による半導体装置がＯＤＴ（On Die Termination）機能を有している場合には、プルアップ駆動回路１３１及びプルダウン駆動回路１３２は終端抵抗としても機能する。かかる半導体装置の例としては、半導体記憶装置の一つであるＤＲＡＭ（Dynamic Random Access Memory）が挙げられる。

図３は、プルアップ駆動回路１３１及びプルダウン駆動回路１３２の回路図である。

図３に示すように、プルアップ駆動回路１３１は、電源電位ＶＤＤと出力端子ＤＱとの間に並列接続された複数（本実施形態では５つ）のＰチャンネルＭＯＳトランジスタからなる出力トランジスタ２１１〜２１５によって構成されている。また、プルダウン駆動回路１３２は、出力端子ＤＱと接地電位ＶＳＳとの間に並列接続された複数（本実施形態では５つ）のＮチャンネルＭＯＳトランジスタからなる出力トランジスタ２２１〜２２５によって構成されている。また、出力端子ＤＱとプルアップ駆動回路１３１及びプルダウン駆動回路１３２との間には、抵抗Ｒが接続されている。抵抗Ｒとしては、例えばタングステン（Ｗ）抵抗を用いることができる。

プルアップ駆動回路１３１を構成する出力トランジスタ２１１〜２１５のゲート（制御電極）には、オン信号Ｐｏｎを構成する５つの動作信号Ｐｏｎ１〜Ｐｏｎ５がそれぞれ供給されている。したがって、プルアップ駆動回路１３１を構成する出力トランジスタ２１１〜２１５は、動作信号Ｐｏｎ１〜Ｐｏｎ５に基づいて個々にオン／オフ制御がされることになる。同様に、プルダウン駆動回路１３２を構成する出力トランジスタ２２１〜２２５のゲート（制御電極）には、オン信号Ｎｏｎを構成する５つの動作信号Ｎｏｎ１〜Ｎｏｎ５がそれぞれ供給されている。したがって、プルダウン駆動回路１３２を構成する出力トランジスタ２２１〜２２５も、動作信号Ｎｏｎ１〜Ｎｏｎ５に基づいて個々にオン／オフ制御がされることになる。

プルアップ駆動回路１３１及びプルダウン駆動回路１３２は、導通時に所定のインピーダンスとなるように設計されている。しかしながら、トランジスタのオン抵抗は製造条件によってばらつくとともに、動作時における環境温度や電源電圧によって変動することから、必ずしも所望のインピーダンスが得られるとは限らない。このため、実際のインピーダンスを所望の値とするためには、オンさせるべきトランジスタの数を調整する必要があり、かかる目的のために、複数の出力トランジスタからなる並列回路が用いられている。

出力回路１３０のインピーダンスを微細且つ広範囲に調整するためには、プルアップ駆動回路１３１及びプルダウン駆動回路１３２を構成する複数の出力トランジスタのＷ／Ｌ比（ゲート幅／ゲート長比）を互いに異ならせることが好ましく、２のべき乗の重み付けをすることが特に好ましい。すなわち、出力トランジスタ２１１のＷ／Ｌ比を「１ＷＬｐ」とした場合、出力トランジスタ２１２〜２１５のＷ／Ｌ比をそれぞれ「２ＷＬｐ」、「４ＷＬｐ」、「８ＷＬｐ」、「１６ＷＬｐ」に設定することが特に好ましい。同様に、出力トランジスタ２２１のＷ／Ｌ比を「１ＷＬｎ」とした場合、出力トランジスタ２２２〜２２５のＷ／Ｌ比をそれぞれ「２ＷＬｎ」、「４ＷＬｎ」、「８ＷＬｎ」、「１６ＷＬｎ」に設定することが特に好ましい。

このような構成により、動作信号Ｐｏｎ１〜Ｐｏｎ５，Ｎｏｎ１〜Ｎｏｎ５によってオンさせる出力トランジスタを適宜選択することで、製造条件によるばらつきや温度変化などにかかわらず、プルアップ駆動回路１３１及びプルダウン駆動回路１３２のインピーダンスを所望の値とすることが可能となる。

一方、前段回路１３３は、インピーダンス調整回路１４０からのインピーダンス調整信号ＤＲＺＱＰｏ，ＤＲＺＱＮｏを受けて、プルアップ駆動回路１３１及びプルダウン駆動回路１３２のインピーダンスを設定する回路である。また、前段回路１３３には、内部回路１２０からの出力信号ＲＤ（＝Ｐ，Ｎ）も供給される。

図４は、前段回路１３３の回路図である。

図４に示すように、前段回路１３３は、５つのＯＲ回路３１１〜３１５と、５つのＡＮＤ回路３２１〜３２５によって構成されている。ＯＲ回路３１１〜３１５には出力信号Ｐが共通に供給されているとともに、インピーダンス調整信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がそれぞれ供給されている。一方、ＡＮＤ回路３２１〜３２５には出力信号Ｎが共通に供給されているとともに、インピーダンス調整信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がそれぞれ供給されている。

出力信号Ｐ，Ｎは出力信号ＲＤを構成する信号であり、出力端子ＤＱより出力すべき信号がハイレベルであればいずれもローレベルとされ、出力端子ＤＱより出力すべきデータがローレベルであればいずれもハイレベルとされる。したがって、出力信号Ｐ，Ｎを単一の信号とすることも可能であるが、出力回路１３０がＯＤＴ動作を行う場合には、出力信号Ｐをローレベル、出力信号Ｎをハイレベルとする必要があり、このようなケースを想定して本実施形態では別個の信号を用いている。上述の通り、出力信号Ｐ，Ｎは図１に示した内部回路１２０によって生成される信号である。

このような構成により、出力信号Ｐ，Ｎがローレベルである場合には、ＯＲ回路３１１〜３１５の出力である動作信号Ｐｏｎ１〜Ｐｏｎ５の少なくとも一つがローレベルに活性化する一方、ＡＮＤ回路３２１〜３２５の出力である動作信号Ｎｏｎ１〜Ｎｏｎ５は全てローレベルに非活性化される。この場合、動作信号Ｐｏｎ１〜Ｐｏｎ５のいずれを活性化させるかは、インピーダンス調整信号ＤＲＺＱＰｏによって決まる。

同様に、出力信号Ｐ，Ｎがハイレベルである場合には、ＡＮＤ回路３２１〜３２５の出力である動作信号Ｎｏｎ１〜Ｎｏｎ５の少なくとも一つがハイレベルに活性化する一方、ＯＲ回路３１１〜３１５の出力である動作信号Ｐｏｎ１〜Ｐｏｎ５は全てハイレベルに非活性化される。この場合、動作信号Ｎｏｎ１〜Ｎｏｎ５のいずれを活性化させるかは、インピーダンス調整信号ＤＲＺＱＮｏによって決まる。

以上が出力回路１３０の回路構成である。次に、インピーダンス調整回路１４０の回路構成について説明する。

図２に示すように、インピーダンス調整回路１４０は、インピーダンス調整制御回路１４１、カウンタ回路１４２１、１４２２、レプリカ回路１４４１、１４４２、１４４３、基準電圧発生回路１４５１、１４５２、比較回路１４６１、１４６２、判定回路１４７１、１４７２を備える。

インピーダンス調整制御回路１４１は、インピーダンス調整を示す内部コマンド信号（例えば、ＺＱＣＳ又はＺＱＣＬ）とクロック信号ＣＬＫとを取り込み、カウンタ回路１４２１、１４２２に其々インピーダンス調整用クロックＣＬＫ１（ａ）及びＣＬＫ２（ａ）を供給し、判定回路１４７１、１４７２に其々インピーダンス調整用クロックＣＬＫ１（ｂ）及びＣＬＫ２（ｂ）と、リセット信号ＪＲＳＥＴ１及びＪＲＳＥＴ２とを供給する。

ここで、インピーダンス調整制御回路１４１は、クロック信号ＣＬＫを所定の分周比で分周する分周器を有し、分周器の出力を各インピーダンス調整用クロックとして出力する。さらに、インピーダンス調整制御回路１４１は、インピーダンス調整用クロックＣＬＫ１（ａ）とインピーダンス調整用クロックＣＬＫ２（ａ）とを、其々インピーダンス調整用クロックＣＬＫ１（ｂ）とインピーダンス調整用クロックＣＬＫ２（ｂ）とに対して、所定の遅延時間を有するように出力する。さらに、インピーダンス調整制御回路１４１は、カウンタ回路１４２１にプルアップイネーブル信号ＰＵＥｎａｂｌｅを供給し、カウンタ回路１４２２にプルダウンイネーブル信号ＰＤＥｎａｂｌｅを供給する。

本実施形態では、一例としてプルアップイネーブル信号ＰＵＥｎａｂｌｅは、インピーダンス調整を示す内部コマンド信号（ＺＱＣＳ又はＺＱＣＬ）によって活性化し、ヒット信号ｈｉｔ１の活性化によって非活性化する。また、本実施形態では、一例としてプルダウンイネーブル信号ＰＤＥｎａｂｌｅは、ヒット信号ｈｉｔ１の活性化によって活性化し、ヒット信号ｈｉｔ２の活性化によって非活性化する。

カウンタ回路１４２１は、プルアップイネーブル信号ＰＵＥｎａｂｌｅがハイレベルに活性化している期間に、インピーダンス調整用クロックＣＬＫ１（ａ）をカウントする回路である。カウンタ回路１４２１は、判定回路１４７１の出力信号である判定信号ＪＣＯＭＰ１の論理レベルに応じて、カウント値をアップするか又はダウンするか変更し、レプリカ回路１４４１、１４４２のインピーダンスを調整するためにカウント値であるインピーダンス調整信号ＤＲＺＱＰｒをレプリカ回路１４４１、１４４２に供給する。さらに、カウンタ回路１４２１は、カウント値であるインピーダンス調整信号ＤＲＺＱＰｏをプルアップ駆動回路１３１に供給する。

カウンタ回路１４２２は、プルダウンイネーブル信号ＰＤＥｎａｂｌｅがハイレベルに活性化している期間に、インピーダンス調整用クロックＣＬＫ２（ａ）をカウントする回路である。カウンタ回路１４２２は、判定回路１４７２の出力信号である判定信号ＪＣＯＭＰ２の論理レベルに応じて、カウント値をアップするか又はダウンするか変更し、レプリカ回路１４４３のインピーダンスを調整するためにカウント値であるインピーダンス調整信号ＤＲＺＱＮｒをレプリカ回路１４４３に供給する。さらに、カウンタ回路１４２２は、カウント値であるインピーダンス調整信号インピーダンス調整信号ＤＲＺＱＮｏをプルダウン駆動回路１３２に供給する。

図５は、レプリカ回路１４４１の回路図である。

図５に示すように、レプリカ回路１４４１は、ドレイン側がキャリブレーション端子ＺＱに接続されている他は、出力回路１３０に含まれるプルアップ駆動回路１３１と実質的に同じ回路構成を有している。具体的には、電源電位ＶＤＤとキャリブレーション端子ＺＱとの間に並列接続された複数（本実施形態では５つ）のＰチャンネルＭＯＳトランジスタ４１１〜４１５と抵抗Ｒによって構成されている。レプリカ回路１４４１に含まれるトランジスタ４１１〜４１５は、図３に示したトランジスタ２１１〜２１５に対応しており、それぞれ同一のインピーダンスを有している。但し、インピーダンスが実質的に同じである限り、レプリカ回路１４４１に含まれるトランジスタ４１１〜４１５と、図３に示したトランジスタ２１１〜２１５とが全く同じトランジスタサイズである必要はなく、シュリンクしたトランジスタを用いても構わない。

図１に示したように、キャリブレーション端子ＺＱには外部抵抗ＲＥが接続されている。外部抵抗ＲＥのインピーダンスは、出力回路１３０を構成するプルアップ駆動回路１３１及びプルダウン駆動回路１３２のインピーダンスと一致している。換言すれば、プルアップ駆動回路１３１及びプルダウン駆動回路１３２のインピーダンス目標値と同じインピーダンスをもった外部抵抗ＲＥがキャリブレーション端子ＺＱに接続される。

トランジスタ４１１〜４１５のゲートには、カウンタ回路１４２１よりインピーダンス調整信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５がそれぞれ供給されており、これによってレプリカ回路１４４１の動作が制御される。インピーダンス調整信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５は、図２に示したインピーダンス調整信号ＤＲＺＱＰｒを構成する信号である。インピーダンス調整信号ＤＲＺＱＰｒは、図４に示したインピーダンス調整信号ＤＲＺＱＰｏと基本的に同じ信号である。

レプリカ回路１４４２は、ドレイン側が図２に示すノードＡに接続されている他は、図５に示すレプリカ回路１４４１と同一の回路構成を有している。したがって、レプリカ回路１４４２に含まれる５つのトランジスタのゲートには、同じくインピーダンス調整信号ＤＲＺＱＰ１〜ＤＲＺＱＰ５が供給される。

図６は、レプリカ回路１４４３の回路図である。

図６に示すように、レプリカ回路１４４３は、ドレイン側がノードＡに接続されている他は、出力回路１３０に含まれるプルダウン駆動回路１３２と実質的に同じ回路構成を有している。具体的には、ノードＡと接地電位ＶＳＳとの間に並列接続された複数（本実施形態では５つ）のＮチャンネルＭＯＳトランジスタ４２１〜４２５と抵抗Ｒによって構成されている。レプリカ回路１４４３に含まれるトランジスタ４２１〜４２５は、図３に示したトランジスタ２２１〜２２５に対応しており、それぞれ同一のインピーダンスを有している。但し、インピーダンスが実質的に同じである限り、レプリカ回路１４４３に含まれるトランジスタ４２１〜４２５と、図３に示したトランジスタ２２１〜２２５とが全く同じトランジスタサイズである必要はなく、シュリンクしたトランジスタを用いても構わない。

トランジスタ４２１〜４２５のゲートには、カウンタ回路１４２２よりインピーダンス調整信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５がそれぞれ供給されており、これによってレプリカ回路１４４３の動作が制御される。インピーダンス調整信号ＤＲＺＱＮ１〜ＤＲＺＱＮ５は、図２に示したインピーダンス調整信号ＤＲＺＱＮｒを構成する信号である。インピーダンス調整信号ＤＲＺＱＮｒは、図４に示したインピーダンス調整信号ＤＲＺＱＮｏと基本的に同じ信号である。

基準電圧発生回路１４５１、１４５２は、其々比較回路１４６１、１４６２の一方の端子に基準電圧を供給する回路である。具体的には、電源電圧（ＶＤＤ）の１／２の基準電圧を其々の比較回路に供給する。尚、基準電圧発生回路１４５２を削除し、基準電圧発生回路１４５１から、比較回路１４６１、１４６２に基準電圧を供給する構成としてもよい。

比較回路１４６１は、キャリブレーション端子ＺＱの電位と、基準電圧発生回路１４５１から供給される基準電位（ＶＤＤ／２）とを比較し、その比較結果を判定回路１４７１に供給する回路である。比較回路１４６１の非反転入力端子（＋）は、キャリブレーション端子ＺＱに接続されており、反転入力端子（−）は、基準電圧発生回路１４５１の出力に接続されている。

上述の通り、キャリブレーション端子ＺＱには外部抵抗ＲＥ（例えば２４０Ω）が接続されており、従って、キャリブレーション端子ＺＱは、レプリカ回路１４４１と外部抵抗ＲＥとの接点に相当する。比較回路１４６１は、キャリブレーション端子ＺＱの電位が基準電位よりも高い場合、つまり、レプリカバッファ１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い場合、比較信号ＣＯＭＰ１をハイレベルとする。一方、キャリブレーション端子ＺＱの電位が基準電位よりも低い場合、つまり、レプリカバッファ１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高い場合、比較信号ＣＯＭＰ１をローレベルとする。

比較回路１４６２は、レプリカ回路１４４２とレプリカ回路１４４３との接点Ａの電位と、基準電圧発生回路１４５２から供給される基準電位（ＶＤＤ／２）とを比較し、その比較結果を判定回路１４７２に供給する回路である。比較回路１４６２の非反転入力端子（＋）は、接点Ａに接続されており、反転入力端子（−）は、基準電圧発生回路１４５２の出力に接続されている。比較回路１４６２は、接点Ａの電位が基準電位よりも高い場合、つまり、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも高い場合、比較信号ＣＯＭＰ２をハイレベルとする。一方、接点Ａの電位が基準電位よりも低い場合、つまり、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも低い場合、比較信号ＣＯＭＰ２をローレベルとする。

判定回路１４７１、１４７２は、其々比較信号ＣＯＭＰ１、ＣＯＭＰ２の論理レベルの変化パターンを検出し、所定の変化パターンが現れた場合に、ヒット信号ｈｉｔ１、２を活性化する。ヒット信号ｈｉｔ１、ｈｉｔ２は、インピーダンス調整制御回路１４１に供給される。インピーダンス調整制御回路１４１は、ヒット信号ｈｉｔ１が活性化すると、カウンタ回路１４２１へのインピーダンス調整用クロックＣＬＫ１（ａ）の供給を停止し、ヒット信号ｈｉｔ２が活性化すると、カウンタ回路１４２２へのインピーダンス調整用クロックＣＬＫ２（ａ）の供給を停止する。また、判定回路１４７１、１４７２は、カウンタ回路１４２１、１４２２に比較信号ＪＣＯＭＰ１、ＪＣＯＭＰ２をそれぞれ供給する。ここで、ＪＣＯＭＰ１、ＪＣＯＭＰ２は、其々上述の比較信号ＣＯＭＰ１、ＣＯＭＰ２と同一の信号である。

図７は、判定回路１４７１、１４７２の回路図である。

図７に示すように、判定回路１４７１、１４７２は互いに同じ回路構成を有しており、従属接続された２つのフリップフロップ回路６１、６２と、インバータ回路６３と、ＮＡＮＤ回路６４とを備える。図７に示した構成を備えることで、判定回路１４７１、１４７２は、其々ＣＯＭＰ１、ＣＯＭＰ２のハイレベルからローレベルへの変化に応じて、ヒット信号ｈｉｔ１、ヒット信号ｈｉｔ２を活性レベルであるローレベルへと遷移させる。つまり、判定回路１４７１は、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態から高い状態に変化した際にのみ、ヒット信号ｈｉｔ１を活性化させる。また、判定回路１４７２は、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも高い状態から低い状態に変化した際にのみ、ヒット信号ｈｉｔ２を活性化させる。判定回路１４７１、１４７２は、其々インピーダンス調整制御回路１４１から判定回路リセット信号ＪＲＳＥＴ１、ＪＲＳＥＴ２が入力されると、各フリップフロップの保持データを共にローレベルにリセットする。

図８は、本実施形態によるインピーダンス調整回路１４０の動作を示す波形図である。

まず、時刻Ｔ０において、キャリブレーションコマンド（ＺＱＣＳ）に応じてプルアップイネーブル信号ＰＵＥｎａｂｌｅが活性化すると、リセット信号ＪＲＳＥＴ１が活性化する。（Ｔ０〜Ｔ１）。リセット信号ＪＲＳＥＴ１のパルスに応じて、判定回路１４７１に含まれるフリップフロップ回路６１、６２がリセットされる。この時、図８に示す例では比較信号ＣＯＭＰ１がハイレベルである。

カウンタ回路１４２１は、比較信号ＣＯＭＰ１のハイレベルに応じて、インピーダンス調整用クロックＣＬＫ１（ａ）に同期してカウント値をカウントアップする。これにより、カウンタ回路１４２１のカウント値は、前回のカウント値からカウントアップされる（＃４→＃５→＃６）。カウンタ回路１４２１のカウント値が大きくなると、これに連動してインピーダンス調整信号ＤＲＺＱＰｒの値が変化し、レプリカ回路１４４１のインピーダンスが上昇する。

図８に示す例では、カウンタ回路１４２１のカウント値が＃７までカウントアップされた時点で、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスを超え、これにより、比較信号ＣＯＭＰ１がハイレベルからローレベルに変化する。その結果、判定回路１４７１は、インピーダンス調整用クロックＣＬＫ１（ｂ）に同期してｈｉｔ１をローレベルに活性化させる。

ｈｉｔ１の活性化を受けて、インピーダンス調整制御回路１４１は、カウンタ回路１４２１へのインピーダンス調整用クロックＣＬＫ１（ａ）の供給を停止するとともに、プルアップイネーブル信号ＰＵＥｎａｂｌｅを非活性化し、代わりにプルダウンイネーブル信号ＰＤＥｎａｂｌｅを活性化する。さらに、リセット信号ＪＲＳＥＴ２を活性化させる。リセット信号ＪＲＳＥＴ２のパルスに応じて、判定回路１４７２に含まれるフリップフロップ回路６１、６２がリセットされる。この時、図８に示す例では比較信号ＣＯＭＰ２がハイレベルである。

カウンタ回路１４２２は、比較信号ＣＯＭＰ２のハイレベルに応じて、インピーダンス調整用クロックＣＬＫ２（ａ）に同期してカウント値をカウントアップする。これにより、カウンタ回路１４２２のカウント値は、前回のカウント値からカウントアップされる（＃４→＃５→＃６）。カウンタ回路１４２２のカウント値が大きくなると、これに連動してインピーダンス調整信号ＤＲＺＱＮｒの値が変化し、レプリカ回路１４４３のインピーダンスが低下する。

図８に示す例では、カウンタ回路１４２２のカウント値が＃７までカウントアップされた時点で、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４１、１４４２のインピーダンスを下回り、これにより、比較信号ＣＯＭＰ２がハイレベルからローレベルに変化する。その結果、判定回路１４７２は、インピーダンス調整用クロックＣＬＫ２（ｂ）に同期してｈｉｔ２をローレベルに活性化させる。

ｈｉｔ２の活性化を受けて、インピーダンス調整制御回路１４１は、カウンタ回路１４２２へのインピーダンス調整用クロックＣＬＫ２（ａ）の供給を停止するとともに、プルダウンイネーブル信号ＰＤＥｎａｂｌｅを非活性化する。さらに、リセット信号ＪＲＳＥＴ２を活性化させる。

尚、本実施形態では、キャリブレーションコマンドＺＱＣＳに応じて、プルアップイネーブル信号ＰＵＥｎａｂｌｅが活性化させる構成を例として示したが、１回目のインピーダンス調整の開始時のみ、キャリブレーションコマンドによってプルアップイネーブル信号ＰＵＥｎａｂｌｅを活性状態とし、２回目以降のキャリブレーション時には、ヒット信号ｈｉｔ２の活性化に応じて、プルアップイネーブル信号ＰＵＥｎａｂｌｅを活性化させる構成とすることも可能である。このような構成とすることで、２回目以降のインピーダンス調整は、外部からキャリブレーションコマンドを入力する必要が無く、その結果、コマンドの利用効率が上がるという効果がある。

図９は、本実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。線Ｚ_１４４１はプルアップ側であるレプリカ回路１４４１のインピーダンス変化を示し、線Ｚ_１４４３はプルダウン側であるレプリカ回路１４４３のインピーダンス変化を示している。

図９に示すように、レプリカ回路１４４１のインピーダンスＺ_１４４１を外部抵抗ＲＥのインピーダンスＺｅより低い状態から、外部抵抗のインピーダンスＺｅに近づけるように調整すると、その結果は、外部抵抗ＲＥのインピーダンスＺｅよりも調整誤差△Ｚ_ＰＵ分だけインピーダンスだけ大きくなる（＝Ｚｅ＋△Ｚ_ＰＵ）。そして、次に行われるプルダウン側のレプリカ回路１４４３のインピーダンス調整は、誤差を含むインピーダンス目標値Ｚｅ＋△Ｚ_ＰＵよりも高い状態からスタートすると、調整後におけるレプリカ回路１４４３のインピーダンスは、インピーダンス目標値Ｚｅ＋△Ｚ_ＰＵよりも調整誤差△Ｚ_ＰＤ分だけインピーダンスが低くなる（＝Ｚｅ＋△Ｚ_ＰＵ−△Ｚ_ＰＤ）。

このように、レプリカ回路１４４１側で生じる調整誤差△Ｚ_ＰＵと、レプリカ回路１４４３側で生じる調整誤差△Ｚ_ＰＤとが相殺されることから、従来のインピーダンス調整回路のように、プルアップ側のレプリカ回路よりもプルダウン側のレプリカ回路の方が調整誤差が大きくなるという現象が防止される。具体的には、プルアップ側及びプルダウン側とも、調整誤差は最大でカウント値の１ビット分に抑えられる。

以上の説明では、レプリカ回路１４４１のインピーダンスＺ_１４４１が外部抵抗ＲＥのインピーダンスＺｅより低い状態からスタートし、且つ、レプリカ回路１４４３のインピーダンスＺ_１４４３がレプリカ回路１４４１のインピーダンスＺｅ＋△Ｚ_ＰＵよりも高い状態からスタートする例を説明したが、他のケースにおいても同様の効果を得ることができる。

図１０は、レプリカ回路１４４１のインピーダンスＺ_１４４１が外部抵抗ＲＥのインピーダンスＺｅより低い状態からスタートし、且つ、レプリカ回路１４４３のインピーダンスＺ_１４４３がレプリカ回路１４４１のインピーダンスＺｅ＋△Ｚ_ＰＵよりも低い状態からスタートする例を示す図である。

図１０に示す例においては、プルダウン側であるレプリカ回路１４４３のインピーダンスＺ_１４４３がインピーダンス目標値Ｚｅ＋△Ｚ_ＰＵを２回超える（１回目はインピーダンス目標値Ｚｅ＋△Ｚ_ＰＵを上回り、２回目はインピーダンス目標値Ｚｅ＋△Ｚ_ＰＵを下回る）必要があるものの、最終的に得られるレプリカ回路１４４３のインピーダンスは、インピーダンス目標値Ｚｅ＋△Ｚ_ＰＵよりも調整誤差△Ｚ_ＰＤ分だけ低いＺｅ＋△Ｚ_ＰＵ−△Ｚ_ＰＤとなり、同じ効果が得られることが分かる。

他のケースについても全て同様であり、プルアップ側及びプルダウン側とも、調整誤差を最大でカウント値の１ビット分に抑えることが可能となる。

但し、上記実施形態によるインピーダンス調整回路１４０はノイズの影響をやや受けやすく、ノイズによって誤動作を起こすケースが想定される。以下これについて説明する。

図１１は、判定回路１４７１に含まれるフリップフロップ回路６１、６２の値の変化を示す図であり、（ａ）はノイズの影響が無い場合、（ｂ）はノイズの影響を受けた場合を示している。

図１１（ａ）に示すように、フリップフロップ回路６１、６２がリセットされた後、カウンタ回路１４２１のカウントアップ進行によってレプリカ回路１４４１のインピーダンスが徐々に上昇する。これにより、時刻ｔ１１でフリップフロップ回路６２にハイレベルが取り込まれ、時刻ｔ１２でフリップフロップ回路６１、６２の両方にハイレベルが取り込まれる。その後もカウンタ回路１４２１のカウントアップが進行し、これによってレプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスＺｅよりも高くなると、時刻ｔ１５においてフリップフロップ回路６１、６２の値はそれぞれハイレベル、ローレベルとなる。これにより、ヒット信号ｈｉｔ１が活性化し、レプリカ回路１４４１のインピーダンス調整が完了する。以上は、ノイズの影響が無かった場合の正常な動作である。

これに対し、図１１（ｂ）に示すように、ノイズの影響によって基準電圧発生回路１４５１の出力が変動し、これによって時刻ｔ１３における比較回路１４６１の出力がハイレベルからローレベルに反転すると、時刻ｔ１３におけるフリップフロップ回路６１、６２の値はそれぞれハイレベル、ローレベルとなり、誤ってヒット信号ｈｉｔ１が活性化してしまう。つまり、レプリカ回路１４４１のインピーダンスがまだ外部抵抗ＲＥのインピーダンスＺｅに達していないにもかかわらず、インピーダンス調整が終了してしまう。

このような問題は、特にレプリカ回路１４４１の出力レベルと基準電圧発生回路１４５１の出力レベルの差が小さく、その結果、比較回路１４６１の出力が反転しやすい状態、つまり、インピーダンス調整終了直前に生じる可能性が高い。もちろん、上記の問題は、プルダウン側であるレプリカ回路１４４３のインピーダンス調整動作においても生じる。

次に説明する第２の実施形態は、このようなノイズの影響を受けにくくした例である。

本実施形態によるインピーダンス調整回路は、全体構成については図示しないが、図２に示した判定回路１４７１、１４７２に代えて、それぞれ判定回路２４７１、２４７１を用いている点において第１の実施形態と異なる。

図１３は、判定回路２４７１、２４７２の回路図である。

図１３に示すように、判定回路２４７１、２４７２は互いに同じ回路構成を有しており、従属接続された３つのフリップフロップ回路７１〜７３と、インバータ回路７４と、ＮＡＮＤ回路７５とを備える。図１３に示した構成を備えることで、判定回路２４７１、２４７２は、比較信号ＣＯＭＰ１、ＣＯＭＰ２がハイレベル、ローレベル、ハイレベルの順に変化したこと応じて、ヒット信号ｈｉｔ１、ヒット信号ｈｉｔ２を活性レベルであるローレベルへと遷移させる。

つまり、判定回路２４７１は、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ１を活性化させる。また、判定回路２４７２は、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも高い状態、低い状態、高い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ２を活性化させる。また、判定回路２４７１、２４７２は、其々インピーダンス調整制御回路１４１から判定回路リセット信号ＪＲＳＥＴＳ１、ＪＲＳＥＴ２が入力されると、各フリップフロップの保持データを共にローレベルにリセットする。

図１４は、第２の実施形態によるインピーダンス調整回路の動作を示す波形図である。

まず、時刻Ｔ０において、キャリブレーションコマンド（ＺＱＣＳ）に応じてプルアップイネーブル信号ＰＵＥｎａｂｌｅが活性化し、同時に、リセット信号ＪＲＳＥＴ１が活性化する。（Ｔ０〜Ｔ１）。リセット信号ＪＲＳＥＴ１のパルスに応じて、判定回路２４７１に含まれるフリップフロップ回路７１〜７３がリセットされる。この時、図１４に示す例では比較信号ＣＯＭＰ１がハイレベルである。

図１４に示す例では、カウンタ回路１４２１のカウント値が＃６までカウントアップされた時点で、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスを超え、これにより、比較信号ＣＯＭＰ１がハイレベルからローレベルに変化する。これにより、カウンタ回路１４２１は次のカウント値を＃５にカウントダウンする。その結果、判定回路２４７１に含まれるフリップフロップ回路７１〜７３にはそれぞれハイ、ロー、ハイが取り込まれた状態となることから、判定回路２４７１は、インピーダンス調整用クロックＣＬＫ１（ｂ）に同期してｈｉｔ１をローレベルに活性化させる。

ｈｉｔ１の活性化を受けて、インピーダンス調整制御回路１４１は、カウンタ回路１４２１へのインピーダンス調整用クロックＣＬＫ１（ａ）の供給を停止するとともに、プルアップイネーブル信号ＰＵＥｎａｂｌｅを非活性化し、プルダウンイネーブル信号ＰＤＥｎａｂｌｅを活性化する。さらに、リセット信号ＪＲＳＥＴ２を活性化させる。リセット信号ＪＲＳＥＴ２のパルスに応じて、判定回路２４７２に含まれるフリップフロップ回路７１〜７３がリセットされる。この時、図１４に示す例では比較信号ＣＯＭＰ２がハイレベルである。

図１４に示す例では、カウンタ回路１４２２のカウント値が＃６までカウントアップされた時点で、レプリカ回路１４４１のインピーダンスがレプリカ回路１４４１、１４４２のインピーダンスを下回り、これにより、比較信号ＣＯＭＰ２がハイレベルからローレベルに変化する。これにより、カウンタ回路１４２１は次のカウント値を＃５にカウントダウンする。その結果、判定回路２４７２に含まれるフリップフロップ回路７１〜７３にはそれぞれハイ、ロー、ハイが取り込まれた状態となることから、判定回路２４７２は、インピーダンス調整用クロックＣＬＫ２（ｂ）に同期してｈｉｔ２をローレベルに活性化させる。

図１５は、第２の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。

図１５に示すように、本実施形態では、プルアップ側のレプリカ回路１４４１及びプルダウン側のレプリカ回路１４４３とも、インピーダンス目標値を２回又は３回超えた場合に調整完了となる。インピーダンス目標値を超える回数が２回であるか３回であるかは、スタート時点のインピーダンスによる。

具体的に説明すると、図１５には、プルアップ側であるレプリカ回路１４４１のインピーダンスＺ_１４４１がインピーダンス目標値Ｚｅを２回超える（１回目はインピーダンス目標値Ｚｅを上回り、２回目はインピーダンス目標値Ｚｅを下回る）と調整完了となる例を示しており、得られるインピーダンスはＺｅ−△Ｚ_ＰＵとなる。また、プルダウン側であるレプリカ回路１４４３のインピーダンスＺ_１４４３については、インピーダンス目標値Ｚｅ−△Ｚ_ＰＵを２回超える（１回目はインピーダンス目標値Ｚｅ−△Ｚ_ＰＵを下回り、２回目はインピーダンス目標値Ｚｅ−△Ｚ_ＰＵを上回る）と調整完了となる例と、インピーダンス目標値Ｚｅ−△Ｚ_ＰＵを３回超える（１回目はインピーダンス目標値Ｚｅ−△Ｚ_ＰＵを上回り、２回目はインピーダンス目標値Ｚｅ−△Ｚ_ＰＵを下回り、３回目はインピーダンス目標値Ｚｅ−△Ｚ_ＰＵを上回る）と調整完了となる例を示している。得られるインピーダンスは、インピーダンス目標値Ｚｅ−△Ｚ_ＰＵよりも調整誤差△Ｚ_ＰＤ分だけ高いＺｅ−△Ｚ_ＰＵ＋△Ｚ_ＰＤとなり、調整誤差が相殺されることが分かる。

このように、本実施形態では、レプリカ回路１４４１、１４４３のインピーダンスが目標値を２回又は３回超えた場合に調整完了としている。その結果、ノイズの影響によって基準電圧発生回路１４５１の出力が変動した場合でも、第１の実施形態よりも少なくとも１回多くインピーダンス調整が可能であるため、第１の実施形態に比べノイズの影響を受けにくい。

本実施形態では、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ１を活性化させるような構成としている。このため、図１６に示すとおり、インピーダンス調整開始時のレプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高い状態であった場合、インピーダンス調整開始時のレプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態であった場合に比べ、目標インピーダンスを跨ぐインピーダンス変化の回数が１回多くなる。その結果、インピーダンス調整開始時のレプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高い状態であった場合、かかるインピーダンスが低い状態であった場合よりも、ヒット判定に要する時間が長くなってしまう。ここで、ヒット判定に要する時間とは、レプリカ回路のインピーダンスが、目標インピーダンスを跨ぐ直前の状態に最初に達してから、ヒット判定信号が活性化されるまでの時間をいう（図１６参照）。

次に説明する第３の実施形態は上記の問題を解決するものであり、インピーダンス調整開始時のレプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高いか低いかに係らず、ヒット判定に要する時間が同一となるインピーダンス調整回路を提供する。

第３の実施形態によるインピーダンス調整回路は、全体構成については図示しないが、図２に示した判定回路１４７１、１４７２に代えて、判定回路３４７を用いている点において第１の実施形態と異なる。

図１７は、判定回路３４７の回路図である。

図１７に示すように、判定回路３４７は、判定回路２４７１ａ、３４７１、２４７２ａ、３４７２と、切り換え器３４７３と、ＡＮＤ回路３４７４とを備える。判定回路２４７１ａ、２４７２ａは、図１３に示した判定回路２４７１、２４７２から比較信号ＪＣＯＭＰ１、２の出力パスを除いた回路である。

図１８は、判定回路３４７１、３４７２の回路図である。

図１８に示すように、判定回路３４７１、３４７２は互いに同じ回路構成を有しており、従属接続された３つのフリップフロップ回路８１〜８３と、インバータ回路８４，８５と、ＮＡＮＤ回路８６とを備える。図１８に示した構成を備えることで、判定回路３４７１、３４７２は、比較信号ＣＯＭＰ１、ＣＯＭＰ２がローレベル、ハイレベル、ローレベルの順に変化したこと応じて、ヒット信号ｈｉｔ１、ヒット信号ｈｉｔ２を活性レベルであるローレベルへと遷移させる。

つまり、判定回路３４７１は、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高い状態、低い状態、高い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ１を活性化させる。また、判定回路３４７２は、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ２を活性化させる。また、判定回路３４７１、３４７２は、其々インピーダンス調整制御回路１４１から判定回路リセット信号ＪＲＳＥＴ１、ＪＲＳＥＴ２が入力されると、各フリップフロップの保持データを共にローレベルにリセットする。

図１７に戻り、切り換え器３４７３は、判定回路２４７２ａの出力であるヒット信号ｈｉｔ２（ａ）と判定回路３４７２の出力であるヒット信号ｈｉｔ２（ｂ）とを、判定回路２４７１ａの出力信号であるヒット信号ｈｉｔ１（ａ）の論理レベルに応じて切り換える回路である。具体的には、ｈｉｔ１（ａ）がローレベルを取るとｈｉｔ２（ａ）をヒット信号ｈｉｔ２として出力し、ｈｉｔ１（ａ）がハイレベルを取るとｈｉｔ２（ｂ）をヒット信号ｈｉｔ２として出力する。

ＡＮＤ回路３４７４は、判定回路２４７１ａの出力であるヒット信号ｈｉｔ１（ａ）と判定回路３４７１の出力であるヒット信号ｈｉｔ１（ｂ）とのどちらか一方がローレベル（活性状態）をとると、ローレベル（活性状態）のヒット信号ｈｉｔ１を出力し、ｈｉｔ１（ａ）とｈｉｔ１（ｂ）とが共にハイレベル（非活性状態）の場合には、ハイレベル（非活性状態）のヒット信号ｈｉｔ１を出力する。

図１９は、第３の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。

図１９に示すように、本実施形態では、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合、並びに、高い状態、低い状態、高い状態と連続に変化した場合のいずれの場合においても、ヒット信号ｈｉｔ１が活性化する。つまり、プルアップ側であるレプリカ回路１４４１のインピーダンスＺ_１４４１がインピーダンス目標値Ｚｅを２回超えると必ず調整完了となる。このため、スタート時のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高いか低いかに関わらず、ヒット判定に要する時間は一定となる。

そして、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合には、判定回路２４７２ａの出力であるヒット信号ｈｉｔ２（ａ）が選択されるため、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４１のインピーダンスのインピーダンスよりも高い状態、低い状態、高い状態と連続に変化した場合に調整完了となる。逆に、レプリカ回路１４４１のインピーダンスが外部抵抗ＲＥのインピーダンスよりも高い状態、低い状態、高い状態と連続に変化した場合には、判定回路３４７２の出力であるヒット信号ｈｉｔ２（ｂ）が選択されるため、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４１のインピーダンスのインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合に調整完了となる。

このように、本実施形態によれば、スタート時におけるレプリカ回路１４４１のインピーダンスに関わらず、ヒット判定に要する時間を一定とすることが可能となる。これにより、より高速なインピーダンス調整が可能となる。

次に、本発明の好ましい第４の実施形態について説明する。

上記第１の実施形態では、プルダウン側の比較信号ＣＯＭＰ２の変化方向とプルダウン側であるレプリカ回路１４４３のインピーダンスの変化方向とが、逆相の関係となっていた。具体的には、比較信号ＣＯＭＰ２がハイレベルを取るときに、プルダウン側のインピーダンスは低下し、比較信号ＣＯＭＰ２がローレベルを取るときに、プルダウン側のインピーダンスは増加していた。

本実施形態によるインピーダンス調整回路は、比較信号ＣＯＭＰ２の変化方向とプルダウン側であるレプリカ回路１４４３のインピーダンスの変化方向とが、同相の関係となるような構成を示す。具体的には、比較信号ＣＯＭＰ２がハイレベルを取るときに、プルダウン側のインピーダンスは増加し、比較信号ＣＯＭＰ２がローレベルを取るときに、プルダウン側のインピーダンスが減少する構成である。したがって、判定回路１４７１と同じ回路構成を有する判定回路１４７２ではなく、異なる回路構成を有する判定回路を用いる必要がある。

図２０は、第４の実施形態によるインピーダンス調整回路１４０ａのブロック図である。

図２０に示すように、本実施形態によるインピーダンス調整回路１４０ａは、図２に示したインピーダンス調整回路１４０と比べ、比較回路１４６２に代えて比較回路４１６２が用いられ、判定回路１４７２に代えて判定回路１４７３が用いられている点、並びに、判定回路１４７３とカウンタ回路１４２２との間にインバータ回路４４８が設けられている点において異なる。その他の構成は図２に示したインピーダンス調整回路１４０と同じである。

比較回路４１６２は、レプリカ回路１４４２とレプリカ回路１４４３との接点Ａの電位と、基準電圧発生回路１４５２から供給される基準電位（ＶＤＤ／２）とを比較し、その比較結果を判定回路１４７３に供給する回路である。比較回路４１６２の非反転入力端子（＋）は、基準電圧発生回路１４５２の出力に接続されており、反転入力端子（−）は、接点Ａに接続されている。比較回路４１６２は、接点Ａの電位が基準電位よりも高い場合、つまり、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも高い場合、比較信号ＣＯＭＰ２をローレベルとする。一方、接点Ａの電位が基準電位よりも低い場合、つまり、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも低い場合、比較信号ＣＯＭＰ２をハイレベルとする。

判定回路１４７３は、比較信号ＣＯＭＰ２の論理レベルの変化を検出し、比較信号ＣＯＭＰ２が所定のパターンで変化した際に、ヒット信号ｈｉｔ２を活性化し、ヒット信号ｈｉｔ２をインピーダンス調整制御回路１４１ａに供給する回路である。その回路構成は、図１２に示したとおりである。インピーダンス調整制御回路１４１ａは、ヒット信号ｈｉｔ２が活性化されると、カウンタ回路１４２２へのインピーダンス調整用クロックＣＬＫ２（ａ）の供給を停止する。また、判定回路１４７３は、インバータ回路４４８を介してカウンタ回路１４２２に、比較信号ＣＯＭＰ２の反転信号である比較信号ＪＣＯＭＰ２Ｂを供給する。

既に説明したとおり、判定回路１４７３は、比較信号ＣＯＭＰ２がローレベルからハイレベルに変化した際にのみ、ヒット信号ｈｉｔ２を活性化状態であるローレベルとする。つまり、判定回路１４７３は、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも高い状態から低い状態に変化した際にのみ、ヒット信号ｈｉｔ２を活性化させる。また、判定回路１４７３は、インピーダンス調整制御回路１４１ａから判定回路リセット信号ＪＲＳＥＴ２が入力されると、各フリップフロップ６１，６２の保持データを共にハイレベルにリセットする。

図２１は、本実施形態によるインピーダンス調整回路１４０ａの動作を示す波形図である。

図２１に示すように、本実施形態によるインピーダンス調整回路１４０ａの動作は、図８に示した第１の実施形態によるインピーダンス調整回路１４０の動作と同様であるが、比較信号ＣＯＭＰ２の論理レベルが反転している点において異なる。但し、判定回路１４７３の出力である比較信号ＪＣＯＭＰ２はインバータ回路４４８によって反転され、反転された比較信号ＪＣＯＭＰ２Ｂがカウンタ回路１４２２に供給されることから、カウンタ回路１４２２の動作としては、第２の実施形態によるインピーダンス調整回路１４０と同じである。

このように、比較信号ＣＯＭＰ２の変化方向とプルダウン側のインピーダンスの変化方向とが同相の関係となるような構成としても、第２の実施形態と同様の効果を得ることが出来る。

次に、本発明の好ましい第５の実施形態について説明する。

第５の実施形態は、上述した第３の実施形態において、比較信号ＣＯＭＰ２の変化方向とプルダウン側のインピーダンスの変化方向とが同相の関係となるような構成したものである。回路構成としては、比較回路１４６２に代えて上述した比較回路４１６２が用いられ、判定回路２４７２に代えて後述する判定回路５４７２が用いられている点、並びに、判定回路５４７２とカウンタ回路１４２２との間にインバータ回路が設けられている点において異なる。第３の実施形態と同一であることから、全体構成を示す図については省略する。

図２２は、判定回路５４７２の回路図である。

図２２に示すように、判定回路５４７２は、判定信号ＣＯＭＰ２が連続してローレベル、ハイレベル、ローレベルと変化した場合に応じてのみ、ヒット信号ｈｉｔ２を活性レベルであるローレベルへと遷移させる。つまり、判定回路５４７２は、レプリカ回路１４４３のインピーダンスがレプリカ回路１４４２のインピーダンスよりも低い状態、高い状態、低い状態と連続に変化した場合に応じてのみ、ヒット信号ｈｉｔ２を活性化させる。さらに、判定回路５４７２は、インピーダンス調整制御回路２４２から判定回路リセット信号ＪＲＳＥＴ２が入力されると、各フリップフロップの保持データを共にローレベルにリセットする。

図２３は、第５の実施形態によるインピーダンス調整回路の動作を示す波形図である。

図２３に示すように、本実施形態によるインピーダンス調整回路の動作は、図１４に示した第３の実施形態によるインピーダンス調整回路の動作と同様であるが、比較信号ＣＯＭＰ２の論理レベルが反転している点において異なる。但し、判定回路５４７２の出力である比較信号ＪＣＯＭＰ２はインバータ回路によって反転され、反転された比較信号ＪＣＯＭＰ２Ｂがカウンタ回路１４２２に供給されることから、カウンタ回路１４２２の動作としては、第３の実施形態によるインピーダンス調整回路と同じである。

このように、比較信号ＣＯＭＰ２の変化方向とプルダウン側のインピーダンスの変化方向とが同相の関係となるような構成としても、第３の実施形態と同様の効果を得ることが出来る。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

１１０コマンドデコーダ回路
１２０内部回路
１３０出力回路
１３１プルアップ駆動回路
１３２プルダウン駆動回路
１３３前段回路
１４０，１４０ａインピーダンス調整回路
１４１，１４１ａ，２４２インピーダンス調整制御回路
１４２１，１４２２カウンタ回路
１４４１，１４４２，１４４３レプリカ回路
１４５１，１４５２基準電圧発生回路
１４６１，１４６２，４１６２比較回路
１４７１〜１４７３，２４７１，２４７１ａ，２４７２，２４７２ａ，３４７１，３４７２，３４７，５４７２判定回路
３４７３切り換え器

Claims

出力端子と、
それぞれが前記出力端子に接続され、それぞれが前記出力端子を駆動する第１及び第２の駆動回路と、
前記第１の駆動回路に接続された第１のカウンタ回路であって、前記第１の駆動回路の第１のインピーダンスが第１の基準インピーダンスに接近するように、又は、当該第１のインピーダンスが当該第１の基準インピーダンスと実質的に等しくなるように、前記第１の駆動回路の前記第１のインピーダンスを変化させる前記第１のカウンタ回路と、
前記第１の駆動回路の前記第１のインピーダンスが前記第１の基準インピーダンスよりも高いレベル又は低いレベルのいずれか一方のレベルから前記第１の基準インピーダンスよりも高いレベル又は低いレベルの他方のレベルへと変化し、さらに、前記第１の駆動回路の前記第１のインピーダンスが前記第１の基準インピーダンスよりも高いレベル又は低いレベルのいずれか前記他方のレベルから前記第１の基準インピーダンスよりも高いレベル又は低いレベルの前記一方のレベルへと変化したときに、第１の判定信号を発生する第１の判定回路と、
前記第２の駆動回路に接続された第２のカウンタ回路であって、前記第１の判定回路が前記第１の判定信号を発生した後に、前記第２の駆動回路の第２のインピーダンスが第２の基準インピーダンスに接近するように、又は、当該第２のインピーダンスが当該第２の基準インピーダンスと実質的に等しくなるように、前記第２の駆動回路の前記第２のインピーダンスを変化させる前記第２のカウンタ回路と、
前記第２の駆動回路の前記第２のインピーダンスが前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記他方のレベルから前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記一方のレベルへと変化し、さらに、前記第２の駆動回路の前記第２のインピーダンスが前記第２の基準インピーダンスよりも高いレベル又は低いレベルのいずれか前記一方のレベルから前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記他方のレベルへと変化したときに、第２の判定信号を発生する第２の判定回路と、
前記第１の判定信号に応答して前記第１のカウンタ回路が前記第１の駆動回路の前記第１のインピーダンスを変化させる動作を停止し、前記第２の判定信号に応答して前記第２のカウンタ回路が前記第２の駆動回路の前記第２のインピーダンスを変化させる動作を停止する制御回路と、
を備えることを特徴とする半導体装置。
前記第１の判定回路が、前記第２の判定回路と実質的に同一の回路構成を有することを特徴とする請求項１に記載の半導体装置。
前記第１の判定回路が、互いに直列に接続された少なくとも３つの第１のフリップフロップ回路を有し、前記第２の判定回路が、互いに直列に接続された少なくとも３つの第２のフリップフロップ回路を有することを特徴とする請求項１に記載の半導体装置。
キャリブレーション端子と、
前記キャリブレーション端子に接続され、前記第１の駆動回路の前記第１のインピーダンスに関連する第３のインピーダンスを示す第１のレプリカ回路と、
前記キャリブレーション端子の電位と基準電圧とを比較し、比較結果に応じて第１又は第２の論理レベルをとる第１の比較信号を発生する第１の比較回路と、
前記第１のレプリカ回路の前記第３のインピーダンスと実質的に同一の第４のインピーダンスを示す第２のレプリカ回路と、
前記第２のレプリカ回路と第１のノードで接続され、前記第２の駆動回路の前記第２のインピーダンスに関連する第５のインピーダンスを示す第３のレプリカ回路と、
前記第１のノードの電位と前記基準電圧とを比較し、比較結果に応じて前記第１又は前記第２の論理レベルをとる第２の比較信号を発生する第２の比較回路と、を有し、
前記第１の判定回路は、互いに直列に接続された少なくとも３つの第１のフリップフロップ回路であって、当該少なくとも３つの第１のフリップフロップ回路のうちの先頭の１つは、自身の入力端子で前記第１の比較信号を受け取る少なくとも３つの前記第１のフリップフロップ回路を含み、
前記第２の判定回路は、互いに直列に接続された少なくとも３つの第２のフリップフロップ回路であって、当該少なくとも３つの第２のフリップフロップ回路のうちの先頭の１つは、自身の入力端子で前記第２の比較信号を受け取る少なくとも３つの前記第２のフリップフロップ回路を含む、ことを特徴とする請求項１に記載の半導体装置。
出力端子に接続された第１の駆動回路のインピーダンスを第１の基準インピーダンスに向かって段階的に調整し、
前記第１の駆動回路の前記インピーダンスが前記第１の基準インピーダンスと少なくとも２回交差し、前記第１の駆動回路の前記インピーダンスが前記第１の基準インピーダンスよりも第１の幅高い状態と前記第１の基準インピーダンスよりも第２の幅低い状態のいずれか一方である第１の最終インピーダンスに調整されたときに、前記第１の駆動回路の前記インピーダンスの調整を終了し、
前記出力端子に接続された第２の駆動回路のインピーダンスを第２の基準インピーダンスに向かって段階的に調整し、
前記第２の駆動回路の前記インピーダンスが前記第２の基準インピーダンスと少なくとも２回交差し、前記第２の駆動回路の前記インピーダンスが前記第２の基準インピーダンスよりも第３の幅高い状態と前記第２の基準インピーダンスよりも第４の幅低い状態のいずれか一方である第２の最終インピーダンスに調整されたときに、前記第２の駆動回路の前記インピーダンスの調整を終了し、
前記第１の駆動回路の前記第１の最終インピーダンスが前記第１の基準インピーダンスよりも前記第１の幅高い状態であるときは、前記第２の駆動回路の前記第２の最終インピーダンスを選択的に前記第２の基準インピーダンスよりも前記第４の幅低い状態とし、前記第１の駆動回路の前記第１の最終インピーダンスが前記第１の基準インピーダンスよりも前記第２の幅低い状態であるときは、前記第２の駆動回路の前記第２の最終インピーダンスを選択的に前記第２の基準インピーダンスよりも前記第３の幅高い状態とする、ことを特徴とする半導体装置の制御方法。