JP2010193291A5 - - Google Patents

Description

図１９は、第３の実施形態において、インピーダンス調整中のレプリカ回路１４４１，１４４３のインピーダンス変化を模式的に表した図である。

Claims (6)

1. 出力端子と、
   それぞれが前記出力端子に接続され、それぞれが前記出力端子を駆動する第１及び第２の駆動回路と、
   前記第１の駆動回路に接続された第１のカウンタ回路であって、前記第１の駆動回路の第１のインピーダンスが第１の基準インピーダンスに接近するように、又は、当該第１のインピーダンスが当該第１の基準インピーダンスと実質的に等しくなるように、前記第１の駆動回路の前記第１のインピーダンスを変化させる前記第１のカウンタ回路と、
   前記第１の駆動回路の前記第１のインピーダンスが前記第１の基準インピーダンスよりも高いレベル又は低いレベルのいずれか一方のレベルから前記第１の基準インピーダンスよりも高いレベル又は低いレベルの他方のレベルへと変化したときに、第１の判定信号を発生する第１の判定回路と、
   前記第２の駆動回路に接続された第２のカウンタ回路であって、前記第１の判定回路が前記第１の判定信号を発生した後に、前記第２の駆動回路の第２のインピーダンスが第２の基準インピーダンスに接近するように、又は、当該第２のインピーダンスが当該第２の基準インピーダンスと実質的に等しくなるように、前記第２の駆動回路の前記第２のインピーダンスを変化させる前記第２のカウンタ回路と、
   前記第２の駆動回路の前記第２のインピーダンスが前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記他方のレベルから前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記一方のレベルへと変化したときに、第２の判定信号を発生し、前記第２の駆動回路の前記第２のインピーダンスが前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記一方のレベルから前記第２の基準インピーダンスよりも高いレベル又は低いレベルの前記他方のレベルへと変化したときには、前記第２の判定信号を発生しない第２の判定回路と、
   前記第１の判定信号に応答して前記第１のカウンタ回路が前記第１の駆動回路の前記第１のインピーダンスを変化させる動作を停止し、前記第２の判定信号に応答して前記第２のカウンタ回路が前記第２の駆動回路の前記第２のインピーダンスを変化させる動作を停止する制御回路と、
   を備えることを特徴とする半導体装置。
2. 前記第１の判定回路が、前記第２の判定回路と実質的に同一の回路構成を有することを特徴とする請求項１に記載の半導体装置。
3. 前記第１の判定回路が、互いに直列に接続された少なくとも２つの第１のフリップフロップ回路を有し、前記第２の判定回路が、互いに直列に接続された少なくとも２つの第２のフリップフロップ回路を有することを特徴とする請求項１に記載の半導体装置。
4. 前記第１の判定回路が、互いに直列に接続された少なくとも３つの第１のフリップフロップ回路を有し、前記第２の判定回路が、互いに直列に接続された少なくとも３つの第２のフリップフロップ回路を有することを特徴とする請求項１に記載の半導体装置。
5. キャリブレーション端子と、
   前記キャリブレーション端子に接続され、前記第１の駆動回路の前記第１のインピーダンスに関連する第３のインピーダンスを示す第１のレプリカ回路と、
   前記キャリブレーション端子の電位と基準電圧とを比較し、比較結果に応じて第１又は第２の論理レベルをとる第１の比較信号を発生する第１の比較回路と、
   前記第１のレプリカ回路の前記第３のインピーダンスと実質的に同一の第４のインピーダンスを示す第２のレプリカ回路と、
   前記第２のレプリカ回路と第１のノードで接続され、前記第２の駆動回路の前記第２のインピーダンスに関連する第５のインピーダンスを示す第３のレプリカ回路と、
   前記第１のノードの電位と前記基準電圧とを比較し、比較結果に応じて前記第１又は前記第２の論理レベルをとる第２の比較信号を発生する第２の比較回路と、を有し、
   前記第１の判定回路は、互いに直列に接続された少なくとも２つの第１のフリップフロップ回路であって、当該少なくとも２つの第１のフリップフロップ回路のうちの先頭の１つは、自身の入力端子で前記第１の比較信号を受け取る少なくとも２つの前記第１のフリップフロップ回路を含み、
   前記第２の判定回路は、互いに直列に接続された少なくとも２つの第２のフリップフロップ回路であって、当該少なくとも２つの第２のフリップフロップ回路のうちの先頭の１つは、自身の入力端子で前記第２の比較信号を受け取る少なくとも２つの前記第２のフリップフロップ回路を含む、ことを特徴とする請求項１に記載の半導体装置。
6. 出力端子に接続された第１の駆動回路のインピーダンスを第１の基準インピーダンスに向かって段階的に調整し、
   前記第１の駆動回路の前記インピーダンスが前記第１の基準インピーダンスと少なくとも１回交差し、前記第１の駆動回路の前記インピーダンスが前記第１の基準インピーダンスよりも第１の幅高い状態と前記第１の基準インピーダンスよりも第２の幅低い状態のいずれか一方である第１の最終インピーダンスに調整されたときに、前記第１の駆動回路の前記インピーダンスの調整を終了し、
   前記出力端子に接続された第２の駆動回路のインピーダンスを第２の基準インピーダンスに向かって段階的に調整し、
   前記第２の駆動回路の前記インピーダンスが前記第２の基準インピーダンスと少なくとも１回交差し、前記第２の駆動回路の前記インピーダンスが前記第２の基準インピーダンスよりも第３の幅高い状態と前記第２の基準インピーダンスよりも第４の幅低い状態のいずれか一方である第２の最終インピーダンスに調整されたときに、前記第２の駆動回路の前記インピーダンスの調整を終了し、
   前記第１の駆動回路の前記第１の最終インピーダンスが前記第１の基準インピーダンスよりも前記第１の幅高い状態であるときは、前記第２の駆動回路の前記第２の最終インピーダンスを選択的に前記第２の基準インピーダンスよりも前記第４の幅低い状態とし、前記第１の駆動回路の前記第１の最終インピーダンスが前記第１の基準インピーダンスよりも前記第２の幅低い状態であるときは、前記第２の駆動回路の前記第２の最終インピーダンスを選択的に前記第２の基準インピーダンスよりも前記第３の幅高い状態とする、ことを特徴とする半導体装置の制御方法。