JP5871592B2 - パルス幅調整回路および方法 - Google Patents
パルス幅調整回路および方法 Download PDFInfo
- Publication number
- JP5871592B2 JP5871592B2 JP2011264819A JP2011264819A JP5871592B2 JP 5871592 B2 JP5871592 B2 JP 5871592B2 JP 2011264819 A JP2011264819 A JP 2011264819A JP 2011264819 A JP2011264819 A JP 2011264819A JP 5871592 B2 JP5871592 B2 JP 5871592B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse signal
- output
- pulse width
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Description
310 パルス遅延回路
320 トランスミッションゲート
330 パルス幅設定回路
Claims (11)
- 入力パルス信号を入力し、複数の異なる遅延パルス信号を出力するパルス遅延回路と、
前記入力パルス信号を入力し、前記複数の異なる遅延パルス信号のうちの2つの遅延パルス信号の印加に応答して、前記入力パルス信号の通過を制御するトランスミッションゲートと、
前記トランスミッションゲートの出力に接続され、前記トランスミッションゲートを通過する前記入力パルス信号に基づいて生成される出力パルス信号のパルス幅を設定するパルス幅設定回路と、
を含み、
前記トランスミッションゲートは、前記2つの遅延パルス信号の印加により、前記入力パルス信号のリーディングエッジが通過するまではオンになり、前記入力パルス信号のトレーリングエッジが通過する前にオフになり、前記出力パルス信号が所定のパルス幅になるとき、もしくはそれ以降にオンになる、
パルス幅調整回路。 - 前記パルス幅設定回路は、前記トランスミッションゲートがオフになるとき、前記出力パルス信号を所定のパルス幅の間前記入力パルス信号の前記リーディングエッジで変位した状態に保つ、請求項1に記載のパルス幅調整回路。
- 前記パルス遅延回路は、直列接続された4つ以上の偶数個のインバータからなり、出力側から遡って1番目、2番目および3番目の各インバータからそれぞれ3つの異なる前記遅延パルス信号を出力し、前記1番目および2番目の各インバータから出力される2つの当該遅延パルス信号を前記トランスミッションゲートの第1ゲートおよび第2ゲートにそれぞれ印加する、請求項1または2に記載のパルス幅調整回路。
- 前記パルス幅設定回路は、前記パルス遅延回路に接続され、前記3番目のインバータから出力される前記遅延パルス信号を入力し、前記1番目および2番目の各インバータから出力される2つの前記遅延パルス信号のそれぞれ第2ゲートおよび第1ゲートへの印加に応答して、入力した当該遅延パルス信号の通過を制御する他のトランスミッションゲートからなる、請求項3に記載のパルス幅調整回路。
- 前記パルス遅延回路は、直列接続された3つ以上の奇数個のインバータからなり、出力側から遡って1番目および2番目の各インバータからそれぞれ2つの異なる前記遅延パルス信号を出力し、前記1番目および2番目の各インバータから出力される2つの当該遅延パルス信号を前記トランスミッションゲートの第2ゲートおよび第1ゲートにそれぞれ印加する、請求項1または2に記載のパルス幅調整回路。
- 前記入力パルス信号が隆起パルスであり、前記パルス幅設定回路は、電源電圧と前記トランスミッションゲートの出力との間に接続され、ゲートが前記1番目のインバータの出力に接続されたPFETからなる、請求項5に記載のパルス幅調整回路。
- 前記入力パルス信号が隆起パルスであり、前記パルス幅設定回路は、前記トランスミッションゲートの出力に入力が接続されたインバータと、電源電圧と前記トランスミッションゲートの出力との間に接続され、ゲートが当該インバータの出力に接続されたPFETとからなる、請求項5に記載のパルス幅調整回路。
- 前記パルス遅延回路は、直列接続された2つ以上の偶数個のインバータからなり、出力側から遡って1番目および2番目の各インバータからそれぞれ2つの異なる前記遅延パルス信号を出力し、前記1番目および2番目の各インバータから出力される2つの当該遅延パルス信号を前記トランスミッションゲートの第1ゲートおよび第2ゲートにそれぞれ印加する、請求項1または2に記載のパルス幅調整回路。
- 前記入力パルス信号が隆起パルスであり、前記パルス幅設定回路は、接地電圧と前記トランスミッションゲートの出力との間に接続され、ゲートが前記1番目のインバータの出力に接続されたNFETからなる、請求項8に記載のパルス幅調整回路。
- 入力パルス信号より複数の異なる遅延パルス信号を生成することと、
前記複数の異なる遅延パルス信号のうちの2つの遅延パルス信号をトランスミッションゲートに印加して、前記入力パルス信号が前記トランスミッションゲートを通過するのを制御することと、
前記トランスミッションゲートを通過する前記入力パルス信号に基づいて生成される出力パルス信号のパルス幅を所定のパルス幅に設定することと、
を含み、
前記入力パルス信号が前記トランスミッションゲートを通過するのを制御することは、前記2つの遅延パルス信号を前記トランスミッションゲートに印加して、前記トランスミッションゲートを、前記入力パルス信号のリーディングエッジが通過するまではオンにし、前記入力パルス信号のトレーリングエッジが通過する前にオフにし、前記出力パルス信号が所定のパルス幅になるとき、もしくはそれ以降にオンにすることを含む、
パルス幅調整方法。 - 前記入力パルス信号のパルス幅を所定のパルス幅に設定することは、前記トランスミッションゲートがオフになるとき、前記出力パルス信号を所定のパルス幅の間前記入力パルス信号の前記リーディングエッジで変位した状態に保つことを含む、請求項10に記載のパルス幅調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264819A JP5871592B2 (ja) | 2011-12-02 | 2011-12-02 | パルス幅調整回路および方法 |
US13/689,918 US8803578B2 (en) | 2011-12-02 | 2012-11-30 | Pulse width adjusting circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011264819A JP5871592B2 (ja) | 2011-12-02 | 2011-12-02 | パルス幅調整回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013118494A JP2013118494A (ja) | 2013-06-13 |
JP5871592B2 true JP5871592B2 (ja) | 2016-03-01 |
Family
ID=48523540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011264819A Expired - Fee Related JP5871592B2 (ja) | 2011-12-02 | 2011-12-02 | パルス幅調整回路および方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8803578B2 (ja) |
JP (1) | JP5871592B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170014118A (ko) | 2015-07-29 | 2017-02-08 | 삼성전자주식회사 | 펄스 폭 확장기 및 이를 포함하는 메모리 시스템 |
CN108599746B (zh) * | 2018-06-29 | 2024-04-05 | 长江存储科技有限责任公司 | 自适应脉宽调整电路、快闪存储器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014518A (ja) * | 1983-07-05 | 1985-01-25 | Nec Corp | パルス幅補正回路 |
JPH04365218A (ja) * | 1991-06-12 | 1992-12-17 | Seiko Instr Inc | パルス幅可変回路 |
JP3444975B2 (ja) | 1994-07-18 | 2003-09-08 | 富士通株式会社 | パルス幅伸長回路 |
KR0152947B1 (ko) * | 1995-06-30 | 1998-10-15 | 문정환 | 노이즈를 차단하는 어드레스 버퍼 |
KR100224718B1 (ko) * | 1996-10-30 | 1999-10-15 | 윤종용 | 동기식 메모리장치의 내부 클락 발생기 |
JPH10242817A (ja) | 1997-02-27 | 1998-09-11 | Oki Electric Ind Co Ltd | パルス幅可変回路 |
JPH10303709A (ja) * | 1997-04-25 | 1998-11-13 | Advantest Corp | パルス幅整形回路 |
JP3903588B2 (ja) | 1997-07-31 | 2007-04-11 | ソニー株式会社 | 信号変化検出回路 |
US5995420A (en) * | 1997-08-20 | 1999-11-30 | Advanced Micro Devices, Inc. | Integrated XNOR flip-flop for cache tag comparison |
JP2001101870A (ja) * | 1999-09-30 | 2001-04-13 | Fujitsu Ltd | 半導体集積回路 |
JP2001223569A (ja) | 2000-02-09 | 2001-08-17 | Kawasaki Steel Corp | 信号遷移検知回路及びパルス幅延長回路 |
US6608513B2 (en) * | 2001-03-28 | 2003-08-19 | Intel Corporation | Flip-flop circuit having dual-edge triggered pulse generator |
KR100493050B1 (ko) * | 2003-02-18 | 2005-06-02 | 삼성전자주식회사 | 래치를 근간으로 하는 펄스 발생기 |
KR100567532B1 (ko) * | 2003-12-10 | 2006-04-03 | 주식회사 하이닉스반도체 | 펄스 폭 제어 회로 및 그 방법 |
-
2011
- 2011-12-02 JP JP2011264819A patent/JP5871592B2/ja not_active Expired - Fee Related
-
2012
- 2012-11-30 US US13/689,918 patent/US8803578B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013118494A (ja) | 2013-06-13 |
US8803578B2 (en) | 2014-08-12 |
US20130141147A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8004339B2 (en) | Apparatuses and methods for a level shifter with reduced shoot-through current | |
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
EP3292631B1 (en) | Programmable delay circuit for low power applications | |
US20160036441A1 (en) | Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain | |
JP2012161077A (ja) | プリエンファシス回路及びこれを備えた差動電流信号伝送システム | |
KR101120047B1 (ko) | 단일 신호-차동 신호 변환기 및 변환 방법 | |
JP5839968B2 (ja) | パルス幅延長回路および方法 | |
EP3195317B1 (en) | Delay circuit with parallel delay lines and internal switches between the delay lines | |
JP3899098B2 (ja) | デュアル・エッジ・プログラマブル遅延ユニット | |
US7468621B2 (en) | Synchronization circuits and methods | |
JP5871592B2 (ja) | パルス幅調整回路および方法 | |
JP2011015385A (ja) | 遅延ライン | |
US7994835B2 (en) | Duty control circuit and semiconductor device having the same | |
JP2010056677A (ja) | デューティ可変回路 | |
JP2013211786A (ja) | 可変遅延回路 | |
KR101848757B1 (ko) | 반도체 장치 | |
JP4871636B2 (ja) | 波形幅調整回路 | |
JP2012105135A (ja) | 差動出力回路 | |
CN111682873A (zh) | 一种低功耗输出缓冲器电路 | |
US7924060B2 (en) | Output circuit of semiconductor device | |
KR20080100948A (ko) | 반도체 장치의 데이터 출력회로 | |
JP6543485B2 (ja) | 出力バッファ回路 | |
US7518395B1 (en) | IO driver with slew rate boost circuit | |
CN109075780B (zh) | 信号复用装置 | |
KR20150068810A (ko) | 지연시간 조절이 가능한 인버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5871592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |