JPS6014518A - パルス幅補正回路 - Google Patents
パルス幅補正回路Info
- Publication number
- JPS6014518A JPS6014518A JP12212983A JP12212983A JPS6014518A JP S6014518 A JPS6014518 A JP S6014518A JP 12212983 A JP12212983 A JP 12212983A JP 12212983 A JP12212983 A JP 12212983A JP S6014518 A JPS6014518 A JP S6014518A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- width
- output
- pulse width
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル信号処理に用いられるクロックパルス
などのパルス幅補正回路に関する。
などのパルス幅補正回路に関する。
従来、入力パルスを所定のパルス幅のパルスに補正する
ような場合、マルチバイブレータなどを用いてパルス幅
補正をしていたが、この補正パルスのパルス幅を決める
ために、主としてコンデンサを使用しているためその温
度変動によりパルス幅が変動したシ、また微小幅パルス
にするために限界がある欠点があシ、さらに電源ノイズ
によるパルス幅への影響等のある欠点もおった。
ような場合、マルチバイブレータなどを用いてパルス幅
補正をしていたが、この補正パルスのパルス幅を決める
ために、主としてコンデンサを使用しているためその温
度変動によりパルス幅が変動したシ、また微小幅パルス
にするために限界がある欠点があシ、さらに電源ノイズ
によるパルス幅への影響等のある欠点もおった。
本発明の目的は、このような欠点を除き、パルス幅の安
定した出力の得ら冶るパルス幅補正回路を提供すること
にある。
定した出力の得ら冶るパルス幅補正回路を提供すること
にある。
本発明のパルス幅補正回路は、入力パルス信号を入力し
この人力パルス幅より狭い一定幅の小幅パルスを形成す
る小幅パノラス発生器と、ｍｌＩｌ手記パルスにこのパ
ルス幅よシ狭い一定時間の遅延を与える遅延回路と、こ
の遅延回路の遅延出力パルスと前記小幅パルスとを加算
して所定幅のパルスを形成するパルス幅加算回路と全さ
み構成される。
この人力パルス幅より狭い一定幅の小幅パルスを形成す
る小幅パノラス発生器と、ｍｌＩｌ手記パルスにこのパ
ルス幅よシ狭い一定時間の遅延を与える遅延回路と、こ
の遅延回路の遅延出力パルスと前記小幅パルスとを加算
して所定幅のパルスを形成するパルス幅加算回路と全さ
み構成される。
次に本発明の実施例を図面によシ評細に説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の一部を詳細に示したブロック図、第３図（ａｌ
〜（２）は動作波形図である。すなわち、入力パルス信
号（第３図（ａ）又は（ｂ））を入カバルス信号端子１
に入力し、入力信号のパルス幅（第３図ｔ１．ｔ２）よ
シ狭いパルス幅（第３図のｔｏ）のパルス信号（第３図
（Ｃ））を小幅パルス発生器２によりつくる。次に遅延
回路３で小幅パルス発生器２でつくられた小幅パルスを
遅延し、それぞれ遅延量（図３のｄｘ、ｄ３ ｄａ）の
違うパルス（第３図（ｄ）、 （ｅ）、 （ｆ） ）を
遅延回路出力端子４，５゜６に出力し、これら遅延出力
信号と小幅パルス信号（第３図（Ｃ））とをＯＲ回路７
によシ加算して出力端子８から出力する。この出力パル
スは、第３図（２）のようにパルス幅Ｔを一定に補正さ
れたパルス信号となる。ここで遅延回路３の出力は３つ
とは限らず、出力端子８で得るパルス幅にあわせてタッ
プの数を決めればよい。
第１図の一部を詳細に示したブロック図、第３図（ａｌ
〜（２）は動作波形図である。すなわち、入力パルス信
号（第３図（ａ）又は（ｂ））を入カバルス信号端子１
に入力し、入力信号のパルス幅（第３図ｔ１．ｔ２）よ
シ狭いパルス幅（第３図のｔｏ）のパルス信号（第３図
（Ｃ））を小幅パルス発生器２によりつくる。次に遅延
回路３で小幅パルス発生器２でつくられた小幅パルスを
遅延し、それぞれ遅延量（図３のｄｘ、ｄ３ ｄａ）の
違うパルス（第３図（ｄ）、 （ｅ）、 （ｆ） ）を
遅延回路出力端子４，５゜６に出力し、これら遅延出力
信号と小幅パルス信号（第３図（Ｃ））とをＯＲ回路７
によシ加算して出力端子８から出力する。この出力パル
スは、第３図（２）のようにパルス幅Ｔを一定に補正さ
れたパルス信号となる。ここで遅延回路３の出力は３つ
とは限らず、出力端子８で得るパルス幅にあわせてタッ
プの数を決めればよい。
第２図は第１図の小幅パルス発生器の詳細を示したブロ
ック図である。すなわち、入力端子１からの入力パルス
信号（第３図（ａ）又は（ｂ））は、遅延量ｔｏ遅延さ
せる遅延回路ｌＯを通し、インバーター回路１１でその
信号のレベル極性を反転し、ＡＮＤ回路１２により入力
パルス信号とインノ（−ター回路１１の出力信号との論
理積（ＡＮＩ））を取ることによシパルス幅ｔｏの小幅
パルス信号を得ることが÷きる（第３図（Ｃ））。なお
、遅延回路１０の遅延量ｔｏは実際にはインバーター】
１の遅延量も含めた遅延量として考える必要がある。
ック図である。すなわち、入力端子１からの入力パルス
信号（第３図（ａ）又は（ｂ））は、遅延量ｔｏ遅延さ
せる遅延回路ｌＯを通し、インバーター回路１１でその
信号のレベル極性を反転し、ＡＮＤ回路１２により入力
パルス信号とインノ（−ター回路１１の出力信号との論
理積（ＡＮＩ））を取ることによシパルス幅ｔｏの小幅
パルス信号を得ることが÷きる（第３図（Ｃ））。なお
、遅延回路１０の遅延量ｔｏは実際にはインバーター】
１の遅延量も含めた遅延量として考える必要がある。
この遅延回路３または１０としては、例えばＴＴＬレベ
ルで５ｎｓステツプで５０ｎｓまで遅延できる遅延回路
ＮＤＬ−５０Ｎ−３０１（日本航空電子工業製）のよう
なもの金柑いればよい。この場合には、５ｎｓ程度の微
小幅パルスの和によシ、パルス幅の正確なりロックパル
スなどを出力することができる。
ルで５ｎｓステツプで５０ｎｓまで遅延できる遅延回路
ＮＤＬ−５０Ｎ−３０１（日本航空電子工業製）のよう
なもの金柑いればよい。この場合には、５ｎｓ程度の微
小幅パルスの和によシ、パルス幅の正確なりロックパル
スなどを出力することができる。
本発明は、以上説明したように、入力信号ノ＜ルス信号
に対して精度のよい一定のパルス幅の信号を安定にかつ
容易に得ることができる。
に対して精度のよい一定のパルス幅の信号を安定にかつ
容易に得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の詳細ブロック図、第３図（ａ）〜（―は第２図
の各部の信号波形図である。図において二・・・・・・
入カバルス信号端子、２・・・・・・小幅）（ルス発生
器、３，１０・・−・・・遅延回路、４，５，６・・・
・・・遅延回路出力端子、７・・・・・・ＯＲ回路、８
・・・・・・出力端子、１１・・・・・・インバータ回
路、１２・・・・・・ＡＮＬ）回路、である。 竿１田 第Ｚ圀 一−ｔ ３ｔ １ｎＱ−
第１図の詳細ブロック図、第３図（ａ）〜（―は第２図
の各部の信号波形図である。図において二・・・・・・
入カバルス信号端子、２・・・・・・小幅）（ルス発生
器、３，１０・・−・・・遅延回路、４，５，６・・・
・・・遅延回路出力端子、７・・・・・・ＯＲ回路、８
・・・・・・出力端子、１１・・・・・・インバータ回
路、１２・・・・・・ＡＮＬ）回路、である。 竿１田 第Ｚ圀 一−ｔ ３ｔ １ｎＱ−
Claims (1)
- 入力パルス信号を入力しこの人力パルス幅よル狭い一定
幅の小幅パルスを形成する小幅パルス発生器と、前記小
幅パルスにこのパルス幅よシも狭い時間の一定時間の遅
延を与える遅延回路と、この遅延回路の遅延した出力パ
ルスと前記小幅パルスとを加算して所定幅のパルスを形
成するパルス幅加算回路とを含むパルス幅補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12212983A JPS6014518A (ja) | 1983-07-05 | 1983-07-05 | パルス幅補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12212983A JPS6014518A (ja) | 1983-07-05 | 1983-07-05 | パルス幅補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6014518A true JPS6014518A (ja) | 1985-01-25 |
Family
ID=14828329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12212983A Pending JPS6014518A (ja) | 1983-07-05 | 1983-07-05 | パルス幅補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014518A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105514A (ja) * | 1986-10-22 | 1988-05-10 | Kansai Electric Power Co Inc:The | 雷サ−ジ入力によるトリガ信号発生装置 |
| JPH04274614A (ja) * | 1991-02-28 | 1992-09-30 | Nec Ic Microcomput Syst Ltd | パルス回路 |
| JP2013118449A (ja) * | 2011-12-01 | 2013-06-13 | Internatl Business Mach Corp <Ibm> | パルス幅延長回路および方法 |
| JP2013118494A (ja) * | 2011-12-02 | 2013-06-13 | Internatl Business Mach Corp <Ibm> | パルス幅調整回路および方法 |
-
1983
- 1983-07-05 JP JP12212983A patent/JPS6014518A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63105514A (ja) * | 1986-10-22 | 1988-05-10 | Kansai Electric Power Co Inc:The | 雷サ−ジ入力によるトリガ信号発生装置 |
| JPH04274614A (ja) * | 1991-02-28 | 1992-09-30 | Nec Ic Microcomput Syst Ltd | パルス回路 |
| JP2013118449A (ja) * | 2011-12-01 | 2013-06-13 | Internatl Business Mach Corp <Ibm> | パルス幅延長回路および方法 |
| US9287854B2 (en) | 2011-12-01 | 2016-03-15 | International Business Machines Corporation | Pulse stretching circuit and method |
| JP2013118494A (ja) * | 2011-12-02 | 2013-06-13 | Internatl Business Mach Corp <Ibm> | パルス幅調整回路および方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| JPS6014518A (ja) | パルス幅補正回路 | |
| CZ287914B6 (cs) | Digitální fázový detektor | |
| JPH06138230A (ja) | 測距装置 | |
| RU2260830C1 (ru) | Устройство для измерения интервала времени | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JPH06232699A (ja) | パルス発生装置 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JPS585673A (ja) | 微少パルス幅測定回路 | |
| SU1001098A1 (ru) | Умножитель частоты следовани импульсов | |
| JPS59214319A (ja) | 遅延装置 | |
| JPH0366848B2 (ja) | ||
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPH0256853B2 (ja) | ||
| JPH04347923A (ja) | 逓倍装置 | |
| JP2539157B2 (ja) | 乗算器 | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| JP2523890B2 (ja) | パルス位相計測装置 | |
| JPS59100815A (ja) | クロツクパルス発生回路 | |
| JPH01226237A (ja) | Ｃｍｉ信号用位相比較回路 | |
| JPH06209243A (ja) | デューティファクタ補償回路 | |
| JPS59128821A (ja) | デユ−テイ補正回路 |