JP2622845B2 - 遅延時間測定回路 - Google Patents
遅延時間測定回路Info
- Publication number
- JP2622845B2 JP2622845B2 JP62302147A JP30214787A JP2622845B2 JP 2622845 B2 JP2622845 B2 JP 2622845B2 JP 62302147 A JP62302147 A JP 62302147A JP 30214787 A JP30214787 A JP 30214787A JP 2622845 B2 JP2622845 B2 JP 2622845B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counting
- signal
- flip
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は論理ゲート、論理IC等の遅延時間を実使用
状態で高精度に測定する回路に関する。
状態で高精度に測定する回路に関する。
「従来技術の説明」 第２図及び第３図に従来の遅延時間測定回路の回路図
を示す。
を示す。
第２図は、パルス信号発生器11からのパルス信号を被
測定回路12に供給すると共に、可変遅延回路13に供給す
る。そして被測定回路12の12の出力信号が比較器14の反
転入力側に供給され、可変遅延回路13で遅延されたパル
ス信号が供給される毎に、非反転入力側に供給されてい
る基準電圧と比較された結果がラッチされる。可変遅延
回路13の遅延時間を例えば零から徐々に増加させてい
く。そして比較器14の出力信号が変化した時の可変遅延
回路13の設定時間が、被測定回路12の遅延時間である。
この回路では、遅延時間の測定精度は、可変遅延回路13
の精度と比較器14のタイミング確定精度により決定され
てしまう。今日市販されている比較的安価な比較器のタ
イミング確定精度は、約200ピコ秒であるため、測定精
度をこれ以上良くすることはできないという問題があ
る。
測定回路12に供給すると共に、可変遅延回路13に供給す
る。そして被測定回路12の12の出力信号が比較器14の反
転入力側に供給され、可変遅延回路13で遅延されたパル
ス信号が供給される毎に、非反転入力側に供給されてい
る基準電圧と比較された結果がラッチされる。可変遅延
回路13の遅延時間を例えば零から徐々に増加させてい
く。そして比較器14の出力信号が変化した時の可変遅延
回路13の設定時間が、被測定回路12の遅延時間である。
この回路では、遅延時間の測定精度は、可変遅延回路13
の精度と比較器14のタイミング確定精度により決定され
てしまう。今日市販されている比較的安価な比較器のタ
イミング確定精度は、約200ピコ秒であるため、測定精
度をこれ以上良くすることはできないという問題があ
る。
第３図は、正帰還パルス発生器15からのパルス信号を
直接帰還させた時と、被測定回路12を通じて帰還させた
時のパルス信号の周波数から、遅延時間を求めるように
したものである。正帰還パルス発生器15の出力側は被測
定回路12、周波数測定器16に接続されると共に、スイッ
チ17の一方の入力側に接続される。被測定回路12の出力
側はスイッチ17の他方の入力側に接続され、該スイッチ
17の出力側は正帰還パルス発生器15の入力側に接続され
る。スイッチ17を正帰還パルス発生器15の出力側に接続
してパルス信号を直接帰還させたときの周波数がf1、ス
イッチ17を被測定回路12の出力側に接続してパルス信号
を該被測定回路12を通じて帰還させた時の周波数がf2で
ある時、遅延時間Ｄは、 となる。この測定方法は、実際の使用条件と異なる周波
数で測定される。またゲート回路のように比較的簡単な
素子の測定にしか適用できないという問題がある。
直接帰還させた時と、被測定回路12を通じて帰還させた
時のパルス信号の周波数から、遅延時間を求めるように
したものである。正帰還パルス発生器15の出力側は被測
定回路12、周波数測定器16に接続されると共に、スイッ
チ17の一方の入力側に接続される。被測定回路12の出力
側はスイッチ17の他方の入力側に接続され、該スイッチ
17の出力側は正帰還パルス発生器15の入力側に接続され
る。スイッチ17を正帰還パルス発生器15の出力側に接続
してパルス信号を直接帰還させたときの周波数がf1、ス
イッチ17を被測定回路12の出力側に接続してパルス信号
を該被測定回路12を通じて帰還させた時の周波数がf2で
ある時、遅延時間Ｄは、 となる。この測定方法は、実際の使用条件と異なる周波
数で測定される。またゲート回路のように比較的簡単な
素子の測定にしか適用できないという問題がある。
「問題点を解決するための手段」 この発明による遅延時間測定回路は、 A.パルス信号発生器と、 B.入力側が該パルス信号発生器に接続され、予め遅延時
間がわかっており、周波数、温度、経時変化に対して安
定な複数の標準遅延回路と、 C.該複数の標準遅延回路の出力信号、上記パルス発生器
の出力信号、又は被測定回路の出力信号を選択する多点
切換スイッチと、 D.入力側が上記パルス信号発生器に接続された可変遅延
回路と、 E.データ信号入力端子が上記多点切換スイッチの出力側
に接続され、クロック信号入力端子が上記可変遅延回路
の出力側の接続された第一フリップフロップ回路と、 F.上記可変遅延回路から出力されるパルス信号を設定さ
れた数だけ計数する第一計数回路と、 G.該第一計数回路がパルス信号を計数している間、論理
“1"の信号を出力する第二フリップフロップ回路と、 H.第一フリップフロップ回路の出力信号と、可変遅延回
路の出力信号と、第二フリップフロップ回路の出力信号
との論理積をとるアンド回路と、 I.該アンド回路から出力されるパルス信号を計数する第
二計数回路と、 J.第一計数回路及び第二計数回路が計数を終了する毎
に、各フリップフロップ回路及び各計数回路をリセット
する手段と、 により構成される。
間がわかっており、周波数、温度、経時変化に対して安
定な複数の標準遅延回路と、 C.該複数の標準遅延回路の出力信号、上記パルス発生器
の出力信号、又は被測定回路の出力信号を選択する多点
切換スイッチと、 D.入力側が上記パルス信号発生器に接続された可変遅延
回路と、 E.データ信号入力端子が上記多点切換スイッチの出力側
に接続され、クロック信号入力端子が上記可変遅延回路
の出力側の接続された第一フリップフロップ回路と、 F.上記可変遅延回路から出力されるパルス信号を設定さ
れた数だけ計数する第一計数回路と、 G.該第一計数回路がパルス信号を計数している間、論理
“1"の信号を出力する第二フリップフロップ回路と、 H.第一フリップフロップ回路の出力信号と、可変遅延回
路の出力信号と、第二フリップフロップ回路の出力信号
との論理積をとるアンド回路と、 I.該アンド回路から出力されるパルス信号を計数する第
二計数回路と、 J.第一計数回路及び第二計数回路が計数を終了する毎
に、各フリップフロップ回路及び各計数回路をリセット
する手段と、 により構成される。
初めに上記スイッチにより各標準遅延回路の出力側を
第一フリップフロップ回路に接続する。今、選択された
標準遅延回路の遅延時間と、上記可変遅延回路の遅延時
間とが一致しているとする。この時、可変遅延回路を通
過してきたパルス信号の立ち上がりで上記標準遅延回路
を通過してきたパルス信号を第一フリップフロップ回路
にラッチした時、論理“1"の信号としてラッチされる確
率は1/2となる。従って上記第一計数回路の設定値Ａに
対し、上記第二計数回路で計数される値がA/2になるよ
うに、可変遅延回路の遅延時間を変化させる。第二計数
回路で計数される値がA/2になった時、選択された標準
遅延回路の遅延時間と可変遅延回路の遅延時間とが一致
しているので、この可変遅延回路に印加している電圧を
記録しておく。全ての標準遅延回路に対して上記の測定
を終えた時、可変遅延回路の電圧と遅延時間との関係式
τ＝ｆ（Ｖ）を求める。次に上記スイッチにより、パル
ス信号発生器の出力側を第一フリップフロップ回路に接
続し、第二計数回路の計数値がA/2となるように可変遅
延回路の遅延時間を調整する。計数値がA/2となった
時、可変遅延回路に印加している電圧V0から、遅延時間
τ０＝ｆ（V0）を計算しておく。更に上記スイッチによ
り、被測定回路の出力側を第一フリップフロップ回路に
接続する。そして第二計数回路の計数値がA/2になった
時、可変遅延回路に供給している電圧V1から、遅延時間
τ１＝ｆ（V1）を計算する。そして２つの遅延時間の差
τ１＝τ０を計算することにより、被測定回路の遅延時
間を求めることができる。
第一フリップフロップ回路に接続する。今、選択された
標準遅延回路の遅延時間と、上記可変遅延回路の遅延時
間とが一致しているとする。この時、可変遅延回路を通
過してきたパルス信号の立ち上がりで上記標準遅延回路
を通過してきたパルス信号を第一フリップフロップ回路
にラッチした時、論理“1"の信号としてラッチされる確
率は1/2となる。従って上記第一計数回路の設定値Ａに
対し、上記第二計数回路で計数される値がA/2になるよ
うに、可変遅延回路の遅延時間を変化させる。第二計数
回路で計数される値がA/2になった時、選択された標準
遅延回路の遅延時間と可変遅延回路の遅延時間とが一致
しているので、この可変遅延回路に印加している電圧を
記録しておく。全ての標準遅延回路に対して上記の測定
を終えた時、可変遅延回路の電圧と遅延時間との関係式
τ＝ｆ（Ｖ）を求める。次に上記スイッチにより、パル
ス信号発生器の出力側を第一フリップフロップ回路に接
続し、第二計数回路の計数値がA/2となるように可変遅
延回路の遅延時間を調整する。計数値がA/2となった
時、可変遅延回路に印加している電圧V0から、遅延時間
τ０＝ｆ（V0）を計算しておく。更に上記スイッチによ
り、被測定回路の出力側を第一フリップフロップ回路に
接続する。そして第二計数回路の計数値がA/2になった
時、可変遅延回路に供給している電圧V1から、遅延時間
τ１＝ｆ（V1）を計算する。そして２つの遅延時間の差
τ１＝τ０を計算することにより、被測定回路の遅延時
間を求めることができる。
このように構成することにより、例えば可変容量ダイ
オードと抵抗とから成る簡単な構成の可変遅延回路で、
被測定回路の遅延時間を精度良く測定できる回路が得ら
れる。
オードと抵抗とから成る簡単な構成の可変遅延回路で、
被測定回路の遅延時間を精度良く測定できる回路が得ら
れる。
「実施例」 第１図にこの発明の一実施例である遅延時間測定回路
の回路図を示す。図中、第２図と同じものは同一符号で
示す。
の回路図を示す。図中、第２図と同じものは同一符号で
示す。
パルス信号発生器11の出力側は被測定回路12に接続さ
れると共に、多点切換スイッチ19の１つの入力側、複数
の標準遅延回路181、182、……、18nの入力側、及び可
変遅延回路20の入力側に接続される。各標準遅延回路18
1、182、……、18nは互いに異なる遅延時間を有し、周
波数、温度、経時変化に対しても安定なものである。こ
れらの標準遅延回路181、182、……、18nの各出力側及
び上記被測定回路の出力側は多点切換スイッチ19の各入
力側に接続される。多点切換スイッチ19の出力側は第一
フリップフロップ回路23のデータ信号入力側Ｄに接続さ
れている。可変遅延回路20の出力側はこの第一フリップ
フロップ回路23のクロック信号入力側CKに接続されると
共に、第一計数回路22の入力側に接続され、更に遅延回
路21を通じてアンド回路27の１つの入力側に接続されて
いる。この遅延回路21の遅延時間は第一フリップフロッ
プ回路23の応答時間と同じものである。第一計数回路22
は、上記可変遅延回路20で遅延されたパルスを設定され
た数Ａだけ計数すると、クロック信号を出力する。この
クロック信号は第二フリップフロップ回路24のクロック
信号入力側CKに供給される。第二フリップフロップ回路
24のデータ信号入力側Ｄには常に論理“1"の信号が供給
されており、出力側はアンド回路27の別の入力側に接
続されている。また第二フリップフロップ回路24の出力
側Ｑは制御回路29に接続されている。従って第一計数回
路22が設定された数Ａだけパルス信号を計数すると、第
二フリップフロップ回路24から制御回路29に論理“1"の
信号が供給される。第一フリップフロップ回路23の出力
側Ｑは、アンド回路23の更に別の入力側と、第三フリッ
プフロップ回路25のクロック信号入力側CKに接続されて
いる。第三フリップフロップ回路25のデータ信号入力側
Ｄには常に論理“1"の信号が供給され、出力側Ｑは制御
回路29に接続されている。アンド回路27の出力側は第二
計数回路28の入力側に接続され、その計数値は制御回路
29に供給される。制御回路29は、第二フリップフロップ
回路24の出力側Ｑから論理“1"の信号が供給される毎に
第二計数回路28の計数値を読み取ると共に、第四フリッ
プフロップ回路26のデータ信号入力側Ｄに論理“1"のRE
SET信号を所定時間供給する。第四フリップフロップ回
路26のクロック信号入力側CKは可変遅延回路20の出力側
に接続されており、出力側Ｑは第一フリップフロップ回
路23乃至第三フリップフロップ回路25、及び第一計数回
路22、第二計数回路28のリセット信号入力側に接続され
ている。従ってデータ信号入力側ＤにRESET信号が供給
されるいる時、可変遅延回路で遅延されたパルス信号が
供給されると、上記の各回路はリセットされる。
れると共に、多点切換スイッチ19の１つの入力側、複数
の標準遅延回路181、182、……、18nの入力側、及び可
変遅延回路20の入力側に接続される。各標準遅延回路18
1、182、……、18nは互いに異なる遅延時間を有し、周
波数、温度、経時変化に対しても安定なものである。こ
れらの標準遅延回路181、182、……、18nの各出力側及
び上記被測定回路の出力側は多点切換スイッチ19の各入
力側に接続される。多点切換スイッチ19の出力側は第一
フリップフロップ回路23のデータ信号入力側Ｄに接続さ
れている。可変遅延回路20の出力側はこの第一フリップ
フロップ回路23のクロック信号入力側CKに接続されると
共に、第一計数回路22の入力側に接続され、更に遅延回
路21を通じてアンド回路27の１つの入力側に接続されて
いる。この遅延回路21の遅延時間は第一フリップフロッ
プ回路23の応答時間と同じものである。第一計数回路22
は、上記可変遅延回路20で遅延されたパルスを設定され
た数Ａだけ計数すると、クロック信号を出力する。この
クロック信号は第二フリップフロップ回路24のクロック
信号入力側CKに供給される。第二フリップフロップ回路
24のデータ信号入力側Ｄには常に論理“1"の信号が供給
されており、出力側はアンド回路27の別の入力側に接
続されている。また第二フリップフロップ回路24の出力
側Ｑは制御回路29に接続されている。従って第一計数回
路22が設定された数Ａだけパルス信号を計数すると、第
二フリップフロップ回路24から制御回路29に論理“1"の
信号が供給される。第一フリップフロップ回路23の出力
側Ｑは、アンド回路23の更に別の入力側と、第三フリッ
プフロップ回路25のクロック信号入力側CKに接続されて
いる。第三フリップフロップ回路25のデータ信号入力側
Ｄには常に論理“1"の信号が供給され、出力側Ｑは制御
回路29に接続されている。アンド回路27の出力側は第二
計数回路28の入力側に接続され、その計数値は制御回路
29に供給される。制御回路29は、第二フリップフロップ
回路24の出力側Ｑから論理“1"の信号が供給される毎に
第二計数回路28の計数値を読み取ると共に、第四フリッ
プフロップ回路26のデータ信号入力側Ｄに論理“1"のRE
SET信号を所定時間供給する。第四フリップフロップ回
路26のクロック信号入力側CKは可変遅延回路20の出力側
に接続されており、出力側Ｑは第一フリップフロップ回
路23乃至第三フリップフロップ回路25、及び第一計数回
路22、第二計数回路28のリセット信号入力側に接続され
ている。従ってデータ信号入力側ＤにRESET信号が供給
されるいる時、可変遅延回路で遅延されたパルス信号が
供給されると、上記の各回路はリセットされる。
次にこの回路の使用方法について説明する。初めに多
点切換スイッチ19を標準遅延回路181に接続する。標準
遅延回路181の遅延時間と可変遅延回路20の遅延時間が
一致している時、２つの遅延回路を通過してきたパルス
信号の位相は等しくなる。従って可変遅延回路20を通過
してきたパルス信号の立ち上がりで標準遅延回路181を
通過してきたパルス信号を第一フリップフロップ回路23
にラッチした場合、この第一フリップフロップ回路23の
出力側Ｑから論理“1"の信号が出力される確率は1/2で
ある。ここで第三フリップフロップ回路25は、可変遅延
回路20の遅延時間を大まかに調整するために使用する。
即ち、標準遅延回路181と可変遅延回路の遅延時間がず
れていて、可変遅延回路20から出力されるパルス信号が
立ち上がった時に標準遅延回路181から出力される信号
が常に論理“0"である場合、第三フリップフロップ回路
25のクロック信号入力側CKには常に論理“0"の信号が供
給される。従ってこの第三フリップフロップ回路25の出
力側Ｑから論理“0"の信号が制御回路29に供給されるの
で、遅延時間が大きくずれていることがわかる。逆に遅
延時間のずれがそれ程大きくない場合、第一フリップフ
ロップ回路23の出力側から論理“0"の信号と論理“1"の
信号がランダムに出力される。第三フリップフロップ回
路25はリセット信号入力側Ｒに信号が供給されてリセッ
トされてから、初めてクロック信号入力側CKに論理“1"
の信号が供給された時、出力側Ｑから制御回路29に論理
“1"の信号を供給する。第三フリップフロップ回路25か
ら制御回路29に論理“1"の信号が供給されるようになっ
たら、第一計数回路22でＡ個のパルス信号が計数される
毎に、第二計数回路28でA/2個のパルス信号が計数され
るように、可変遅延回路20の遅延時間を微調整する。第
二計数回路28でA/2個のパルス信号が計数されるように
なった時、可変遅延回路20と標準遅延回路181の遅延時
間は一致している。この時、可変遅延回路20に制御信号
として印加している電圧を記録しておく。次に多点切換
スイッチを標準遅延回路182に接続する。そして第一計
数回路22でＡ個のパルス信号が計数される毎に、第二計
数回路28でパルス信号がA/2個計数されるように、可変
遅延回路20の遅延時間を調整する。条件を満たした時
に、可変遅延回路20の制御信号として印加している電圧
を記録しておく。同様にして他の標準遅延回路183、1
84、……18nを選択し、条件を満たした時に可変遅延回
路20に印加している電圧を記録しておく。全ての標準遅
延回路181、182、……18nに対して上記の測定を終えた
時、可変遅延回路20の印加電圧Ｖと遅延時間τとの関係
式τ＝ｆ（Ｖ）を例えば線型補間により求める。
点切換スイッチ19を標準遅延回路181に接続する。標準
遅延回路181の遅延時間と可変遅延回路20の遅延時間が
一致している時、２つの遅延回路を通過してきたパルス
信号の位相は等しくなる。従って可変遅延回路20を通過
してきたパルス信号の立ち上がりで標準遅延回路181を
通過してきたパルス信号を第一フリップフロップ回路23
にラッチした場合、この第一フリップフロップ回路23の
出力側Ｑから論理“1"の信号が出力される確率は1/2で
ある。ここで第三フリップフロップ回路25は、可変遅延
回路20の遅延時間を大まかに調整するために使用する。
即ち、標準遅延回路181と可変遅延回路の遅延時間がず
れていて、可変遅延回路20から出力されるパルス信号が
立ち上がった時に標準遅延回路181から出力される信号
が常に論理“0"である場合、第三フリップフロップ回路
25のクロック信号入力側CKには常に論理“0"の信号が供
給される。従ってこの第三フリップフロップ回路25の出
力側Ｑから論理“0"の信号が制御回路29に供給されるの
で、遅延時間が大きくずれていることがわかる。逆に遅
延時間のずれがそれ程大きくない場合、第一フリップフ
ロップ回路23の出力側から論理“0"の信号と論理“1"の
信号がランダムに出力される。第三フリップフロップ回
路25はリセット信号入力側Ｒに信号が供給されてリセッ
トされてから、初めてクロック信号入力側CKに論理“1"
の信号が供給された時、出力側Ｑから制御回路29に論理
“1"の信号を供給する。第三フリップフロップ回路25か
ら制御回路29に論理“1"の信号が供給されるようになっ
たら、第一計数回路22でＡ個のパルス信号が計数される
毎に、第二計数回路28でA/2個のパルス信号が計数され
るように、可変遅延回路20の遅延時間を微調整する。第
二計数回路28でA/2個のパルス信号が計数されるように
なった時、可変遅延回路20と標準遅延回路181の遅延時
間は一致している。この時、可変遅延回路20に制御信号
として印加している電圧を記録しておく。次に多点切換
スイッチを標準遅延回路182に接続する。そして第一計
数回路22でＡ個のパルス信号が計数される毎に、第二計
数回路28でパルス信号がA/2個計数されるように、可変
遅延回路20の遅延時間を調整する。条件を満たした時
に、可変遅延回路20の制御信号として印加している電圧
を記録しておく。同様にして他の標準遅延回路183、1
84、……18nを選択し、条件を満たした時に可変遅延回
路20に印加している電圧を記録しておく。全ての標準遅
延回路181、182、……18nに対して上記の測定を終えた
時、可変遅延回路20の印加電圧Ｖと遅延時間τとの関係
式τ＝ｆ（Ｖ）を例えば線型補間により求める。
次に多点切換スイッチ19により、パルス信号発生器11
の出力側を選択する。そして第一計数回路22でＡ個のパ
ルス信号を計数する毎に、第二計数回路28でパルス信号
をA/2個計数するように、可変遅延回路20の遅延時間を
調整する。条件を満たした時に、可変遅延回路20に印加
している電圧V0から遅延時間τ０＝ｆ（V0）を求める。
更に多点切換スイッチ19により、被測定回路12の出力側
を選択する。そして上記の条件を満たした時に、可変遅
延回路20に印加している電圧V1から遅延時間τ１＝ｆ
（V1）を求める。２つの遅延時間の差τ１−τ０を計算
することにより、被測定回路12での遅延回路を求めるこ
とができる。
の出力側を選択する。そして第一計数回路22でＡ個のパ
ルス信号を計数する毎に、第二計数回路28でパルス信号
をA/2個計数するように、可変遅延回路20の遅延時間を
調整する。条件を満たした時に、可変遅延回路20に印加
している電圧V0から遅延時間τ０＝ｆ（V0）を求める。
更に多点切換スイッチ19により、被測定回路12の出力側
を選択する。そして上記の条件を満たした時に、可変遅
延回路20に印加している電圧V1から遅延時間τ１＝ｆ
（V1）を求める。２つの遅延時間の差τ１−τ０を計算
することにより、被測定回路12での遅延回路を求めるこ
とができる。
「発明の効果」 以上説明したようにこの発明による遅延時間測定回路
は、可変遅延回路と、周波数変化等に対して安定な複数
の標準遅延回路を用いている。そして多点切換スイッチ
により既に遅延時間のわかっている標準遅延回路を順次
選択していく。選択された標準遅延回路を通じて遅延さ
れたパルス信号を第一フリップフロップ回路のデータ信
号入力側に供給すると共に、可変遅延回路を通じて遅延
されたパルス信号を該第一フリップフロップ回路のクロ
ック信号入力側に供給する。２つのパルス信号の位相が
一致している時は、第一フリップフロップ回路の出力側
Ｑから論理“0"の信号が出力される確率と論理“1"の信
号が出力される確率は共に1/2である。従って例えば論
理“1"の信号が1/2の確率で出力されるように可変遅延
回路の遅延時間を調整する。この条件を満たした時に可
変遅延回路に制御信号として印加している電圧を記録し
ておく。全ての標準遅延回路について測定を終えた時、
上記可変遅延回路の印加電圧と遅延時間との関係式τ＝
ｆ（Ｖ）を例えば線型補間により求める。次に上記多点
切換スイッチにより被測定回路の入力側を選択して、第
一フリップフロップ回路の出力側Ｑから1/2の確率で論
理“1"の信号が出力されるように可変遅延回路の遅延時
間を調整して、そのときの遅延時間を可変遅延回路に印
加している電圧から求める。同様にして上記多点切換ス
イッチにより被測定回路の入力側を選択して、上記の条
件を満たす可変遅延回路の遅延時間を求める。そして２
つの遅延時間の差をとることにより被測定回路の遅延時
間を求めるようにしている。即ち予め遅延時間のわかっ
ている標準遅延回路を複数個用いて、可変遅延回路の印
加電圧と遅延時間との関係式を求め、この関係式から被
測定回路の遅延時間を求めるようにしているので、上記
可変遅延回路として比較的簡単なものを用いても精度良
く遅延時間を求めることができる。
は、可変遅延回路と、周波数変化等に対して安定な複数
の標準遅延回路を用いている。そして多点切換スイッチ
により既に遅延時間のわかっている標準遅延回路を順次
選択していく。選択された標準遅延回路を通じて遅延さ
れたパルス信号を第一フリップフロップ回路のデータ信
号入力側に供給すると共に、可変遅延回路を通じて遅延
されたパルス信号を該第一フリップフロップ回路のクロ
ック信号入力側に供給する。２つのパルス信号の位相が
一致している時は、第一フリップフロップ回路の出力側
Ｑから論理“0"の信号が出力される確率と論理“1"の信
号が出力される確率は共に1/2である。従って例えば論
理“1"の信号が1/2の確率で出力されるように可変遅延
回路の遅延時間を調整する。この条件を満たした時に可
変遅延回路に制御信号として印加している電圧を記録し
ておく。全ての標準遅延回路について測定を終えた時、
上記可変遅延回路の印加電圧と遅延時間との関係式τ＝
ｆ（Ｖ）を例えば線型補間により求める。次に上記多点
切換スイッチにより被測定回路の入力側を選択して、第
一フリップフロップ回路の出力側Ｑから1/2の確率で論
理“1"の信号が出力されるように可変遅延回路の遅延時
間を調整して、そのときの遅延時間を可変遅延回路に印
加している電圧から求める。同様にして上記多点切換ス
イッチにより被測定回路の入力側を選択して、上記の条
件を満たす可変遅延回路の遅延時間を求める。そして２
つの遅延時間の差をとることにより被測定回路の遅延時
間を求めるようにしている。即ち予め遅延時間のわかっ
ている標準遅延回路を複数個用いて、可変遅延回路の印
加電圧と遅延時間との関係式を求め、この関係式から被
測定回路の遅延時間を求めるようにしているので、上記
可変遅延回路として比較的簡単なものを用いても精度良
く遅延時間を求めることができる。
第１図はこの発明の一実施例である遅延時間測定回路の
回路図、第２図及び第３図は従来の遅延時間測定回路の
回路図である。
回路図、第２図及び第３図は従来の遅延時間測定回路の
回路図である。
Claims (1)
- 【請求項１】A.パルス信号発生器と、 B.入力側が該パルス信号発生器に接続され、予め遅延時
間がわかっており、周波数、温度、経時変化に対して安
定な複数の標準遅延回路と、 C.該複数の標準遅延回路の出力信号、上記パルス発生器
の出力信号、又は被測定回路の出力信号を選択する多点
切換スイッチと、 D.入力側が上記パルス信号発生器に接続された可変遅延
回路と、 E.データ信号入力端子が上記多点切換スイッチの出力側
に接続され、クロック信号入力端子が上記可変遅延回路
の出力側に接続された第一フリップフロップ回路と、 F.上記可変遅延回路から出力されるパルス信号を設定さ
れた数だけ計数する第一計数回路と、 G.該第一計数回路がパルス信号を計数している間、論理
“1"の信号を出力する第二フリップフロップ回路と、 H.第一フリップフロップ回路の出力信号と、可変遅延回
路の出力信号と、第二フリップフロップ回路の出力信号
との論理積をとるアンド回路と、 I.該アンド回路から出力されるパルス信号を計数する第
二計数回路と、 J.第一計数回路及び第二計数回路が計数を終了する毎
に、各フリップフロップ回路及び各計数回路をリセット
する手段と、 を具備して成ることを特徴とする遅延時間測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302147A JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302147A JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143978A JPH01143978A (ja) | 1989-06-06 |
| JP2622845B2 true JP2622845B2 (ja) | 1997-06-25 |
Family
ID=17905470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62302147A Expired - Lifetime JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622845B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520338B (zh) * | 2011-12-22 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | 延迟时间测量电路、延迟时间测量方法 |
| CN103163449B (zh) * | 2013-04-01 | 2016-04-06 | 河海大学常州校区 | 信号电路时延检测系统 |
| CN111342821B (zh) * | 2020-03-03 | 2023-05-23 | 合肥工业大学 | 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 |
| CN112557883B (zh) * | 2021-02-26 | 2021-05-25 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
-
1987
- 1987-11-30 JP JP62302147A patent/JP2622845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143978A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433919A (en) | Differential time interpolator | |
| JP3196254B2 (ja) | 微小時間計測方法及び微小時間計測装置 | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JPH027530B2 (ja) | ||
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JPH0342810B2 (ja) | ||
| JPH0424667B2 (ja) | ||
| JP3271323B2 (ja) | 時間測定回路 | |
| JPS63191979A (ja) | 伝送路パラメ−タ測定装置 | |
| JPS6317364B2 (ja) | ||
| JP3864583B2 (ja) | 可変遅延回路 | |
| JP2571082B2 (ja) | 伝送線路長測定装置 | |
| JPH04219014A (ja) | 低周波遅延回路 | |
| JP2523890B2 (ja) | パルス位相計測装置 | |
| JP2963500B2 (ja) | 遅延時間測定装置 | |
| JP2704635B2 (ja) | 遅延時間測定装置 | |
| SU1013913A2 (ru) | Устройство дл контрол интерпол тора | |
| SU945820A1 (ru) | Устройство дл измерени числа периодов | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| JP3279622B2 (ja) | ディレイラインの特性校正方法およびタイムインターバル測定方法 | |
| JPH05119168A (ja) | 同期ジツタ量測定装置 | |
| JPS59214319A (ja) | 遅延装置 | |
| JPH01291175A (ja) | パルス時間差測定装置 | |
| JPH0775307B2 (ja) | 狭パルス幅検出回路 |