JPH07280857A - パルス幅測定回路 - Google Patents
パルス幅測定回路Info
- Publication number
- JPH07280857A JPH07280857A JP6092975A JP9297594A JPH07280857A JP H07280857 A JPH07280857 A JP H07280857A JP 6092975 A JP6092975 A JP 6092975A JP 9297594 A JP9297594 A JP 9297594A JP H07280857 A JPH07280857 A JP H07280857A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pulse width
- pulse
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡単な外付け回路を追加するのみの構成で、
０〜ｎsec.オーダーまでのパルス幅を直線的に測定可能
なパルス幅測定回路を提供する。 【構成】 測定対象の集積回路２に基準クロック信号Ｓ
１を入力し、この基準クロック信号Ｓ１に基づいて集積
回路２から出力される被測定信号Ｓ２のパルス幅を測定
するパルス幅測定回路において、被測定信号Ｓ２の逆極
性のエッジでトリガーがかかるＴ型フリップフロップ３
およびＤ型フリップフロップ４と、この２つのフリップ
フロップ３，４の各出力信号Ｓ３，Ｓ４に基づいて発生
タイミングが異なりかつ消滅タイミングが同じ２つのパ
ルス信号Ｓ６，Ｓ７を生成するパルス生成回路９と、こ
の２つのパルス信号Ｓ６，Ｓ７を積分して２つの直流電
圧Ｖ１，Ｖ２とする積分回路８，９とを具備し、この直
流電圧Ｖ１，Ｖ２の差分に基づいて被測定信号Ｓ２のパ
ルス幅を測定する構成とする。
０〜ｎsec.オーダーまでのパルス幅を直線的に測定可能
なパルス幅測定回路を提供する。 【構成】 測定対象の集積回路２に基準クロック信号Ｓ
１を入力し、この基準クロック信号Ｓ１に基づいて集積
回路２から出力される被測定信号Ｓ２のパルス幅を測定
するパルス幅測定回路において、被測定信号Ｓ２の逆極
性のエッジでトリガーがかかるＴ型フリップフロップ３
およびＤ型フリップフロップ４と、この２つのフリップ
フロップ３，４の各出力信号Ｓ３，Ｓ４に基づいて発生
タイミングが異なりかつ消滅タイミングが同じ２つのパ
ルス信号Ｓ６，Ｓ７を生成するパルス生成回路９と、こ
の２つのパルス信号Ｓ６，Ｓ７を積分して２つの直流電
圧Ｖ１，Ｖ２とする積分回路８，９とを具備し、この直
流電圧Ｖ１，Ｖ２の差分に基づいて被測定信号Ｓ２のパ
ルス幅を測定する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路のテストにお
ける時間測定に用いられるパルス幅測定回路に関し、特
に被測定回路から出力される周期的な信号における微小
パルス幅の測定に用いて好適なパルス幅測定回路に関す
る。
ける時間測定に用いられるパルス幅測定回路に関し、特
に被測定回路から出力される周期的な信号における微小
パルス幅の測定に用いて好適なパルス幅測定回路に関す
る。
【０００２】
【従来の技術】集積回路のテストにおいて時間測定を行
う場合、従来は、図３に示すように、測定対象の集積回
路３１に対して信号発生器３２から基準クロック信号Ｓ
ａを与えるとともに、この基準クロック信号Ｓａに基づ
いて集積回路３１から出力される被測定信号Ｓｂをカウ
ンタ３３に与え、このカウンタ３３において、微小パル
ス幅Δｔの被測定信号Ｓｂが印加されている期間だけ内
部基準クロックＳｃの数Ｎをカウントするようにしてい
た。
う場合、従来は、図３に示すように、測定対象の集積回
路３１に対して信号発生器３２から基準クロック信号Ｓ
ａを与えるとともに、この基準クロック信号Ｓａに基づ
いて集積回路３１から出力される被測定信号Ｓｂをカウ
ンタ３３に与え、このカウンタ３３において、微小パル
ス幅Δｔの被測定信号Ｓｂが印加されている期間だけ内
部基準クロックＳｃの数Ｎをカウントするようにしてい
た。
【０００３】そして、カウンタ３３の内部基準クロック
Ｓｃのカウント数Ｎと、この内部基準クロックＳｃの１
周期の時間とを乗算することにより、被測定信号Ｓｂに
おける微小パルス幅Δｔを測定していた。図４に、微小
パルス幅Δｔの被測定信号Ｓｂ（Ａ）およびカウンタ３
３の内部基準クロックＳｃ（Ｂ）のタイミングチャート
を示す。
Ｓｃのカウント数Ｎと、この内部基準クロックＳｃの１
周期の時間とを乗算することにより、被測定信号Ｓｂに
おける微小パルス幅Δｔを測定していた。図４に、微小
パルス幅Δｔの被測定信号Ｓｂ（Ａ）およびカウンタ３
３の内部基準クロックＳｃ（Ｂ）のタイミングチャート
を示す。
【０００４】
【発明が解決しようとする課題】ところで、上記構成の
従来のパルス幅測定回路では、測定限界の最小時間およ
び精度はカウンタ３３の内部基準クロックＳｃの周波数
および精度に依存するので、例えば測定限界の最小時間
を１〔ｎsec.〕とするためには１〔ＧＨｚ〕の内部基準
クロックＳｃが必要となる。
従来のパルス幅測定回路では、測定限界の最小時間およ
び精度はカウンタ３３の内部基準クロックＳｃの周波数
および精度に依存するので、例えば測定限界の最小時間
を１〔ｎsec.〕とするためには１〔ＧＨｚ〕の内部基準
クロックＳｃが必要となる。
【０００５】しかしながら、内部基準クロックＳｃが高
周波になる程分布定数等の影響が現れるため、カウンタ
３３の内部基準クロックＳｃの周波数が１００〔ＭＨ
ｚ〕を越えるパルス幅測定回路を実現することは実際上
困難である。このため、内部基準クロックＳｃの周波数
を１００〔ＭＨｚ〕程度に設定しているのが現状であ
る。
周波になる程分布定数等の影響が現れるため、カウンタ
３３の内部基準クロックＳｃの周波数が１００〔ＭＨ
ｚ〕を越えるパルス幅測定回路を実現することは実際上
困難である。このため、内部基準クロックＳｃの周波数
を１００〔ＭＨｚ〕程度に設定しているのが現状であ
る。
【０００６】したがって、従来のパルス幅測定回路で
は、内部基準クロックＳｃの周波数の制約から、測定最
小時間は１０〔ｎsec.〕刻み程度が限界であり、高速・
高精度の測定が不可能であった。本発明は、上記課題に
鑑みてなされたものであり、その目的とするところは、
簡単な外付け回路を追加するのみの構成で、０〜ｎsec.
オーダーまでのパルス幅を直線的に測定可能なパルス幅
測定回路を提供することにある。
は、内部基準クロックＳｃの周波数の制約から、測定最
小時間は１０〔ｎsec.〕刻み程度が限界であり、高速・
高精度の測定が不可能であった。本発明は、上記課題に
鑑みてなされたものであり、その目的とするところは、
簡単な外付け回路を追加するのみの構成で、０〜ｎsec.
オーダーまでのパルス幅を直線的に測定可能なパルス幅
測定回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるパルス幅測
定回路は、被測定回路に基準クロック信号を入力し、こ
の基準クロック信号に基づいて被測定回路から出力され
る被測定信号のパルス幅を測定するパルス幅測定回路で
あって、被測定信号の逆極性のエッジでトリガーがかか
る互いに同期した２つのフリップフロップと、この２つ
のフリップフロップの各出力信号に基づいて発生タイミ
ングが異なりかつ消滅タイミングが同じ２つのパルス信
号を生成するパルス生成回路と、この２つのパルス信号
をそれぞれ積分して２つの直流電圧として出力する積分
回路とを具備し、この２つの直流電圧の差分に基づいて
被測定信号のパルス幅を測定する構成となっている。
定回路は、被測定回路に基準クロック信号を入力し、こ
の基準クロック信号に基づいて被測定回路から出力され
る被測定信号のパルス幅を測定するパルス幅測定回路で
あって、被測定信号の逆極性のエッジでトリガーがかか
る互いに同期した２つのフリップフロップと、この２つ
のフリップフロップの各出力信号に基づいて発生タイミ
ングが異なりかつ消滅タイミングが同じ２つのパルス信
号を生成するパルス生成回路と、この２つのパルス信号
をそれぞれ積分して２つの直流電圧として出力する積分
回路とを具備し、この２つの直流電圧の差分に基づいて
被測定信号のパルス幅を測定する構成となっている。
【０００８】
【作用】上記構成のパルス幅測定回路において、２つの
フリップフロップが被測定信号の逆極性のエッジでトリ
ガーがかかることで、２つのフリップフロップの各出力
信号は被測定信号のパルス幅の時間差を持って立ち上が
る。そして、この２つのフリップフロップの各出力信号
に基づいて発生タイミングが異なりかつ消滅タイミング
が同じ２つのパルス信号を生成すると、この２つのパル
ス信号の各々のパルス幅の差が被測定信号のパルス幅そ
のものとなる。
フリップフロップが被測定信号の逆極性のエッジでトリ
ガーがかかることで、２つのフリップフロップの各出力
信号は被測定信号のパルス幅の時間差を持って立ち上が
る。そして、この２つのフリップフロップの各出力信号
に基づいて発生タイミングが異なりかつ消滅タイミング
が同じ２つのパルス信号を生成すると、この２つのパル
ス信号の各々のパルス幅の差が被測定信号のパルス幅そ
のものとなる。
【０００９】この２つのパルス信号をそれぞれ積分する
ことで、各パルス幅に応じた２つの直流電圧を得る。こ
の２つの直流電圧の差分は、被測定信号のパルス幅に直
線的に比例する。したがって、２つの直流電圧を計測
し、その差分を求めて適当に換算することにより、被測
定信号のパルス幅を直線的に測定できる。
ことで、各パルス幅に応じた２つの直流電圧を得る。こ
の２つの直流電圧の差分は、被測定信号のパルス幅に直
線的に比例する。したがって、２つの直流電圧を計測
し、その差分を求めて適当に換算することにより、被測
定信号のパルス幅を直線的に測定できる。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明によるパルス幅測定回路の
一実施例を示す回路図である。図１において、信号発生
器１から測定対象の集積回路（被測定回路）２に対して
所定周波数の基準クロック信号Ｓ１が供給される。
に説明する。図１は、本発明によるパルス幅測定回路の
一実施例を示す回路図である。図１において、信号発生
器１から測定対象の集積回路（被測定回路）２に対して
所定周波数の基準クロック信号Ｓ１が供給される。
【００１１】集積回路２からは、信号発生器１から供給
される基準クロック信号Ｓ１に基づく被測定信号Ｓ２が
出力される。この被測定信号Ｓ２は、Ｔ型フリップフロ
ップ３のクロック入力になるとともに、Ｄ型フリップフ
ロップ４の反転クロック入力となる。
される基準クロック信号Ｓ１に基づく被測定信号Ｓ２が
出力される。この被測定信号Ｓ２は、Ｔ型フリップフロ
ップ３のクロック入力になるとともに、Ｄ型フリップフ
ロップ４の反転クロック入力となる。
【００１２】Ｔ型フリップフロップ３は被測定信号Ｓ２
の立ち上がりエッジでトリガーがかかり、Ｄ型フリップ
フロップ４は被測定信号Ｓ２の立ち下がりエッジでトリ
ガーがかかる。Ｔ型フリップフロップ３およびＤ型フリ
ップフロップ４の各論理しきい値Ｖｒは、あらかじめ所
定の値にそれぞれ設定されている。
の立ち上がりエッジでトリガーがかかり、Ｄ型フリップ
フロップ４は被測定信号Ｓ２の立ち下がりエッジでトリ
ガーがかかる。Ｔ型フリップフロップ３およびＤ型フリ
ップフロップ４の各論理しきい値Ｖｒは、あらかじめ所
定の値にそれぞれ設定されている。
【００１３】なお、Ｔ型フリップフロップ３が被測定信
号Ｓ２の立ち下がりエッジでトリガーがかかり、Ｄ型フ
リップフロップ４が被測定信号Ｓ２の立ち上がりエッジ
でトリガーがかかるように構成しても良い。
号Ｓ２の立ち下がりエッジでトリガーがかかり、Ｄ型フ
リップフロップ４が被測定信号Ｓ２の立ち上がりエッジ
でトリガーがかかるように構成しても良い。
【００１４】Ｔ型フリップフロップ３の出力信号Ｓ３は
遅延回路５に供給されるとともに、Ｄ型フリップフロッ
プ４のデータ（Ｄ）入力となる。また、Ｄ型フリップフ
ロップ４の出力信号Ｓ４は遅延回路６に供給される。遅
延回路５と遅延回路６とは、同一特性の適当な遅延時間
を持っている。遅延回路５の遅延出力信号Ｓ５は、２入
力ＡＮＤ回路７の一方の入力となる。遅延回路６の遅延
出力信号Ｓ６は、２入力ＡＮＤ回路８の一方の入力とな
る。
遅延回路５に供給されるとともに、Ｄ型フリップフロッ
プ４のデータ（Ｄ）入力となる。また、Ｄ型フリップフ
ロップ４の出力信号Ｓ４は遅延回路６に供給される。遅
延回路５と遅延回路６とは、同一特性の適当な遅延時間
を持っている。遅延回路５の遅延出力信号Ｓ５は、２入
力ＡＮＤ回路７の一方の入力となる。遅延回路６の遅延
出力信号Ｓ６は、２入力ＡＮＤ回路８の一方の入力とな
る。
【００１５】ＡＮＤ回路７，８は、Ｔ型フリップフロッ
プ３の出力信号Ｓ３を各他方の入力としている。この２
つの遅延回路５，６および２つのＡＮＤ回路７，８によ
り、Ｔ型フリップフロップ３の出力信号Ｓ３およびＤ型
フリップフロップ４の出力信号Ｓ４に基づいて発生タイ
ミングが異なりかつ消滅タイミングが同じ２つのパルス
信号を生成するパルス生成回路９が構成されている。
プ３の出力信号Ｓ３を各他方の入力としている。この２
つの遅延回路５，６および２つのＡＮＤ回路７，８によ
り、Ｔ型フリップフロップ３の出力信号Ｓ３およびＤ型
フリップフロップ４の出力信号Ｓ４に基づいて発生タイ
ミングが異なりかつ消滅タイミングが同じ２つのパルス
信号を生成するパルス生成回路９が構成されている。
【００１６】このパルス生成回路９において、ＡＮＤ回
路７の論理積出力であるパルス信号Ｓ７は、抵抗Ｒ１お
よびコンデンサＣ１のＣＲ直列回路によって構成された
積分回路１０に供給される。積分回路１０は、パルス信
号Ｓ６を波形整形して直流化し、その直流出力電圧Ｖ１
をコンデンサＣ１に蓄える。同様に、ＡＮＤ回路８の論
理積出力であるパルス信号Ｓ８は、抵抗Ｒ２およびコン
デンサＣ２のＣＲ直列回路によって構成された積分回路
１１に供給される。積分回路１１は、パルス信号Ｓ８を
波形整形して直流化し、その直流出力電圧Ｖ２をコンデ
ンサＣ２に蓄える。
路７の論理積出力であるパルス信号Ｓ７は、抵抗Ｒ１お
よびコンデンサＣ１のＣＲ直列回路によって構成された
積分回路１０に供給される。積分回路１０は、パルス信
号Ｓ６を波形整形して直流化し、その直流出力電圧Ｖ１
をコンデンサＣ１に蓄える。同様に、ＡＮＤ回路８の論
理積出力であるパルス信号Ｓ８は、抵抗Ｒ２およびコン
デンサＣ２のＣＲ直列回路によって構成された積分回路
１１に供給される。積分回路１１は、パルス信号Ｓ８を
波形整形して直流化し、その直流出力電圧Ｖ２をコンデ
ンサＣ２に蓄える。
【００１７】なお、積分回路１０，１１としては、ＣＲ
直列回路による構成のものに限定されるものではなく、
他の構成の積分回路を用いることも可能である。コンデ
ンサＣ１，Ｃ２に対し、直流電圧計１２，１３がそれぞ
れ並列に接続されている。直流電圧計１２，１３は、積
分回路１０，１１の直流出力電圧Ｖ１，Ｖ２をそれぞれ
計測して表示する。そして、この計測した直流出力電圧
Ｖ１，Ｖ２の差分電圧Ｖｄを適当に換算することによ
り、被測定信号Ｓ２における微小パルス幅Δｔを直線的
に測定するようになされている。
直列回路による構成のものに限定されるものではなく、
他の構成の積分回路を用いることも可能である。コンデ
ンサＣ１，Ｃ２に対し、直流電圧計１２，１３がそれぞ
れ並列に接続されている。直流電圧計１２，１３は、積
分回路１０，１１の直流出力電圧Ｖ１，Ｖ２をそれぞれ
計測して表示する。そして、この計測した直流出力電圧
Ｖ１，Ｖ２の差分電圧Ｖｄを適当に換算することによ
り、被測定信号Ｓ２における微小パルス幅Δｔを直線的
に測定するようになされている。
【００１８】次に、上記構成のパルス幅測定回路の回路
動作について、図２のタイミングチャートに基づいて説
明する。時刻ｔ0 に“Ｈ”レベル（論理“１”）に立ち
上がった基準クロック信号Ｓ１（Ａ）が測定対象の集積
回路２に与えられると、集積回路２からはこの基準クロ
ック信号Ｓ１が内部回路を通過することによって微小パ
ルス幅Δｔの被測定信号Ｓ２（Ｂ）として出力される。
動作について、図２のタイミングチャートに基づいて説
明する。時刻ｔ0 に“Ｈ”レベル（論理“１”）に立ち
上がった基準クロック信号Ｓ１（Ａ）が測定対象の集積
回路２に与えられると、集積回路２からはこの基準クロ
ック信号Ｓ１が内部回路を通過することによって微小パ
ルス幅Δｔの被測定信号Ｓ２（Ｂ）として出力される。
【００１９】この被測定信号Ｓ２（Ｂ）は、Ｔ型フリッ
プフロップ３およびＤ型フリップフロップ４に与えられ
る。すると、被測定信号Ｓ２（Ｂ）の立ち上がりエッジ
においてその信号レベルが論理しきい値Ｖｒに達した時
点ｔ1 で、先ずＴ型フリップフロップ３がトリガーさ
れ、その出力信号Ｓ３（Ｃ）が“Ｌ”レベル（論理
“０”）から“Ｈ”レベルに遷移する。
プフロップ３およびＤ型フリップフロップ４に与えられ
る。すると、被測定信号Ｓ２（Ｂ）の立ち上がりエッジ
においてその信号レベルが論理しきい値Ｖｒに達した時
点ｔ1 で、先ずＴ型フリップフロップ３がトリガーさ
れ、その出力信号Ｓ３（Ｃ）が“Ｌ”レベル（論理
“０”）から“Ｈ”レベルに遷移する。
【００２０】次に、被測定信号Ｓ２（Ｂ）の立ち下がり
エッジにおいてその信号レベルが論理しきい値Ｖｒに達
した時点ｔ2 で、Ｄ型フリップフロップ４がトリガーさ
れ、その出力信号Ｓ４（Ｄ）が“Ｌ”レベルから“Ｈ”
レベルに遷移する。なお、２つのフリップフロップの一
方としてＤ型フリップフロップ４を用い、Ｔ型フリップ
フロップ３のＱ出力をＤ入力としたのは、２つのフリッ
プフロップ３，４の同期をとるためである。
エッジにおいてその信号レベルが論理しきい値Ｖｒに達
した時点ｔ2 で、Ｄ型フリップフロップ４がトリガーさ
れ、その出力信号Ｓ４（Ｄ）が“Ｌ”レベルから“Ｈ”
レベルに遷移する。なお、２つのフリップフロップの一
方としてＤ型フリップフロップ４を用い、Ｔ型フリップ
フロップ３のＱ出力をＤ入力としたのは、２つのフリッ
プフロップ３，４の同期をとるためである。
【００２１】ここで、図２（Ｃ），（Ｄ）から明らかな
ように、Ｔ型フリップフロップ３の出力信号Ｓ３および
Ｄ型フリップフロップ４の出力信号Ｓ４の各波形は同一
であるが、Ｄ型フリップフロップ４の出力信号Ｓ４の方
がＴ型フリップフロップ３の出力信号Ｓ３に対して時間
Δｔだけ遅れて立ち上がっている。この時間Δｔは、被
測定信号Ｓ２（Ｂ）の立ち上がりエッジおよび立ち下が
りにおける信号レベルＶｒでの時間幅（パルス幅）であ
る。
ように、Ｔ型フリップフロップ３の出力信号Ｓ３および
Ｄ型フリップフロップ４の出力信号Ｓ４の各波形は同一
であるが、Ｄ型フリップフロップ４の出力信号Ｓ４の方
がＴ型フリップフロップ３の出力信号Ｓ３に対して時間
Δｔだけ遅れて立ち上がっている。この時間Δｔは、被
測定信号Ｓ２（Ｂ）の立ち上がりエッジおよび立ち下が
りにおける信号レベルＶｒでの時間幅（パルス幅）であ
る。
【００２２】Ｔ型フリップフロップ３の出力信号Ｓ３
（Ｃ）は、遅延回路５で所定の遅延時間τだけ遅延され
て遅延出力信号Ｓ５（Ｅ）となり、ＡＮＤ回路７におい
て、Ｔ型フリップフロップ３の出力信号Ｓ３（Ｃ）と論
理積がとられる。また、Ｄ型フリップフロップ４の出力
信号Ｓ４（Ｄ）は、遅延回路６で所定の遅延時間τだけ
遅延されて遅延出力信号Ｓ６（Ｆ）となり、ＡＮＤ回路
８において、Ｔ型フリップフロップ３の出力信号Ｓ３
（Ｃ）と論理積がとられる。
（Ｃ）は、遅延回路５で所定の遅延時間τだけ遅延され
て遅延出力信号Ｓ５（Ｅ）となり、ＡＮＤ回路７におい
て、Ｔ型フリップフロップ３の出力信号Ｓ３（Ｃ）と論
理積がとられる。また、Ｄ型フリップフロップ４の出力
信号Ｓ４（Ｄ）は、遅延回路６で所定の遅延時間τだけ
遅延されて遅延出力信号Ｓ６（Ｆ）となり、ＡＮＤ回路
８において、Ｔ型フリップフロップ３の出力信号Ｓ３
（Ｃ）と論理積がとられる。
【００２３】これにより、ＡＮＤ回路７からは時点ｔ3
でパルス信号Ｓ７（Ｇ）が、ＡＮＤ回路８からは時点ｔ
4 でパルス信号Ｓ８（Ｈ）がそれぞれ出力される。その
結果、２つのパルス信号Ｓ７（Ｇ），Ｓ８（Ｈ）は、そ
の立ち上がりにおいてΔｔの時間差を持つことになる。
でパルス信号Ｓ７（Ｇ）が、ＡＮＤ回路８からは時点ｔ
4 でパルス信号Ｓ８（Ｈ）がそれぞれ出力される。その
結果、２つのパルス信号Ｓ７（Ｇ），Ｓ８（Ｈ）は、そ
の立ち上がりにおいてΔｔの時間差を持つことになる。
【００２４】最初の基準クロック信号Ｓ１（Ａ）が消滅
し、続いて次の基準クロック信号Ｓ１（Ａ）が時点ｔ5
で立ち上がると、集積回路２からはこの基準クロック信
号Ｓ１（Ａ）に基づいて微小パルス幅Δｔの被測定信号
Ｓ２（Ｂ）が出力される。そして、この被測定信号Ｓ２
（Ｂ）の立ち上がりエッジにおいてその信号レベルが論
理しきい値Ｖｒに達した時点ｔ6 でＴ型フリップフロッ
プ３がトリガーされ、その出力信号Ｓ３（Ｃ）が“Ｈ”
レベルから“Ｌ”レベルに遷移する。
し、続いて次の基準クロック信号Ｓ１（Ａ）が時点ｔ5
で立ち上がると、集積回路２からはこの基準クロック信
号Ｓ１（Ａ）に基づいて微小パルス幅Δｔの被測定信号
Ｓ２（Ｂ）が出力される。そして、この被測定信号Ｓ２
（Ｂ）の立ち上がりエッジにおいてその信号レベルが論
理しきい値Ｖｒに達した時点ｔ6 でＴ型フリップフロッ
プ３がトリガーされ、その出力信号Ｓ３（Ｃ）が“Ｈ”
レベルから“Ｌ”レベルに遷移する。
【００２５】このとき、パルス信号Ｓ７（Ｇ），Ｓ８
（Ｈ）が同じタイミングで消滅する。その結果、パルス
信号Ｓ７（Ｇ）のパルス幅は（ｔ6 −ｔ3 ）となり、パ
ルス信号Ｓ８（Ｈ）のパルス幅は（ｔ6 −ｔ4 ）とな
る。そして、２つのパルス信号Ｓ７（Ｇ），Ｓ８（Ｈ）
の各々のパルス幅の差（ｔ4 −ｔ3 ）は、被測定信号Ｓ
２（Ｂ）のパルス幅Δｔそのものである。したがって、
被測定信号Ｓ２（Ｂ）のパルス幅Δｔは、
（Ｈ）が同じタイミングで消滅する。その結果、パルス
信号Ｓ７（Ｇ）のパルス幅は（ｔ6 −ｔ3 ）となり、パ
ルス信号Ｓ８（Ｈ）のパルス幅は（ｔ6 −ｔ4 ）とな
る。そして、２つのパルス信号Ｓ７（Ｇ），Ｓ８（Ｈ）
の各々のパルス幅の差（ｔ4 −ｔ3 ）は、被測定信号Ｓ
２（Ｂ）のパルス幅Δｔそのものである。したがって、
被測定信号Ｓ２（Ｂ）のパルス幅Δｔは、
【数１】Δｔ＝（ｔ4 −ｔ3 ） となる。
【００２６】ここで、２つのパルス信号Ｓ７（Ｇ），Ｓ
８（Ｈ）の“Ｈ”レベルのときの電圧をＶH とすると、
一方のパルス信号Ｓ７（Ｇ）が“Ｈ”レベルであるとき
の波形の面積ＳA は、
８（Ｈ）の“Ｈ”レベルのときの電圧をＶH とすると、
一方のパルス信号Ｓ７（Ｇ）が“Ｈ”レベルであるとき
の波形の面積ＳA は、
【数２】ＳA ＝（ｔ6 −ｔ3 ）・ＶH なる式で求められる。
【００２７】また、２つのパルス信号Ｓ７（Ｇ），Ｓ８
（Ｈ）の周期をＴとすると、パルス信号Ｓ７（Ｇ）を積
分回路１０において積分した後の直流出力電圧Ｖ１は、
（Ｈ）の周期をＴとすると、パルス信号Ｓ７（Ｇ）を積
分回路１０において積分した後の直流出力電圧Ｖ１は、
【数３】Ｖ１＝ＳA ／Ｔ ＝（ｔ6 −ｔ3 ）・ＶH ／Ｔ なる式で求められる。
【００２８】同様にして、他方のパルス信号Ｓ８（Ｈ）
が“Ｈ”レベルであるときの波形の面積ＳB は、
が“Ｈ”レベルであるときの波形の面積ＳB は、
【数４】ＳB ＝（ｔ6 −ｔ4 ）・ＶH なる式で求められる。
【００２９】また、パルス信号Ｓ８（Ｈ）を積分回路１
１において積分した後の直流出力電圧Ｖ２は、
１において積分した後の直流出力電圧Ｖ２は、
【数５】Ｖ２＝ＳB ／Ｔ ＝（ｔ6 −ｔ4 ）・ＶH ／Ｔ なる式で求められる。
【００３０】ここで、直流出力電圧Ｖ１，Ｖ２の差分電
圧Ｖｄは、数３，数５および数１の各式より、
圧Ｖｄは、数３，数５および数１の各式より、
【数６】Ｖｄ＝Ｖ１−Ｖ２ ＝（ｔ4 −ｔ3 ）・ＶH ／Ｔ ＝Δｔ・ＶH ／Ｔ ∝Δｔ と表される。
【００３１】かくして、２つのパルス信号Ｓ７（Ｇ），
Ｓ８（Ｈ）がそれぞれ“Ｈ”レベルに立ち上がっていた
時間に直線的に比例する直流出力電圧Ｖ１，Ｖ２が、コ
ンデンサＣ１，Ｃ２の各両端電圧として得られ、直流電
圧計１０，１１によって計測される。
Ｓ８（Ｈ）がそれぞれ“Ｈ”レベルに立ち上がっていた
時間に直線的に比例する直流出力電圧Ｖ１，Ｖ２が、コ
ンデンサＣ１，Ｃ２の各両端電圧として得られ、直流電
圧計１０，１１によって計測される。
【００３２】したがって、数６の式から明らかなよう
に、直流出力電圧Ｖ１，Ｖ２の差分電圧Ｖｄが被測定信
号Ｓ１（Ａ）のパルス幅Δｔに直線的に比例することか
ら、この差分電圧Ｖｄを適当に換算することによってパ
ルス幅Δｔを直線的に測定することができる。このよう
に、被測定信号Ｓ２のパルス幅Δｔを電圧に変換して測
定することにより、従来は１０〔ｎsec.〕刻み程度が限
界であった測定最小時間が０〜ｎsec.オーダーまで可能
となり、微小パルス幅を高速・高精度にて測定できる。
に、直流出力電圧Ｖ１，Ｖ２の差分電圧Ｖｄが被測定信
号Ｓ１（Ａ）のパルス幅Δｔに直線的に比例することか
ら、この差分電圧Ｖｄを適当に換算することによってパ
ルス幅Δｔを直線的に測定することができる。このよう
に、被測定信号Ｓ２のパルス幅Δｔを電圧に変換して測
定することにより、従来は１０〔ｎsec.〕刻み程度が限
界であった測定最小時間が０〜ｎsec.オーダーまで可能
となり、微小パルス幅を高速・高精度にて測定できる。
【００３３】なお、上記実施例においては、２つの遅延
回路５，６および２つのＡＮＤ回路７，８によって構成
されたパルス生成回路９を用いた場合について説明した
が、パルス生成回路９としては、上記構成のものに限定
されるものではなく、要は、Ｔ型フリップフロップ３の
出力信号Ｓ３（Ｃ）およびＤ型フリップフロップ４の出
力信号Ｓ４（Ｄ）に基づいて発生タイミングが異なりか
つ消滅タイミングが同じ２つのパルス信号Ｓ７（Ｇ），
Ｓ８（Ｈ）を生成できる回路構成のものであれば良い。
回路５，６および２つのＡＮＤ回路７，８によって構成
されたパルス生成回路９を用いた場合について説明した
が、パルス生成回路９としては、上記構成のものに限定
されるものではなく、要は、Ｔ型フリップフロップ３の
出力信号Ｓ３（Ｃ）およびＤ型フリップフロップ４の出
力信号Ｓ４（Ｄ）に基づいて発生タイミングが異なりか
つ消滅タイミングが同じ２つのパルス信号Ｓ７（Ｇ），
Ｓ８（Ｈ）を生成できる回路構成のものであれば良い。
【００３４】ただし、２つの遅延回路５，６および２つ
のＡＮＤ回路７，８によって構成されたパルス生成回路
９を用いた場合には、簡単な回路構成で実現できるとい
う利点がある。
のＡＮＤ回路７，８によって構成されたパルス生成回路
９を用いた場合には、簡単な回路構成で実現できるとい
う利点がある。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
２つのフリップフロップおよびパルス生成回路により、
各々のパルス幅の差が被測定信号のパルス幅となる２つ
のパルス信号を生成し、この２つのパルス信号を積分し
て得られる２つの直流電圧の差分を求め、この差分に基
づいて被測定信号のパルス幅を測定するようにしたこと
により、上記差分が被測定信号のパルス幅に直線的に比
例するため、従来は１０〔ｎsec.〕刻み程度が限界であ
った測定最小時間が０〜ｎsec.オーダーまで可能とな
り、簡単な外付け回路を追加するのみの構成で、微小パ
ルス幅を高速・高精度にて直線的に測定できることにな
る。
２つのフリップフロップおよびパルス生成回路により、
各々のパルス幅の差が被測定信号のパルス幅となる２つ
のパルス信号を生成し、この２つのパルス信号を積分し
て得られる２つの直流電圧の差分を求め、この差分に基
づいて被測定信号のパルス幅を測定するようにしたこと
により、上記差分が被測定信号のパルス幅に直線的に比
例するため、従来は１０〔ｎsec.〕刻み程度が限界であ
った測定最小時間が０〜ｎsec.オーダーまで可能とな
り、簡単な外付け回路を追加するのみの構成で、微小パ
ルス幅を高速・高精度にて直線的に測定できることにな
る。
【図１】本発明によるパルス幅測定回路の一実施例を示
す回路図である。
す回路図である。
【図２】本発明に係る回路動作を説明するためのタイミ
ングチャートである。
ングチャートである。
【図３】従来例を示すブロック図である。
【図４】従来例に係るタイミングチャートである。
１ 信号発生器 ２ 測定対象の集積回路（被測定回路） ３ Ｔ型フリップフロップ ４ Ｄ型フリップフロップ ５，６ 遅延回路 ７，８ ＡＮＤ回路 ９ パルス生成回路 １０，１１ 積分回路 １２，１３ 直流電圧計
Claims (3)
- 【請求項１】 被測定回路に基準クロック信号を入力
し、この基準クロック信号に基づいて前記被測定回路か
ら出力される被測定信号のパルス幅を測定するパルス幅
測定回路であって、 前記被測定信号の逆極性のエッジでトリガーがかかる互
いに同期した２つのフリップフロップと、 前記２つのフリップフロップの各出力信号に基づいて発
生タイミングが異なりかつ消滅タイミングが同じ２つの
パルス信号を生成するパルス生成回路と、 前記２つのパルス信号をそれぞれ積分して２つの直流電
圧として出力する積分回路とを具備し、 前記２つの直流電圧の差分に基づいて前記被測定信号の
パルス幅を測定することを特徴とするパルス幅測定回
路。 - 【請求項２】 前記２つフリップフロップは、前記被測
定信号の一方の極性のエッジでトリガーがかかるＴ型フ
リップフロップと、このＴ型フリップフロップの出力信
号をデータ入力としてかつ前記被測定信号の他方の極性
のエッジでトリガーがかかるＤ型フリップフロップとか
らなることを特徴とする請求項１記載のパルス幅測定回
路。 - 【請求項３】 前記パルス生成回路は、互いに同じ遅延
特性を有して前記２つのフリップフロップの各出力信号
をそれぞれ遅延する２つの遅延回路と、前記２つの遅延
回路の遅延出力信号と前記２つフリップフロップの一方
の出力信号との論理積をとる２つのＡＮＤ回路とからな
ることを特徴とする請求項１記載のパルス幅測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6092975A JPH07280857A (ja) | 1994-04-05 | 1994-04-05 | パルス幅測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6092975A JPH07280857A (ja) | 1994-04-05 | 1994-04-05 | パルス幅測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07280857A true JPH07280857A (ja) | 1995-10-27 |
Family
ID=14069409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6092975A Pending JPH07280857A (ja) | 1994-04-05 | 1994-04-05 | パルス幅測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07280857A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685081B1 (ko) * | 1999-03-30 | 2007-02-22 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 펄스 폭 검출기 |
| JP2011153971A (ja) * | 2010-01-28 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置及びパルス幅検出方法 |
| KR101440403B1 (ko) * | 2007-10-31 | 2014-09-15 | 라피스 세미컨덕터 가부시키가이샤 | 고속 클록 검지회로 |
| CN105486597A (zh) * | 2015-11-23 | 2016-04-13 | 中国人民解放军理工大学 | 一种高压金属输气管裂纹扩展测试系统的脉冲形成网路 |
| JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 組み込みｔ２ｖａｄｃを有する混合信号ｔｄｃ |
| CN108120919A (zh) * | 2017-12-27 | 2018-06-05 | 北京华峰测控技术股份有限公司 | 一种集成电路时间参数测试电路及方法 |
| CN109298248A (zh) * | 2018-11-12 | 2019-02-01 | 中电科仪器仪表有限公司 | 一种基于fpga的复杂脉冲调制序列测量电路及方法 |
| US11948650B2 (en) | 2020-08-31 | 2024-04-02 | Changxin Memory Technologies, Inc. | Testing circuit, testing device and testing method thereof |
-
1994
- 1994-04-05 JP JP6092975A patent/JPH07280857A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685081B1 (ko) * | 1999-03-30 | 2007-02-22 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 펄스 폭 검출기 |
| KR101440403B1 (ko) * | 2007-10-31 | 2014-09-15 | 라피스 세미컨덕터 가부시키가이샤 | 고속 클록 검지회로 |
| JP2011153971A (ja) * | 2010-01-28 | 2011-08-11 | Oki Semiconductor Co Ltd | 半導体装置及びパルス幅検出方法 |
| JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 組み込みｔ２ｖａｄｃを有する混合信号ｔｄｃ |
| CN105486597A (zh) * | 2015-11-23 | 2016-04-13 | 中国人民解放军理工大学 | 一种高压金属输气管裂纹扩展测试系统的脉冲形成网路 |
| CN108120919A (zh) * | 2017-12-27 | 2018-06-05 | 北京华峰测控技术股份有限公司 | 一种集成电路时间参数测试电路及方法 |
| CN108120919B (zh) * | 2017-12-27 | 2019-12-13 | 北京华峰测控技术股份有限公司 | 一种集成电路时间参数测试电路及方法 |
| CN109298248A (zh) * | 2018-11-12 | 2019-02-01 | 中电科仪器仪表有限公司 | 一种基于fpga的复杂脉冲调制序列测量电路及方法 |
| CN109298248B (zh) * | 2018-11-12 | 2020-12-01 | 中电科仪器仪表有限公司 | 一种基于fpga的复杂脉冲调制序列测量电路及方法 |
| US11948650B2 (en) | 2020-08-31 | 2024-04-02 | Changxin Memory Technologies, Inc. | Testing circuit, testing device and testing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112358A (en) | Digital frequency measuring device | |
| EP0419823B1 (en) | Digital time base generator with adjustable delay between two outputs | |
| JPS6025745B2 (ja) | 電力測定方法 | |
| US4070618A (en) | Digital phase and frequency meter | |
| JPH08211165A (ja) | パルス持続時間測定装置 | |
| JPH07280857A (ja) | パルス幅測定回路 | |
| JPH0783980A (ja) | ジッタ／ワンダ解析装置 | |
| KR950006468A (ko) | 주기측정장치 | |
| JP2622845B2 (ja) | 遅延時間測定回路 | |
| JPH01124773A (ja) | 周波数測定装置 | |
| JPH03235527A (ja) | Ａ／ｄ変換器 | |
| JPS61223662A (ja) | 周波数計測方式 | |
| SU900433A1 (ru) | Преобразователь частоты в напр жение | |
| JPS58500822A (ja) | ２つの信号繰り返し速度の比を決定する装置 | |
| JPH0333013Y2 (ja) | ||
| KR100486236B1 (ko) | 2의계승이아닌분주신호발생장치및방법 | |
| JPH0510992A (ja) | 位相差計測装置 | |
| JP3352793B2 (ja) | 温度測定装置 | |
| SU890251A1 (ru) | Коррел ционный измеритель скорости | |
| SU960721A1 (ru) | Устройство дл измерени временных интервалов | |
| SU1013913A2 (ru) | Устройство дл контрол интерпол тора | |
| SU817614A1 (ru) | Цифровой измеритель временногопОлОжЕНи СЕРЕдиНы пР МОугОльНыХВидЕОиМпульСОВ | |
| SU849096A1 (ru) | Фазометр | |
| SU1531016A1 (ru) | Цифровой измеритель низких частот | |
| JP2605894B2 (ja) | トリガ信号発生器 |